JPH03219738A - Pcm terminal station equipment - Google Patents

Pcm terminal station equipment

Info

Publication number
JPH03219738A
JPH03219738A JP1213620A JP21362089A JPH03219738A JP H03219738 A JPH03219738 A JP H03219738A JP 1213620 A JP1213620 A JP 1213620A JP 21362089 A JP21362089 A JP 21362089A JP H03219738 A JPH03219738 A JP H03219738A
Authority
JP
Japan
Prior art keywords
bit
signal
clock
pcm
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1213620A
Other languages
Japanese (ja)
Inventor
Yoshiro Fujii
藤井 良郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1213620A priority Critical patent/JPH03219738A/en
Publication of JPH03219738A publication Critical patent/JPH03219738A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To identify to which order bit a data in a prescribed timing of a clock corresponds by inserting a marker to a designated bit of a data signal. CONSTITUTION:A PCM signal inputted to a PCM signal input terminal 1 is converted into an 8-bit 1.544MHz burst signal by an AND gate 5 with a clock at a channel designation clock terminal 2 and converted into a digital signal by a serial/parallel shift register 6. The signal is converted into a 64kb/s data signal at a parallel/serial shift register 7. In this case, a designation switch 11-2 designates a test bit to, e.g. 1st bit and when a test switch 11-1 is closed, an output of a bit selection one-shot trigger 10 enters a differentiating circuit 13 through an AND gate 12 and a differentiating signal is fed to an AND gate 14, in which a marker is inserted to a designation bit of a 64kb/s data signal.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明ばPCM端局装置のデータ信号とクロックのタ
イミング測定機能するPCM端局装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a PCM terminal station device having a function of measuring the timing of data signals and clocks of the PCM terminal station device.

C従来の技術〕 PCM6局装置では、多重化されたPCM信号人力によ
り所定通話路のデータを64 K b / sのデータ
信号に変換し所定のタイミングで伝送路に送出する。第
6図はこのPCM端局装置を説明すための図で、同図に
おいて、1はPCM信号入力端子、2は通話路指定クロ
ック端子、3は1,544 M Hzのクロック信号入
力端子、4は64Kzのクロック入力端子、5はアンド
ゲート、6はシリアル−パラレルシフトレジスタ、7は
パラレルシリアルシフトレジスタ、8はインターフェイ
ス、9はデータ出力端子である。
C. Prior Art] In a PCM 6 station device, data on a predetermined communication path is converted into a 64 Kb/s data signal using multiplexed PCM signals, and the data signal is sent to a transmission path at a predetermined timing. FIG. 6 is a diagram for explaining this PCM terminal equipment, in which 1 is a PCM signal input terminal, 2 is a communication path designation clock terminal, 3 is a 1,544 MHz clock signal input terminal, and 4 is a diagram for explaining this PCM terminal equipment. is a 64Kz clock input terminal, 5 is an AND gate, 6 is a serial-parallel shift register, 7 is a parallel-serial shift register, 8 is an interface, and 9 is a data output terminal.

この構成において、PCM信号入力端子1に入力された
PCM信号は通話路指定クロックによりアンドゲート5
で8ビツトの1.544MHzのバースト信号に変換さ
れ、シリアル−パラレルシフトレジスタ6でデジタル信
号に変換される。この信号はパラレル−シリアルシフト
レジスタ7で64 K b / sの速度のデータ信号
に置換されたのち、インターフェイス8を経てデータ出
端子9から伝送路に送出される。第7図は出力されるデ
ータ信号とクロックとのタイミングを示す波形タイムチ
ヤードである。
In this configuration, the PCM signal input to the PCM signal input terminal 1 is input to the AND gate 5 by the communication path designation clock.
The signal is converted into an 8-bit 1.544 MHz burst signal by the serial-parallel shift register 6, and converted into a digital signal by the serial-parallel shift register 6. This signal is converted into a data signal at a speed of 64 Kb/s by the parallel-serial shift register 7, and then sent to the transmission line from the data output terminal 9 via the interface 8. FIG. 7 is a waveform time chart showing the timing of the output data signal and clock.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、PCM端局装置とクロック供給装置とが異な
る場合、あるいは布線等によって位相差が生じた場合、
データとクロックのタイミングが所定の関係を満たして
いるか否かを測定する必要があるが、シンクロスコープ
等で簡便にこれを測定しようとしても、クロックのオク
テツトスタート時のデータ信号が第8ビツト目か第1ビ
ツト目かを判断することができず、特殊な試験パターン
与えて解読しなければならないという不便さがあった。
By the way, if the PCM terminal device and the clock supply device are different, or if a phase difference occurs due to wiring, etc.
It is necessary to measure whether the timing of the data and the clock satisfy a predetermined relationship, but even if you try to easily measure this with a synchroscope, etc., the data signal at the start of the clock octet will not reach the 8th bit. It was inconvenient that it was not possible to determine whether it was the first bit or the first bit, and a special test pattern had to be given to decipher it.

この発明は上記問題を解消するためになされたもので、
クロックの所定タイミングとデータ信号ピントとの関係
を簡単に知ることができるPCM端局装置を提供するこ
とを目的とする。
This invention was made to solve the above problem.
It is an object of the present invention to provide a PCM terminal device that can easily know the relationship between a predetermined timing of a clock and a data signal focus.

〔課題を解決するための手段〕[Means to solve the problem]

この発明は上記目的を達成するため、クロック供給装置
から与えられPCM入力をデータ信号に変換する回路を
駆動する所定周波数のクロックを導入するワンショット
トリガーとこのワンショ・7トトリガーの出力を微分す
る微分回路、この微分回路の出力により上記データ信号
にマーカーを挿入する回路を有し、上記ワンショットト
リガーは指定ビット選択機能を有する構成としたもので
ある。
In order to achieve the above object, the present invention has a one-shot trigger that introduces a clock of a predetermined frequency that is applied from a clock supply device and drives a circuit that converts a PCM input into a data signal, and a differential trigger that differentiates the output of this one-shot/seven-shot trigger. The one-shot trigger is configured to have a designated bit selection function.

〔作用〕[Effect]

この発明では、ビットを指定することにより、データ信
号の特定のビットにマーカーが挿入されるので、クロッ
クの所定タイミング上のデータ信号のビット番号を簡単
に識別することができる。
In this invention, a marker is inserted into a specific bit of a data signal by specifying the bit, so the bit number of the data signal at a predetermined timing of the clock can be easily identified.

〔実施例〕〔Example〕

以下、この発明の1実施例を図面を参照して説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図において、10は指定ビット選択機能付2πシフ
トワンシヨツトトリガーで、試験ビ・ノド選択スイッチ
11−2によりビット指定される。
In FIG. 1, 10 is a 2π shift one-shot trigger with a designated bit selection function, and the bit is designated by a test bit/node selection switch 11-2.

11−1は試験時にのみ閉路される試験スイッチ12は
アンドゲート、13は微分回路、14はマーカー挿入回
路(この例では、アンドゲート)である。
Reference numeral 11-1 indicates a test switch 12 which is closed only during a test, an AND gate, 13 a differentiation circuit, and 14 a marker insertion circuit (in this example, an AND gate).

前記したように、PCM信号入力端子1に入力されたP
CM信号は通話路指定クロックによりアンドゲート5で
8ビツトの1.544MHzのバスト信号に変換され、
シリアル−パラレルシフトレジスタ6でデジタル信号に
変換される。この信号はパラレル−シリアルシフトレジ
スタ7で64K b / sのデータ信号に置換される
As mentioned above, the P input to the PCM signal input terminal 1
The CM signal is converted into an 8-bit 1.544MHz bust signal by the AND gate 5 using the channel designation clock.
It is converted into a digital signal by a serial-parallel shift register 6. This signal is replaced by a 64K b/s data signal in the parallel-serial shift register 7.

この時、試験ビット指定スイッチ11−2で、例えば、
1ビツト目を指定し、かつ試験スイ・ノチ11−1を投
入しであると、ビット選択されたワンショットトリガー
10の出力がアンドゲート12を通して微分回路13に
入り、微分信号がアンドゲート14に送られて、第3図
に示す如く、64 K b / sのデータ信号の指定
ビット(1ビ・ノド目)にマーカーMが挿入される。
At this time, by using the test bit designation switch 11-2, for example,
When the first bit is specified and the test switch 11-1 is turned on, the output of the one-shot trigger 10 selected by the bit enters the differentiation circuit 13 through the AND gate 12, and the differential signal enters the AND gate 14. As shown in FIG. 3, a marker M is inserted into a designated bit (1st bit/node) of the 64 Kb/s data signal.

このマーカーMが大き過ぎて、マーカー挿入デタが元の
64 K b / sのデータとは大きく変化し、符号
誤りとなる恐れがある場合は、マーカー挿入回路を、第
4図に示すような回路構成として、マーカーMの振幅制
限を行えばよい。第4図において、15は直流カットコ
ンデンサ、16は抵抗17はスイッチであり、このスイ
ッチ17は微分回路13の出力によりONL、この時、
シフトレジスタ7の出力インピーダンスと抵抗16の比
により出力レベルが変化する。このため、マーカーMは
第6図に示すように小振幅とすることができ、第7図に
示すように、誤り検出のスレ・ノシュホールドレベル以
上とすることができるので、符号誤りとなる恐れは無く
、この構成にすれば、試験時だげでなく通常時もマーカ
ーMを挿入することができる。
If this marker M is too large and the marker insertion data changes greatly from the original 64 Kb/s data, and there is a risk of a code error, the marker insertion circuit should be replaced with a circuit as shown in Figure 4. As a configuration, the amplitude of the marker M may be limited. In FIG. 4, 15 is a DC cut capacitor, 16 is a resistor 17 is a switch, and this switch 17 is turned ON by the output of the differentiating circuit 13. At this time,
The output level changes depending on the ratio between the output impedance of the shift register 7 and the resistor 16. For this reason, the marker M can have a small amplitude as shown in FIG. 6, and can be set to be above the error detection threshold level as shown in FIG. 7, resulting in a code error. There is no fear, and with this configuration, the marker M can be inserted not only during testing but also during normal times.

なお、64 K b / sの速度のデータ信号だけで
なく、1.544 M b / sのPCM信号におけ
るフレーム同期信号およびビットスケール方式の信号ビ
ットに、同様にしてマーカーを挿入すれば、1.544
PCM信号の符号系列においても、ブタの誤り、欠落等
を容易に識別することができる。
Note that if a marker is inserted in the same way not only in a 64 K b/s data signal but also in a frame synchronization signal and bit scale method signal bit in a 1.544 M b/s PCM signal, 1. 544
Even in the code sequence of the PCM signal, pig errors, omissions, etc. can be easily identified.

〔発明の効果〕〔Effect of the invention〕

この発明は以上説明した通り、データ信号の指定ビット
にマーカーを挿入するので、クロックの所定ラミング上
のデータが何ビット目であるかを簡単に識別することが
できる。
As described above, in this invention, a marker is inserted into a specified bit of a data signal, so it is possible to easily identify which bit the data is on a predetermined ramming of the clock.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の実施例を示すブロック図、第2図は
上記実施例におけるデータ信号とマーカーおよびクロッ
クの関係を示す波形タイムチャート、第3図はこの発明
の他の実施例の要部を示す図、第4図は上記他の実施例
におけるデータ信号とマーカーおよびクロックの関係を
示す波形タイムチャート、第5図は第4図の部分拡大図
、第6図は従来のPCM端局装置を示すブロック図、第
7図は上記従来例におけるデータ信号とクロックの関係
を示す波形タイムチャートである。 図において、1−P CM信号入力端子、2−通話路指
定クロック端子、3.4−・−クロック入力端子、7−
・−パラレル−シリアルシフトレジスタ、8・−インタ
ーフェイス、10・・−ワンショットトリガii−+−
−−試験スイッチ、11−2・・−試験ビット選択スイ
ッチ、13は微分回路、14はマーカー挿入回路となる
アンドゲート、15・−コンデンサ、1ア一スインチ。 なお、図中、同一符号は同一または相当部分を示す。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a waveform time chart showing the relationship between the data signal, marker, and clock in the above embodiment, and FIG. 3 is a main part of another embodiment of the invention. FIG. 4 is a waveform time chart showing the relationship between the data signal, marker and clock in the other embodiment described above, FIG. 5 is a partially enlarged view of FIG. 4, and FIG. 6 is a conventional PCM terminal equipment. FIG. 7 is a waveform time chart showing the relationship between the data signal and the clock in the conventional example. In the figure, 1-P CM signal input terminal, 2-Call channel designation clock terminal, 3.4-.-Clock input terminal, 7-
・-Parallel-serial shift register, 8・-Interface, 10...-One-shot trigger ii-+-
--Test switch, 11-2...-Test bit selection switch, 13 is a differentiation circuit, 14 is an AND gate serving as a marker insertion circuit, 15.--Capacitor, 1-inch. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] PCM端局装置において、クロック供給装置から与えら
れPCM入力をデータ信号に変換する回路を駆動する所
定周波数のクロックを導入するワンショットトリガーと
このワンショットトリガーの出力を微分する微分回路、
この微分回路の出力により上記データ信号にマーカーを
挿入する回路を有し、上記ワンショットトリガーは指定
ビット選択機能を有していることを特徴とするPCM端
局装置。
In a PCM terminal device, a one-shot trigger that introduces a clock of a predetermined frequency that is applied from a clock supply device and drives a circuit that converts a PCM input into a data signal, and a differentiation circuit that differentiates the output of this one-shot trigger;
A PCM terminal device comprising a circuit for inserting a marker into the data signal based on the output of the differentiating circuit, and wherein the one-shot trigger has a specified bit selection function.
JP1213620A 1989-08-19 1989-08-19 Pcm terminal station equipment Pending JPH03219738A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1213620A JPH03219738A (en) 1989-08-19 1989-08-19 Pcm terminal station equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1213620A JPH03219738A (en) 1989-08-19 1989-08-19 Pcm terminal station equipment

Publications (1)

Publication Number Publication Date
JPH03219738A true JPH03219738A (en) 1991-09-27

Family

ID=16642187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1213620A Pending JPH03219738A (en) 1989-08-19 1989-08-19 Pcm terminal station equipment

Country Status (1)

Country Link
JP (1) JPH03219738A (en)

Similar Documents

Publication Publication Date Title
CA2206251A1 (en) Method and apparatus for testing a digital communication channel at variable or fixed data rates
US5256964A (en) Tester calibration verification device
JPH0378022B2 (en)
ES8601613A1 (en) Test set.
US4809299A (en) Frequency independent information transmission system
US4112263A (en) Modified duobinary regenerative repeater testing arrangement
JPS6284646A (en) Evaluation test system for transmission quality of digital subscriber line
JPH03219738A (en) Pcm terminal station equipment
US6625560B1 (en) Method of testing serial interface
JP2000252800A (en) Comparator for differential signal and method for comparing differential signals
GB2214319B (en) Automatic test equipment
US4972435A (en) Frequency independent information transmission system
GB2200465B (en) Automatic test equipment
KR0144712B1 (en) Full electronic exchange subscribers matched parts test method
JPH01297924A (en) Data transmitter
JP3069717B2 (en) Test method for communication IC
JP2738156B2 (en) FSK modulation / demodulation circuit
JP3016258B2 (en) FSK signal modulation / demodulation circuit
SU1056114A1 (en) Measuring device for geoelectric prospecting
JP3006426B2 (en) FM multiplex encoder
JPS61192161A (en) Communication system
RU2118049C1 (en) Device for testing and tuning of repeaters for digital communication systems
KR19990047718A (en) Test tone test device of trunk test control board of electronic exchanger
JPS62260198A (en) Method and apparatus for measuring voice detection time
WO1999062188A3 (en) Apparatus and method for testing a telecommunications system