JPH03214324A - Computer system - Google Patents

Computer system

Info

Publication number
JPH03214324A
JPH03214324A JP2009992A JP999290A JPH03214324A JP H03214324 A JPH03214324 A JP H03214324A JP 2009992 A JP2009992 A JP 2009992A JP 999290 A JP999290 A JP 999290A JP H03214324 A JPH03214324 A JP H03214324A
Authority
JP
Japan
Prior art keywords
program
memory
ram
menu
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009992A
Other languages
Japanese (ja)
Inventor
Yuichi Ushiyama
牛山 祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009992A priority Critical patent/JPH03214324A/en
Publication of JPH03214324A publication Critical patent/JPH03214324A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PURPOSE:To eliminate the need of extending a memory area for a program whose residence is not required by loading a menu program by an overlay method in a store area of a Basic Input Output System which is made resident originally and using it. CONSTITUTION:ROMs 203, 301, and a RAM 302 constitute a first memory and a second memory, respectively, and all programs in the ROM 203, and a menu program in the ROM 301 constitute a first program and a second program, respectively. In such a state, after a first program is written in a second memory 302 of a high speed, it is made resident by inhibiting write fundamentally and the processing is executed, and also, at the time of necessity, the writing inhibition is released and a second program is overwritten in a first program. Accordingly, a necessary part of a first program can be used by a second program. In such a way, it becomes unnecessary to extend a memory area for a second program being non-resident originally of the capacity of a second memory 302.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパーソナルコンピュータなどのコンピュータシ
ステムに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a computer system such as a personal computer.

〔従来の技術〕[Conventional technology]

従来のコンビュータにおいては、周辺装置等をソウトウ
ェアにより柔軟にきめ細く制御するために、B I O
 S (Basic input Output Sy
stem )と称される基本制御ソフトをROMに書き
込んで設け、このBIOSを用いて処理を行っている。
In conventional computers, BIO
S (Basic input output
Basic control software called ``stem'' is written into the ROM, and the BIOS is used to perform processing.

ところが、BIOSはROMに格納されているため、C
PUがアクセスする場合の時間が長く、例えばRAMの
アクセスタイムが数十ナノ秒またはそれ以下であるのに
対し、ROMのアクセタイムが百ナノ秒以上であり、高
速化を図る場合に問題となつていた。
However, since the BIOS is stored in ROM, C
It takes a long time for the PU to access, for example, the access time of RAM is several tens of nanoseconds or less, whereas the access time of ROM is over 100 nanoseconds, which becomes a problem when trying to increase the speed. was.

そこで、従来は、パーソナルコンピュータのメモリ構成
として、第10図に示すようにシステム動作中にBIO
Sを格納するためのRAM102を設け、システムの立
上げ時にROMI 0 1に格納されたBIOSをRA
M102ヘロードするようにしている。そして、このR
AM102を書き込み禁止として、RAM102内のB
IOSを用いるようにして処理を行い、高速化を図るよ
うにしていた。なお、RAM103はユーザプログラム
の格納領域であり、書き込み禁止とはされない。
Therefore, conventionally, as a memory configuration of a personal computer, the BIO is stored during system operation as shown in FIG.
A RAM 102 is provided to store the BIOS stored in ROMI 0 1 when the system is started up.
I am trying to load M102. And this R
With AM102 write-protected, B in RAM102
Processing was performed using IOS to speed up the processing. Note that the RAM 103 is a storage area for user programs, and is not write-protected.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、近年のユーザの要求の多様化により、シ
ステムの立上げ時に例えばシステム環境を定義するディ
ソプスイッチの設定を行うためのメニュープログラムを
実行した後、システム起動処理を行うようにすることが
行われる。このメニュープログラムはBIOSの所要部
を使用して処理を行うプログラムであるため、BIOS
との共存が必要である。しかし、従来のパーソナルコン
ビュータでは、第10図を用いて説明した如く、BIO
SがRAM102に書き込まれた後、書き込み禁止とさ
れるため、RAM102の容量を大きくする等の以外に
BIOSとメニュープログラムの共存が図れない。しか
し、このようにするとメモリ容量を大きくしなければな
らないという問題に加え、本来的には常駐させる必要の
ない(システム立ち上げ時等にだけ存在すればよい)メ
ニュープログラムのためにメモリ領域を確保する点で、
非効率的であるという問題が生じていた。
However, due to the diversification of user requirements in recent years, it has become difficult to perform system startup processing after running a menu program for setting a dispersion switch that defines the system environment when starting up a system. be exposed. This menu program is a program that uses the required parts of the BIOS, so the BIOS
It is necessary to coexist with However, in conventional personal computers, as explained using FIG.
After S is written to the RAM 102, writing is prohibited, so coexistence of the BIOS and menu program cannot be achieved except by increasing the capacity of the RAM 102. However, in addition to the problem of having to increase the memory capacity when doing this, memory space is reserved for menu programs that do not originally need to be resident (they only need to exist at system startup, etc.). In terms of
The problem was that it was inefficient.

また、RAM103へメニュープログラムをロードする
方法もとれるが、この場合はシステムプログラム、アプ
リケーションプログラムにオーバーライトするため、シ
ステムプログラム、アブリケーンヨンプログラムを残し
たままシステムを立ち上げる方法が不可能となってしま
っていた。
Another method is to load the menu program into the RAM 103, but in this case, the system program and application program will be overwritten, making it impossible to start up the system with the system program and application program remaining. It was put away.

そこで、本発明では常駐させる必要のないプログラムの
ためにメモリ領域を拡張する必要がなく、しかも、この
プログラムから本来的に常駐させられるプログラムの所
要部を使用できるようにしたコンピュータシステムを提
供することを目的とする。
Therefore, it is an object of the present invention to provide a computer system in which there is no need to expand a memory area for a program that does not need to be made resident, and in addition, it is possible to use a necessary part of a program that is originally made to be resident from this program. With the goal.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係るコンピューシステムは、第1のプログラム
と第2のプログラムとが格納された書き込み不能な第1
のメモリと、この第1のメモリの容量より小さな容量を
有し、かつ、第1のメモリよりも高速アクセス可能であ
るとともに、読み書き可能な第2のメモリとを備え、所
要時に第1のプログラムを第2のメモリにロードした後
に当該第2のメモリを書き込み禁止としてこの第2のメ
モリの第1のプログラムを用いて処理を行うコンピュー
タシステムであって、所定条件が充足されると第2のメ
モリの書き込み禁止を解除し、第2のプログラムをこの
第2のメモリの所定エリアにオーバーライトして当該第
2のプログラムを実行し、実行終了後に再び当該所定エ
リアに第1のプログラムのオーバーライトにより消去さ
れた部分をロードして書き込み禁止とすることを特徴と
する。
The computer system according to the present invention includes a first program that is not writable and stores a first program and a second program.
and a second memory that has a smaller capacity than the first memory, can be accessed at a higher speed than the first memory, and can be read and written, and the second memory can read and write the first program when necessary. is loaded into a second memory, and then the second memory is write-protected and processing is performed using the first program in the second memory, and when a predetermined condition is met, the second memory is read-protected. Release the write protection of the memory, overwrite a second program in a predetermined area of this second memory, execute the second program, and then overwrite the first program again in the predetermined area after execution is completed. The feature is that the erased portion is loaded and write-protected.

〔作用〕[Effect]

本発明に係るコンピュータシステムは、以上の通りに構
成されるので、本来的に常駐させるべき第1のプログラ
ムが第2のメモリにロードされて書き込み禁止とされて
プロテクトされながら高速でアクセスされて使用される
とともに、所要時に書き込み禁止が解除され上記第1の
プログラムに第2のプログラムをオーバーライトして第
2のプログラムから第1のプログラムの所要部が使用で
き得るようにされる。また、第2のプログラムの実行終
了により元の状態に戻され、オーバーレイ方式を採りな
がら第1のプログラムの常駐性とプロテクトとを実現で
きることになる。
Since the computer system according to the present invention is configured as described above, the first program that should originally be resident is loaded into the second memory and is accessed and used at high speed while being write-protected and protected. At the same time, when necessary, the write protection is canceled and the first program is overwritten with the second program, so that the second program can use the required part of the first program. Further, the original state is returned upon completion of execution of the second program, and the residency and protection of the first program can be realized while employing an overlay method.

〔実施例〕〔Example〕

以下、添付図面の第1図ないし第9図を参照して、本発
明の一実施例に係るコンピュータシステムを説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A computer system according to an embodiment of the present invention will be described below with reference to FIGS. 1 to 9 of the accompanying drawings.

第2図は本発明の一実施例に係るパーソナルコンピュー
タシステムを示し、CPU201を中心としたパーソナ
ルコンピュータに慢数の周辺装置か接続されたものであ
る。CPU201にはバス202を介してBIOSが格
納されたROM203、ユーザメモリであるRAM20
4、表示用テキストが格納されるVRAM20 5、グ
ラフィックデータが格納されるRAM206、割り込み
コントローラ207、カレンダ時計208、シリアル通
信用のインタフェース209、プリンタ用のインタフェ
ース210、フロッピーディスクコントローラ(FDC
)211、タイマ212、カセットストリーマ(ストリ
ーム方式の磁気テープ装置)用のインタフェース213
、グラフイノクディスプレイコントローラ214,21
5、DMAコントローラ216、キーボート用のインタ
フェース217、マウス用のインタフェース218か接
続されている。インタフェース209にはモデム等の通
信装置か接続され、インタフェース210にはプリンタ
220か接続され、フロッピーディスクコントローラ2
11にはフロンピーディスク装置221が接続され、タ
イマ212にはブザー222が接続されている。更に、
インタフェース213にはカセットストリーマ223が
接続され、グフィックディスプレイコントローラ214
にはCRTディスプレイ装置224が接続され、インタ
フェース217にはキーボード入力装置225が接続さ
れ、インタフェース218にはマウス226が接続され
ている。また、バス202には内部拡張用の3個のスロ
ット227と、外部拡張用の4個のスロットが接続され
る。このうち、例えば、スロット227の1つにハード
ディクスコントローラ228を介してハードディスク装
置229が接続可能であることを示している。
FIG. 2 shows a personal computer system according to an embodiment of the present invention, in which a personal computer centered on a CPU 201 is connected to a large number of peripheral devices. The CPU 201 is connected via a bus 202 to a ROM 203 in which the BIOS is stored, and a RAM 20 which is a user memory.
4. VRAM 20 where display text is stored 5. RAM 206 where graphic data is stored, interrupt controller 207, calendar clock 208, serial communication interface 209, printer interface 210, floppy disk controller (FDC)
) 211, timer 212, interface 213 for cassette streamer (stream type magnetic tape device)
, Graph Inok display controller 214, 21
5. A DMA controller 216, a keyboard interface 217, and a mouse interface 218 are connected. A communication device such as a modem is connected to the interface 209, a printer 220 is connected to the interface 210, and a floppy disk controller 2 is connected to the interface 209.
A floppy disk device 221 is connected to 11, and a buzzer 222 is connected to timer 212. Furthermore,
A cassette streamer 223 is connected to the interface 213, and a graphic display controller 214
A CRT display device 224 is connected to the , a keyboard input device 225 is connected to the interface 217 , and a mouse 226 is connected to the interface 218 . Furthermore, three slots 227 for internal expansion and four slots for external expansion are connected to the bus 202. For example, it shows that a hard disk device 229 can be connected to one of the slots 227 via a hard disk controller 228.

また、CPU201にはN P X (Numeric
Processor Extension ) 2 3
 0を接続して機能拡充(数値演算機能拡充)を図るこ
とが可能である。
In addition, the CPU 201 has N P
Processor Extension) 2 3
It is possible to expand functionality (enhance numerical calculation functions) by connecting 0.

以上のように構成されたパーソナルコンピュータシステ
ムのCUO201には、ROM及びRAMからなる主メ
モリか設けられ、第1図のフローチャートによって示さ
れる動作を実行するための後述する各手段を含んだ制御
プログラムが、例えばR O M内に格納されている。
The CUO 201 of the personal computer system configured as described above is provided with a main memory consisting of a ROM and a RAM, and a control program including each means described later for executing the operations shown in the flowchart of FIG. , for example, stored in R OM.

一方、本実施例によってロードされるプログラム及びユ
ーザプログラムの格納されているメモリのメモリ構成は
、第3図に示される如くである。
On the other hand, the memory configuration of the memory in which the programs loaded and the user programs are stored in this embodiment is as shown in FIG.

即ち、主メモリ内のROM301と、主メモリ内のRA
M302と、第2図のBIOS−ROM203とVRA
M205とユーザメモリであるRAM204とからなる
。R O M 2 0 3にはBIOS (1)と、R
OM20 3のプログラム.データをRAM3 0 2
ヘロードするプログラムP1と、BIOS(n)とが格
納されている。BIOS(II)のうち(a)で示され
る領域のプログラムは再ロードされるプログラムである
。ROM301にはシステム環境を定義するデイツブス
イッチおよびメモリスイッチの設定を行うためのメニュ
ープログラム(b)が格納されている。メニュープログ
ラム(b)は、BIOS(n)のうち(a)で示される
領域のプログラムに変えてR A M302に格納され
ると、BIOSと一体化してBIOSを使用して処理を
行うプログラム、すなわちスワップ可能なプログラムと
なっている。一方、RAM302とVRAM20 5と
は、パワーオンリセットの直後は空領域となっている。
That is, the ROM 301 in the main memory and the RA in the main memory
M302, BIOS-ROM203 and VRA in Figure 2
It consists of an M205 and a RAM 204 which is a user memory. R O M 2 0 3 has BIOS (1) and R
OM20 3 program. Data RAM3 0 2
A program P1 to be loaded and BIOS(n) are stored. The program in the area (a) of the BIOS (II) is a program to be reloaded. The ROM 301 stores a menu program (b) for setting date switches and memory switches that define the system environment. When the menu program (b) is stored in the RAM 302 in place of the program for the area indicated by (a) in the BIOS (n), it becomes a program that is integrated with the BIOS and performs processing using the BIOS. It is a swappable program. On the other hand, the RAM 302 and VRAM 205 are empty areas immediately after the power-on reset.

また、リセット時にはRAM204にはユーザプログラ
ムが格納されている場合もある。更に、RAM302の
容量はROM203の容量に等しく構成されている。
Furthermore, a user program may be stored in the RAM 204 at the time of reset. Furthermore, the capacity of the RAM 302 is configured to be equal to the capacity of the ROM 203.

以上の構成において、ROM203,301が第1のメ
モリ、RAM302が第2のメモリを構成し、ROM2
03内の全プログラムが第1のプログラム、ROM30
1内のメニュープログラムが第2のプログラムである。
In the above configuration, the ROMs 203 and 301 constitute the first memory, the RAM 302 constitutes the second memory, and the ROM2
All programs in 03 are the first program, ROM30
The menu program in 1 is the second program.

次に、本発明の一実施例による上記メモリの管理を、第
1図のフローチャートを参照して説明する。
Next, the management of the memory according to an embodiment of the present invention will be explained with reference to the flowchart of FIG.

まず、システムの電源投入により、または、本体あるい
はキーボード入力装置225のリセット(RESET)
キーの操作によるコマンドを受けて、パワーオンリセッ
ト状態(第3図のメモリ状態)Aとなる。そして、制御
プログラムは、ROM203内のデータエラーを検査す
るためにチェックサムを作り、予め作成してあるチェッ
クサム結果と比較し(Sl)、エラーか否か検出する(
S2)。ここでエラーとなると、グラフィックディスプ
レイコントローラ214ヘデータを与えてCRTディス
プレイ装置224にエラー表示を行わせるとともに、タ
イマ212を介してブザー222により警告音(Bee
p)を発生させ、ホルト(H L T)状態となりオペ
レータの介入を待つ(S3)。
First, by powering on the system or resetting the main unit or keyboard input device 225 (RESET).
In response to a command by key operation, the power-on reset state (memory state in FIG. 3) A is entered. Then, the control program creates a checksum to check for data errors in the ROM 203, compares it with the checksum result created in advance (Sl), and detects whether or not there is an error (
S2). If an error occurs here, data is given to the graphic display controller 214 to cause the CRT display device 224 to display the error, and the timer 212 causes the buzzer 222 to emit a warning sound.
p) and enters a halt (HLT) state, waiting for operator intervention (S3).

一方、チェックサムの結果がエラーとならなければ、V
RAMが正常にデータの書き込み及び読み出しを行い得
るか否かをテスト(S4’ )Lた後に、データか正常
であるからROM203内のプログラムP1をVRAM
205ヘロードする(S4)。このテキストロード状態
Bにおけるメモリ構成か第4図に示されている。この結
果、グラフィックディスプレイコントローラ214がV
R A Fw1 2 0 5のデータについてCRTデ
ィスプレイ装置224に対してテキスト表示を行うこと
になる(S5)。次に、制御プログラムはRO〜120
3とRAM302との切換えを行うべく、RA M 3
 0 2に対してアクセスを行い、正常にデータの書き
込み及び読み出しが行えるか否かのチェックを、例えば
、テストデータを用いて行う(S6)。そして、正常に
行えたか否かの判断を行って(S7)、正常に行えなか
った場合にはグラフィックディスプレイコントローラ2
14ヘデータを与えてCRTディスプレイ装置224に
エラー表示を行わせるとともに、タイマ212を介して
ブザー222から警告音を発生させる(S8)。
On the other hand, if the checksum result does not result in an error, V
After testing whether the RAM can write and read data normally (S4'), since the data is normal, program P1 in the ROM 203 is transferred to the VRAM.
205 (S4). The memory configuration in this text load state B is shown in FIG. As a result, the graphic display controller 214
The data of R A Fw1 2 0 5 is displayed in text on the CRT display device 224 (S5). Next, the control program is RO~120
In order to switch between RAM 3 and RAM 302,
02 and checks whether data can be written and read normally using, for example, test data (S6). Then, it is determined whether or not the operation was performed normally (S7), and if the operation was not performed normally, the graphic display controller 2
14 to cause the CRT display device 224 to display an error, and to generate a warning sound from the buzzer 222 via the timer 212 (S8).

一方、RAM30 2に対しデータの書き込み及び読み
出しか正常に行われた場合には、プログラムP1はのデ
ータ(BIOS (1) 、プログラムP1、BIOS
(II)をRAM30 3ヘロードし(S9)、このR
AM303を読み出しは可能であるが、書き込みを禁止
してプロテクトする(S10)。このプロテクトの手法
は例えば、境界レジスタで書き込み禁止の上下限を規制
する境界レジスタ方式等による。
On the other hand, if data is normally written and read from RAM 302, the program P1 will contain the data (BIOS (1), program P1, BIOS
(II) to RAM303 (S9), and this R
AM303 can be read, but written is prohibited and protected (S10). This protection method is based on, for example, a boundary register method in which the upper and lower limits of write prohibition are regulated using boundary registers.

以上述べてきたように、制御プログラムはバワ一オンリ
セット(リセットキー操作も含む)後にRAM:302
へR O M 2 0 3のプログラムをロードして書
き込み禁止とするロード手段として機能する。このよう
にしてメモリ構成される初期ロード状態Cが、第5図に
示されている。
As mentioned above, the control program is stored in RAM: 302 after the bow-on reset (including reset key operation).
It functions as a loading means for loading the ROM203 program into the memory and prohibiting writing. The initial load state C in which the memory is configured in this manner is shown in FIG.

次に、制御プログラムはRAM302の所定アドレスヘ
ジャンブして(Sll)、このRAM302のプログラ
ムを用いた処理へ進むとともに(S12)、予め定めら
れた以下に述べるキーボード入力装置225からの入力
判定を含むメニュー実行判定状!!Dへ進む。具体的に
は、例えばタイマ割込みを用いる等して、所定時間毎に
キーボード入力装置225からのデータの取込みを行い
(31B)、データの有無を検出する処理(S14)を
繰り返し、データ有とならない場合には10000回(
所定回)まで行う(S 1 5)。ここで、データ有と
なると、オーバレイ状態Eへ進むためのコマンドを送出
するためのコントロルキ(CTRLキー)とグラフィッ
クキー(GRPH)とがともに操作されたか否か検出す
る(S16)。ここで、両キーがともに操作されていな
ければ、ステップS15へ進む。このようなメニュー実
行判定状態Dにおけるメモリ構成が、第6図に示されて
いる。
Next, the control program jumps to a predetermined address in the RAM 302 (Sll), proceeds to processing using the program in the RAM 302 (S12), and includes a predetermined input determination from the keyboard input device 225 described below. Menu execution judgment letter! ! Proceed to D. Specifically, for example, by using a timer interrupt, data is fetched from the keyboard input device 225 at predetermined time intervals (31B), and the process of detecting the presence or absence of data (S14) is repeated until the data does not become present. In some cases, 10,000 times (
(predetermined times) (S 1 5). Here, if data is present, it is detected whether or not both the control key (CTRL key) and the graphic key (GRPH) for sending a command to proceed to overlay state E have been operated (S16). Here, if both keys are not operated, the process advances to step S15. The memory configuration in such a menu execution determination state D is shown in FIG.

一方、ステップS16において両キーがともに操作され
たことを検出すると、制御プログラムはRAM302の
プロテクト(書き込み禁止)を解除し、RAM302に
データを書き込み可とする(S 1 7)。このように
、制御プログラムは所定条件の充足を監視し、充足した
場合に第2のメモリの書き込み禁止を解除する解除手段
として機能する。
On the other hand, if it is detected in step S16 that both keys have been operated, the control program cancels the protection (write prohibition) of the RAM 302 and allows data to be written in the RAM 302 (S17). In this manner, the control program functions as a release means that monitors whether the predetermined condition is satisfied and releases the write protection of the second memory when the predetermined condition is satisfied.

次に、制御プログラムはROM301内のメニュープロ
グラム(b)をRAM302内のBIOS (n)のう
ち(a)で示される領域のプログラムにオーバーライト
し(S18)、この(a)で示される領域にロードされ
たメニュープログラムの所定アドレスヘジャンブして(
S19)、当該メニュープログラムの実行に遷移する(
S20)。
Next, the control program overwrites the menu program (b) in the ROM 301 with the program in the area (a) of the BIOS (n) in the RAM 302 (S18), Jump to the specified address of the loaded menu program (
S19), transition to execution of the menu program (
S20).

このメニュープログラム(6)はディスプレイ装置22
4にメニュー選択項目を表示したり、キーボード225
からのキー人力により項目設定をするプログラムである
から、このメニュープログラム(b)は同じRAM30
 2内にあるBIOSを使用して(サブルーチンコール
して)処理を進めことができる。このようにオーバレイ
状EilEが実行されたときのメモリ構成が、第7図に
示される。
This menu program (6) is displayed on the display device 22.
4 to display menu selection items, keyboard 225
This menu program (b) uses the same RAM 30 as it is a program that manually sets items using keys from
Processing can proceed using the BIOS in 2 (by calling subroutines). The memory configuration when the overlay EilE is executed in this way is shown in FIG.

また、第8図にはメニュープログラムの実行状態Fのと
きのメモリ構成が示されている。かくして、制御プログ
ラムはオーバレイ方式を実行するオーバレイ手段として
機能する。
Further, FIG. 8 shows the memory configuration when the menu program is in the execution state F. Thus, the control program functions as an overlay means for implementing an overlay scheme.

次に、制御プログラムはメニュープログラムの終了を検
出すると、ROM203内のBIOS(II)のうち(
a)で示される領域のプログラムをRAM30 2内の
対応領域(メニュープログラム(b)が格納されている
領域)再にロードし(S21) 、RAM302をデー
タ書き込み禁止としてプロテクトする(S2 2)。こ
のように、制御プログラムは消去されたプログラムを再
ロードする再ロード手段として機能する。再ロードされ
るときの再ロード状態Gのメモリ構成が、第9図に示ざ
れている。再ロード後はメモリ構成は第6図の状態に戻
る。
Next, when the control program detects the end of the menu program, the BIOS (II) in the ROM 203 (
The program in the area indicated by a) is reloaded into the corresponding area in the RAM 302 (the area where the menu program (b) is stored) (S21), and the RAM 302 is protected against data writing (S22). In this way, the control program functions as a reloading means for reloading erased programs. The memory configuration in reload state G when reloaded is shown in FIG. After reloading, the memory configuration returns to the state shown in FIG.

このようにしてステップS22が終了した場合、または
、ステップS15の10000回のチェックにもかかわ
らず、所定のデータ入力がなされなかった場合には、V
RAM20 5をクリャしてプログラムP1の無効化を
行い、さらにCRTディスプレイ装置224の表示をク
リャし(3 2 3)、システムの起動処理へと進む。
If step S22 ends in this way, or if the predetermined data is not input despite checking step S15 10,000 times, V
The RAM 205 is cleared to invalidate the program P1, and the display on the CRT display device 224 is also cleared (3 2 3), and the process proceeds to system startup processing.

以上のように本実施例では、本来的に常駐させるべきB
IOSの格納領域にメニュープログラムをオーバレイ方
式でロードして使用することにより、メモリの有効利用
が図られ、かつ、適宜、RAMをプロテクトするので、
BIOSが不当に書き変えられてシステムか異常動作す
ることも防止できる。
As described above, in this embodiment, B
By loading and using the menu program in the IOS storage area using an overlay method, memory can be used effectively, and RAM can be protected as appropriate.
It is also possible to prevent the system from operating abnormally due to the BIOS being illegally rewritten.

本発明は以上の実施例に限られず、様々な変形が可能で
ある。
The present invention is not limited to the above embodiments, and various modifications are possible.

例えば、プログラムの種類はBIOSとメニュ−プログ
ラムとに限られず、同様の性格を有するもであれば有効
に作用する。また、オーバレイ状態へ進む条件は他のキ
ーの操作によってもよいし、所定時間後に自動的に充足
されることとしてもよい。また、ROM,RAMの構成
は1チップという意味でなく、一つのモジュールとして
同時にリード/ライトのいずれかのモードに置かれるも
のであればよい。また、第2のプログラムを第2のメモ
リにロードするときに書き込み許可とし、当該ブロクラ
ムの実行終了により書き込み禁止を解除してもよい。
For example, the types of programs are not limited to BIOS and menu programs, and any program having similar characteristics will work effectively. Further, the condition for proceeding to the overlay state may be determined by operating another key, or may be automatically satisfied after a predetermined period of time. Furthermore, the configuration of the ROM and RAM is not limited to one chip, but may be one that can be placed in either read/write mode at the same time as one module. Alternatively, writing may be enabled when the second program is loaded into the second memory, and the write prohibition may be canceled upon completion of execution of the program.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように本発明によれば、高速な第
2のメモリに第1のプログラムを書き込んだ後に基本的
に書き込み禁止として常駐させて処理を行うようにし、
しかも、必要時には書き込み禁止を解除して第2のプロ
グラムを第1のプログラムにオーバーライトするので、
第2のプログラムで第のプログラムの必要部分を使用す
ることができる。したかって、第2のメモリの容量を、
本来的に非常駐である第2のプログラムのために拡張す
る必要なく、第2のメモリを効率的に使用することがで
きるという優れた効果がある。
As described above in detail, according to the present invention, after writing the first program to the high-speed second memory, the first program is basically made to reside as a write-protected memory to perform processing.
Moreover, when necessary, the write protection is canceled and the second program overwrites the first program.
The second program can use necessary parts of the first program. Therefore, the capacity of the second memory is
This has the advantage that the second memory can be used efficiently without having to expand it for a second program that is non-resident in nature.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係るパーソナルコンピュー
タシステムの動作を示すフローチャート、第2図は本発
明の一実施例に係るパーソナルコンピュータシステムの
ブロック図、第3図乃至第9図は本発明の一実施例によ
り遷移させられるメモリマップを示す図、第10図は従
来例によるメモリ内容の遷移を示す図である。 201・・・CPU,20B・・・ROM,204・・
・RAM,25・・・VRAM,206・・・R A 
M ,230・・・NPX,301・・・ROM,30
2・・・RAM0
FIG. 1 is a flow chart showing the operation of a personal computer system according to an embodiment of the present invention, FIG. 2 is a block diagram of a personal computer system according to an embodiment of the present invention, and FIGS. FIG. 10 is a diagram showing a memory map transitioned according to an embodiment of the present invention, and FIG. 10 is a diagram showing a transition of memory contents according to a conventional example. 201...CPU, 20B...ROM, 204...
・RAM, 25...VRAM, 206...RA
M, 230...NPX, 301...ROM, 30
2...RAM0

Claims (1)

【特許請求の範囲】[Claims]  第1のプログラムと第2のプログラムとが格納された
書き込み不能な第1のメモリと、この第1のメモリの容
量より小さな容量を有し、かつ、前記第1のメモリより
も高速アクセス可能であるとともに、読み書き可能な第
2のメモリとを備え、所要時に前記第1のプログラムを
前記第2のメモリにロードした後に当該第2のメモリを
書き込み禁止としてこの第2のメモリの第1のプログラ
ムを用いて処理を行うコンピュータシステムにおいて、
所定条件が充足されると前記第2のメモリの書き込み禁
止を解除し、前記第2のプログラムをこの第2のメモリ
の所定エリアにオーバーライトして当該第2のプログラ
ムを実行し、実行終了後に再び当該所定エリアに前記第
1のプログラムの前記オーバーライトにより消去された
部分をロードして書き込み禁止とすることを特徴とする
コンピュータシステム。
a non-writable first memory in which a first program and a second program are stored; and a second memory that is readable and writable, and after loading the first program into the second memory when necessary, the second memory is write-protected and the first program in the second memory is loaded. In a computer system that performs processing using
When a predetermined condition is satisfied, the write protection of the second memory is canceled, the second program is overwritten in a predetermined area of the second memory, the second program is executed, and after the execution is completed, A computer system characterized in that a portion of the first program erased by the overwriting is loaded again into the predetermined area to prohibit writing.
JP2009992A 1990-01-19 1990-01-19 Computer system Pending JPH03214324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009992A JPH03214324A (en) 1990-01-19 1990-01-19 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009992A JPH03214324A (en) 1990-01-19 1990-01-19 Computer system

Publications (1)

Publication Number Publication Date
JPH03214324A true JPH03214324A (en) 1991-09-19

Family

ID=11735359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009992A Pending JPH03214324A (en) 1990-01-19 1990-01-19 Computer system

Country Status (1)

Country Link
JP (1) JPH03214324A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019109801A (en) * 2017-12-20 2019-07-04 Necプラットフォームズ株式会社 Bios setting automatic switching method, bios setting automatic switching device, and bios setting automatic switching program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019109801A (en) * 2017-12-20 2019-07-04 Necプラットフォームズ株式会社 Bios setting automatic switching method, bios setting automatic switching device, and bios setting automatic switching program

Similar Documents

Publication Publication Date Title
US6505279B1 (en) Microcontroller system having security circuitry to selectively lock portions of a program memory address space
US5701493A (en) Exception handling method and apparatus in data processing systems
US7454557B2 (en) System and method for booting from a non-volatile application and file storage device
US6651150B2 (en) Data-processing apparatus and method of controlling the rewriting of a nonvolatile storage device
US8316200B2 (en) Microcomputer, electronic instrument, and flash memory protection method
EP0468625A2 (en) Personal computer system with protected storage for interface and system utility programs
JPH09500469A (en) Memory card and operating method thereof
GB2503583A (en) Erasing memory protection-configuration region only if protected region is in an erased state
JPS6237419B2 (en)
US5963738A (en) Computer system for reading/writing system configuration using I/O instruction
US6510501B1 (en) Non-volatile memory read/write security protection feature selection through non-volatile memory bits
US20040199757A1 (en) Information processing device, method of saving and loading data, and information recording medium
US6697959B2 (en) Fault handling in a data processing system utilizing a fault vector pointer table
US4805136A (en) Program protection in a programmable electronic calculator
JPH03214324A (en) Computer system
CN111338771B (en) Method and device for processing boot program switching, computer equipment and medium
US20010049794A1 (en) Write protection software for programmable chip
US7340575B2 (en) Method and a circuit for controlling access to the content of a memory integrated with a microprocessor
US20080046724A1 (en) Method for governing interaction between code within a code base
US20020112202A1 (en) Fault vector pointer table
JPS6074059A (en) Access control system for storage device
JP3323341B2 (en) Emulation processor and emulator equipped with it
JPH05225361A (en) Register rewriting system
JPS60193046A (en) Detecting system for instruction exception
JP2870405B2 (en) Information processing device