JPH03209976A - Detecting circuit for variation point of binary image - Google Patents

Detecting circuit for variation point of binary image

Info

Publication number
JPH03209976A
JPH03209976A JP508890A JP508890A JPH03209976A JP H03209976 A JPH03209976 A JP H03209976A JP 508890 A JP508890 A JP 508890A JP 508890 A JP508890 A JP 508890A JP H03209976 A JPH03209976 A JP H03209976A
Authority
JP
Japan
Prior art keywords
change point
latch
adder
image
variation point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP508890A
Other languages
Japanese (ja)
Inventor
Hidefumi Kurokawa
黒川 秀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP508890A priority Critical patent/JPH03209976A/en
Publication of JPH03209976A publication Critical patent/JPH03209976A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To detect the variation point of a binary image without necessitating a subtracter by providing an input image register, an image variation point detector, and an adder. CONSTITUTION:In an initial state, an absolute variation point coordinate latch 104 is '0'. In a step 1, image data shown in the figure is latched by an input latch 101. A variation point detector 102 outputs a first color variation point '2' looked at from the left of an image. An adder 103 outputs an addition output '2' of the variation point detector 102 and an absolute variation point coordinate latch 104. This value is a first absolute variation point coordinate of an input. Subsequently, in a step 2, the detector 102 outputs the next variation point '7', and the adder 103 outputs '7'. In a step 3, '8' is outputted from the detector 102, but as for this value, its true variation point is unknown unless the next image is inputted. In a step 4, the value of the adder 103 is latched by a coordinate latch 104, and only at the time point when a processing of a one-word portion of an input is ended, the latch is executed. Accordingly, a subtracter of a conventional circuit becomes unnecessary, and one adder is enough.

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 本発明は二値画像の変化点検出回路に係シ、特に二値画
像の圧縮伸張回路に関する。 〔従来の技術〕 情報社会の進展によシ、二値画像を大量にかつ高速に伝
送する必要性が近年急速に高まりつつある。これに伴い
、二値画像を圧縮して伝送、蓄積する技術が発展しつつ
ある。二値画像の圧縮伸長手法としては、MH法と呼ば
れる手法が国際標準として定められている。この手法は
、二(W画像を左からスキャンし、白から黒または黒か
ら白に変化する座標を求め、その座標から二値画像の中
の白2ンの長さや黒ランの長さ計算し、それぞれのラン
罠対して最適な符号を割り当てるという方式この標準に
従ってMI■符号化を実現するためには、二値画像の白
から黒または黒から白に変化する変化点座標を高速に求
める回路が必要となる。 第5図に、従来用いられている変化点検出回路を示す。 第5図において、従来の変化点検出回路は、入力画像ラ
ッチ301と、入力画像ラッチの変化点検出器302と
、減算器303と、変化点検出器302の出力をラッチ
する変化点ラッチ304と、加算器305 と、絶対変
化点座標ラッチ306 とを備えている。 次に第5図と第6図とを用いて動作を説明する。 初期状態(ステップO)において絶対変化点座標ラッチ
306は
[Industrial Application Field] The present invention relates to a binary image change point detection circuit, and more particularly to a binary image compression/decompression circuit. [Background Art] With the development of the information society, the need to transmit large amounts of binary images at high speed has been rapidly increasing in recent years. Along with this, technologies for compressing, transmitting, and storing binary images are being developed. As a compression/expansion method for binary images, a method called the MH method has been established as an international standard. This method scans the binary image from the left, finds the coordinates that change from white to black or from black to white, and calculates the length of the white line and the length of the black run in the binary image from the coordinates. , a system that assigns an optimal code to each run trap.In order to realize MI encoding according to this standard, a circuit that quickly calculates the coordinates of the change point where a binary image changes from white to black or from black to white is required. Fig. 5 shows a conventionally used change point detection circuit. In Fig. 5, the conventional change point detection circuit includes an input image latch 301 and a change point detector 302 of the input image latch. , a subtracter 303, a change point latch 304 that latches the output of the change point detector 302, an adder 305, and an absolute change point coordinate latch 306. Next, FIGS. The operation will be explained using: In the initial state (step O), the absolute change point coordinate latch 306 is

〔0〕である。 まず、ステップ1では第3図に示す画像データ例[00
1111103(バイナリ)が入力ラッチ301にラッ
チされる。この時、同時に変化点ラッチ304はクリア
される。変化点検出器302は入力画像の左からみて最
初の色の変化点2を出力する。減算器303は変化点検
出器302の値から変化点ラッチ304の値を減算し匝
2を出力する。加算器305は、減算器303と絶対変
化点座標ラッチ306とを入力し、その加算値〔2〕を
出力する。この値が入力画像の、最初の絶対変化点座標
になる。 次にステップ2において、変化点検出器302の出力は
変化点ラッチ304に2ツチされ、同時に加算器305
の出力は絶対変化点座標ラッチ306にラッチされる。 次にステップ3では、変化点検出器302は入力画像の
次の変化点である〔7〕を出力する。このため、減算器
303は〔7〕から変化点ラッチ304の値〔2〕を引
いた〔5〕を出力し加算器305は〔7]を出力する。 この値が2番目の絶対変化点座標になる。次にステップ
4では302の値が座標ラッチ304にラッチされ、加
算器305の値が座標ラッチ306にラッチされる。 次にステップ5では検出器302から次の変化点である
〔8〕が出力される(ただし、次の画像がまだ入力され
ていないので、この値が本当の変化点かどうかは分から
ない)。この時、減算器303は〔1〕を出力し、加算
器305は〔8〕を出力する。ただし、この値は真の絶
対変化点座標ではない。 次のステップ6において、検出器302の値は変化点ラ
ッチ304にラッチされ、加算器305の値は座標ラッ
チ306にラッチされる。このようにして、加算器30
5の出力として、絶対変化点座標が次々に出力されてい
く。 〔発明が解決しようとする課題〕 しかしながら、従来におけるこの回路は、二値画像の変
化点座標を求めるために、一つの加算器305と−りの
減算器303を必要とし、ノ・−ドウエアが大きくなる
という欠点を有している。 本発明の目的は、前記欠点が解決され、従来必要であっ
た減算器がいらなくなるようにした二値画像の変化点検
出回路を提供することにある。 〔課題を解決するための手段〕 本発明の構成は、二値画像の中の白から黒、または黒か
ら白に変化する変化点座標を検出する二値画像の変化点
検出回路において、入力画像を一定単位毎にラッチする
入力レジスタと、前記入力レジスタにラッチされた入力
画像の端から数えた前記画像変化点を順次出力する変化
点検出器と、前記変化点座標を記憶する絶対変化点座標
ラッチ−私云、 と、前記変化点検出器の値と前記絶対変化点座標ラッチ
との値を加算する加算器を備え、前記絶対変化点座標ラ
ッチは、前記入力レジスタにある一定単位画像毎の変化
点検出処理終了時点でのみ、前記加算器の出力をラッチ
するようになっていることを特徴とする。 〔実施例〕 次に図面を用いながら本発明を説明する。 第1図は本発明の一実施例の変化点検出回路を示す流れ
図である。 第1図において、入力画像ラッチ101と、入力画像ラ
ッチ101の変化点検出器102と、加算器103と、
絶対変化点座標ラッチ104とを含み、構成される。 次に第2図も用いてその動作を説明する。初期状態(ス
テップO)において絶対変化点座標ラッチ104は〔0
〕である。 まずステップ1では第2図に示す画像データ[0011
1110(バイナリ)〕が入入力ッチ101にラッチさ
れる。変化点検出器102は、入−6、− 力面像の左からみて最初の色の変化点〔2〕を出力する
。加算器103は、変化点検出器102と絶対変化点座
標ラッチ104とを入力し、その加算値〔2〕を出力す
る。この値が入力画像の最初の絶対変化点座標になる。 次にステップ2では、変化点検出器102は入力画像の
次の変化点である〔7〕を出力する。このため、加算器
103は〔7〕を出力する。この値が2番目の絶対変化
点座標になる。 次にステップ3では、検出器]02から次の変化点であ
る〔8〕が出力される(ただし、次の画像がまだ入力さ
れていないので、この値が本当の変化点かどうかは分か
らない)。この時、加算器103は〔8〕を出力する。 ただし、この値は真の絶対変化点座標ではない。 ( 次のステップ4において、加算器103の値は座標ラッ
チ104にラッチされる。 このように本実施例では、絶対変化点座標ラッチ104
は入力画像の1ワ一ド分の処理が終了した時点でだけ、
加算器103の値をラッチする。 このため、従来の回路のように減算器が必要でなくなる
という利点がある。 さらに第3図、第4図を用いて本発明の他の実施例の変
化点検出回路を説明する。 第3図は本発明の他の実施例の変化点検出回路を示す流
れ図である。 第3図において、本実施例は、入力画像ラッチ201と
、この入力画像ラッチ201の変化点検出器202と、
加算器203と、絶対変化点座標ラッチ204と、出力
ラッチ205とを含み構成される。 次に第4図も用いて動作を説明する。 初期状態において絶対変化点座標ラッチ204は
It is [0]. First, in step 1, the image data example [00
1111103 (binary) is latched into input latch 301. At this time, the change point latch 304 is cleared at the same time. The change point detector 302 outputs the first color change point 2 when viewed from the left of the input image. A subtracter 303 subtracts the value of the change point latch 304 from the value of the change point detector 302 and outputs a value 2. The adder 305 inputs the subtracter 303 and the absolute change point coordinate latch 306, and outputs the added value [2]. This value becomes the first absolute change point coordinate of the input image. Next, in step 2, the output of the change point detector 302 is doubled to the change point latch 304, and at the same time the adder 305
The output of is latched into the absolute change point coordinate latch 306. Next, in step 3, the change point detector 302 outputs [7], which is the next change point of the input image. Therefore, the subtracter 303 outputs [5] which is obtained by subtracting the value [2] of the change point latch 304 from [7], and the adder 305 outputs [7]. This value becomes the second absolute change point coordinate. Next, in step 4, the value of 302 is latched into the coordinate latch 304, and the value of the adder 305 is latched into the coordinate latch 306. Next, in step 5, the next change point [8] is output from the detector 302 (however, since the next image has not been input yet, it is not known whether this value is the real change point or not). At this time, the subtracter 303 outputs [1], and the adder 305 outputs [8]. However, this value is not the true absolute change point coordinate. In the next step 6, the value of the detector 302 is latched into the change point latch 304, and the value of the adder 305 is latched into the coordinate latch 306. In this way, adder 30
5, absolute change point coordinates are output one after another. [Problems to be Solved by the Invention] However, this conventional circuit requires one adder 305 and two subtracters 303 in order to obtain the changing point coordinates of a binary image, and the hardware is It has the disadvantage of being large. SUMMARY OF THE INVENTION An object of the present invention is to provide a binary image change point detection circuit which solves the above-mentioned drawbacks and eliminates the need for a conventional subtracter. [Means for Solving the Problems] The configuration of the present invention is such that, in a binary image change point detection circuit that detects change point coordinates that change from white to black or from black to white in a binary image, an input register that latches in fixed units, a change point detector that sequentially outputs the image change points counted from the end of the input image latched in the input register, and an absolute change point coordinate that stores the change point coordinates. a latch - an adder for adding the value of the change point detector and the value of the absolute change point coordinate latch, and the absolute change point coordinate latch is configured to add the value of the change point detector and the value of the absolute change point coordinate latch, and the absolute change point coordinate latch is configured to add the value of the change point detector and the value of the absolute change point coordinate latch. The present invention is characterized in that the output of the adder is latched only at the end of the change point detection process. [Example] Next, the present invention will be explained using the drawings. FIG. 1 is a flowchart showing a change point detection circuit according to an embodiment of the present invention. In FIG. 1, an input image latch 101, a change point detector 102 of the input image latch 101, an adder 103,
and an absolute change point coordinate latch 104. Next, the operation will be explained using FIG. 2 as well. In the initial state (step O), the absolute change point coordinate latch 104 is [0
]. First, in step 1, the image data [0011
1110 (binary)] is latched into the input switch 101. The change point detector 102 outputs the first color change point [2] when viewed from the left of the input -6, - force surface image. The adder 103 inputs the change point detector 102 and the absolute change point coordinate latch 104, and outputs the added value [2]. This value becomes the first absolute change point coordinate of the input image. Next, in step 2, the change point detector 102 outputs [7], which is the next change point of the input image. Therefore, the adder 103 outputs [7]. This value becomes the second absolute change point coordinate. Next, in step 3, the next change point [8] is output from the detector ] 02 (however, since the next image has not been input yet, it is not known whether this value is the real change point or not. ). At this time, the adder 103 outputs [8]. However, this value is not the true absolute change point coordinate. (In the next step 4, the value of the adder 103 is latched in the coordinate latch 104. In this way, in this embodiment, the absolute change point coordinate latch 104
is executed only when processing for one word of the input image is completed,
The value of adder 103 is latched. Therefore, there is an advantage that a subtracter is not required as in conventional circuits. Further, a change point detection circuit according to another embodiment of the present invention will be explained using FIGS. 3 and 4. FIG. FIG. 3 is a flowchart showing a change point detection circuit according to another embodiment of the present invention. In FIG. 3, this embodiment includes an input image latch 201, a change point detector 202 of this input image latch 201,
It is configured to include an adder 203, an absolute change point coordinate latch 204, and an output latch 205. Next, the operation will be explained using FIG. 4 as well. In the initial state, the absolute change point coordinate latch 204 is

〔0〕
である。 まずステップlでは、第4図に示す画像データ[001
11110(バイナリ)〕が入力ラッチ201にラッチ
される。変化点検出器202は、入力画像の左からみて
最初の色の変化点〔2〕を出力する。加算器203は、
変化点検出器202と絶対変化点座標ラッチ204とを
入力し、その加算値〔2〕を出力する。 この値が、入力画像の最初の絶対変化点座標になる。 次にステップ2では、加算器203の出力2は出力ラッ
チ205にラッチされる。検出器202は、入力画像の
次の変化点である〔7〕を出力する。このため、加算器
203は〔7〕を出力する。 この値が2番目の絶対変化点座標になる。次にステップ
3では、検出器202から次の変化点である〔8〕が出
力される(ただし、次の画像がまだ入力されていないの
で、この値が本当の変化点かどうかは分からない)。こ
の時加算器203は〔8〕を出力する。ただし、この値
は真の絶対変化点座標ではない。 次のステップ4において加算器203の値は座標ラッチ
204にラッチされる。このように、本実施例では、絶
対変化点座標ラッチ203は入力画像の1ワ一ド分の処
理が終了した時点でだけ、加算器203の直をラッチす
る。このため、従来の回路のよりに減算器が必要でなく
なるという利点がある。 〔発明の効果〕 この様に、本発明は、従来二値画像の変化点座標の検出
に一つの減算器と一つの加算器とを必要としていたのに
対して、加算器は一つですむという効果がある。
[0]
It is. First, in step l, the image data [001
11110 (binary)] is latched into the input latch 201. The change point detector 202 outputs the first color change point [2] when viewed from the left of the input image. The adder 203 is
The change point detector 202 and the absolute change point coordinate latch 204 are input, and the added value [2] is output. This value becomes the first absolute change point coordinate of the input image. Next, in step 2, output 2 of adder 203 is latched into output latch 205. The detector 202 outputs [7], which is the next changing point of the input image. Therefore, the adder 203 outputs [7]. This value becomes the second absolute change point coordinate. Next, in step 3, the next change point [8] is output from the detector 202 (however, since the next image has not been input yet, we do not know whether this value is the real change point or not) . At this time, the adder 203 outputs [8]. However, this value is not the true absolute change point coordinate. In the next step 4, the value of the adder 203 is latched into the coordinate latch 204. In this manner, in this embodiment, the absolute change point coordinate latch 203 latches the coordinates of the adder 203 only when processing for one word of the input image is completed. Therefore, there is an advantage that a subtracter is not required compared to the conventional circuit. [Effects of the Invention] As described above, the present invention requires only one adder, whereas conventionally one subtracter and one adder were required to detect the changing point coordinates of a binary image. There is an effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の変化点検出回路を示す流れ
図、第2図は第1図の各部の論理動作を示す図、第3図
は本発明の他の実施例の変化点検出回路を示す流れ図、
第4図は第3図の各部の論理動作を示す図、第5図は従
来の変化点検出回路を示す流れ図、第6図は第5図の各
部の論理動作を示す図である。 101.201,301 ・・・・・・入力画像ラッチ
、102.202,302・・・・・・変化点検出器、
103゜203.305  ・・・・・・加算器、10
4,204,306・−・・・・絶対変化点座標ラッチ
、205,304  ・・・・・・変化点ラッテ、30
3・・・・・・減算器。
FIG. 1 is a flow chart showing a change point detection circuit according to an embodiment of the present invention, FIG. 2 is a diagram showing the logical operation of each part in FIG. 1, and FIG. 3 is a flow chart showing a change point detection circuit according to another embodiment of the present invention. a flowchart showing the circuit;
FIG. 4 is a diagram showing the logical operation of each part in FIG. 3, FIG. 5 is a flowchart showing a conventional change point detection circuit, and FIG. 6 is a diagram showing the logical operation of each part in FIG. 101.201,301...Input image latch, 102.202,302...Change point detector,
103゜203.305 ・・・・・・Adder, 10
4,204,306 --- Absolute change point coordinate latch, 205,304 ... Change point latte, 30
3...Subtractor.

Claims (1)

【特許請求の範囲】[Claims] 二値画像の中の白から黒、または黒から白に変化する変
化点座標を検出する二値画像の変化点検出回路において
、入力画像を一定単位毎にラッチする入力レジスタと、
前記入力レジスタにラッチされた入力画像の端から数え
た前記画像変化点を順次出力する変化点検出器と、前記
変化点座標を記憶する絶対変化点座標ラッチと、前記変
化点検出器の値と前記絶対変化点座標ラッチとの値を加
算する加算器を備え、前記絶対変化点座標ラッチは、前
記入力レジスタにある一定単位画像毎の変化点検出処理
終了時点でのみ、前記加算器の出力をラッチするように
なっていることを特徴とする二値画像の変化点検出回路
In a binary image change point detection circuit that detects change point coordinates that change from white to black or from black to white in a binary image, an input register that latches an input image in fixed units;
a change point detector that sequentially outputs the image change points counted from the end of the input image latched in the input register; an absolute change point coordinate latch that stores the change point coordinates; and a value of the change point detector. The absolute change point coordinate latch includes an adder that adds values to the absolute change point coordinate latch, and the absolute change point coordinate latch adds the output of the adder only at the end of change point detection processing for each fixed unit image in the input register. A change point detection circuit for a binary image, characterized in that it is configured to latch.
JP508890A 1990-01-12 1990-01-12 Detecting circuit for variation point of binary image Pending JPH03209976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP508890A JPH03209976A (en) 1990-01-12 1990-01-12 Detecting circuit for variation point of binary image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP508890A JPH03209976A (en) 1990-01-12 1990-01-12 Detecting circuit for variation point of binary image

Publications (1)

Publication Number Publication Date
JPH03209976A true JPH03209976A (en) 1991-09-12

Family

ID=11601641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP508890A Pending JPH03209976A (en) 1990-01-12 1990-01-12 Detecting circuit for variation point of binary image

Country Status (1)

Country Link
JP (1) JPH03209976A (en)

Similar Documents

Publication Publication Date Title
JPH03256485A (en) Motion vector detecting circuit
KR930000033B1 (en) Quantification wide adjusting circuits using edge detection
JPH03209976A (en) Detecting circuit for variation point of binary image
JPH05236452A (en) Method and device for detection motion vector
JPH07222161A (en) Circuit and method for detecting motion based on space information
JPH0888855A (en) Method and device for detecting motion vector
JPH0448030B2 (en)
JPH04245866A (en) Encoding device
JP2568658B2 (en) Motion detection circuit
JP2823570B2 (en) Interframe coding apparatus and interframe coding method
JPH0795587A (en) Method for detecting moving vector
JPS6236977A (en) Picture reader
JPH0844844A (en) Object detector
KR100213024B1 (en) Digital noise reduction device by using interpolation
JP3229421B2 (en) Decoding device and encoding / decoding combined device
JP3046313B2 (en) Motion compensation method for interframe coding
JPS63238767A (en) Binary data compression processor
JPS6143078A (en) Processing system of original picture
JPH06292166A (en) Motion decision device
KR920010810B1 (en) Motion detecting circuit and method
JP2930986B2 (en) Moving region extraction method and moving region extraction device
JPH0595544A (en) Method and device for moving amount detection for picture data
JPH10320549A (en) Image filter
JPS6332673A (en) Picture recognizing device
JPH02134548A (en) Pattern inspection