JPH03204208A - Frequency conversion circuit - Google Patents

Frequency conversion circuit

Info

Publication number
JPH03204208A
JPH03204208A JP2000250A JP25090A JPH03204208A JP H03204208 A JPH03204208 A JP H03204208A JP 2000250 A JP2000250 A JP 2000250A JP 25090 A JP25090 A JP 25090A JP H03204208 A JPH03204208 A JP H03204208A
Authority
JP
Japan
Prior art keywords
gate electrode
side gate
fet
electrode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000250A
Other languages
Japanese (ja)
Inventor
Nobuo Shiga
信夫 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2000250A priority Critical patent/JPH03204208A/en
Priority to US07/631,909 priority patent/US5070376A/en
Priority to EP19910100004 priority patent/EP0437194A3/en
Publication of JPH03204208A publication Critical patent/JPH03204208A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To eliminate the need for a separate circuit by employing an FET having a side gate electrode as a nonlinear device, and supplying a converted signal to a gate electrode and a local oscillation signal to the side gate electrode. CONSTITUTION:The threshold voltage of a field effect transistor(FET) 1 is fluctuated depending on a voltage applied to an electrode (side gate electrode) 50 arranged near the gate electrode, but in such a case, the side gate effect is, in turn, utilized positively. That is, a local oscillating signal VOSC is supplied to the side gate electrode 50 to vary the threshold voltage Vth of the FET 1. The drain current of the FET is made intermittent by the local oscillating signal by setting a gate bias voltage Vb to be nearly (Vth1+Vth2)/2 (range of the change is (Vth1 to Vth2) to attain mixing. Thus, no separate circuit is required.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、無線通信もしくは放送システムなどにおい
て用いられる周波数変換回路(ミキサ)に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frequency conversion circuit (mixer) used in wireless communication or broadcasting systems.

〔従来の技術〕[Conventional technology]

この種の回路として従来よりFET (電界効果トラン
ジスタ)の非線形特性を利用したものがある。第3図お
よび第4図にその基本回路構成を示す。第3図はいわゆ
るゲート形ミキサで、被変換信号(RF倍信号周波数f
RF)vRFと局部発振信号(中間周波信号、周波数f
   )v   とをFosc       osc ETのゲートに印加している。これに対し第4図はドレ
イン形ミキサで、局部発振信号V  をドSC レイン側に加えている。
Conventionally, there are circuits of this type that utilize the nonlinear characteristics of FETs (field effect transistors). The basic circuit configuration is shown in FIGS. 3 and 4. Figure 3 shows a so-called gate type mixer, in which the signal to be converted (RF multiplied signal frequency f)
RF) vRF and local oscillation signal (intermediate frequency signal, frequency f
)v is applied to the gate of Fosc osc ET. On the other hand, FIG. 4 shows a drain type mixer in which the local oscillation signal V is applied to the drain side of the drain.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

第3図に示したゲート形ミキサでは、vl?FとvoS
cとを同一の電極(ゲート電極)に印加するため、両者
をアイソレートするための付属回路が必要となる。ミキ
サの場合、■  としてきわめSC て大振幅の信号を用いるため、この分離は容易でない。
In the gate type mixer shown in Fig. 3, vl? F and voS
Since both are applied to the same electrode (gate electrode), an attached circuit is required to isolate both. In the case of a mixer, this separation is not easy because a signal with an extremely large amplitude is used as (1).

特にマイクロ波帯で使用するものにおいては、IC(集
積回路)化が困難であるような複雑な回路を必要とする
ことから、例えば外部にサーキュレータを形成した完全
な分離を図るなどの手段が必要となる。
In particular, products used in the microwave band require complex circuits that are difficult to incorporate into ICs (integrated circuits), so measures such as complete isolation by forming an external circulator are required. becomes.

第4図に示したドレイン形ミキサでは、VRFと■  
との分離は不要であるものの、出力信号O8C ■ をドレインから取り出すため、このV と0   
                         
              0■  とを分離する回
路がやはり必要となる。
In the drain type mixer shown in Figure 4, VRF and ■
Although it is not necessary to separate the output signal O8C from the drain, this V and 0

A circuit that separates 0 and 0 is still required.

SC 〔課題を解決するための手段〕 この発明は、非線形デバイスとして、ゲート電極近傍の
同一半導体基板上にオーミック電極からなるサイドゲー
ト電極を配置したFETを用い、ゲート電極に被変換信
号、サイドゲート電極に局部発振信号を印加するように
したものである。
SC [Means for Solving the Problems] The present invention uses an FET as a nonlinear device in which a side gate electrode made of an ohmic electrode is arranged on the same semiconductor substrate near the gate electrode, A local oscillation signal is applied to the electrode.

〔作用〕[Effect]

FETにおいて、ゲート電極近傍に配置した電極(サイ
ドゲート電極)に印加する電圧V によ8g す、しきい値電圧が第2図に示すように変動する現象が
知られている。このような現象は、例えばFETをIC
化する場合に高密度化の妨げになるものとしてその抑制
がひとつの技術的課題となっているものであるが、ここ
ではこのサイドゲート効果を逆に積極的に利用する。す
なわち、サイドゲート電極に局部発振信号■  を印加
することSC により、FETのしきい値電圧vthを変化させる。
In a FET, it is known that the threshold voltage varies as shown in FIG. 2 depending on the voltage V applied to an electrode (side gate electrode) placed near the gate electrode. This phenomenon can occur, for example, when FETs are
Suppression of this is a technical issue as it hinders high density when increasing the density, but here we will actively utilize this side gate effect on the contrary. That is, by applying the local oscillation signal SC to the side gate electrode, the threshold voltage vth of the FET is changed.

この変化範囲をVthl〜vth2として、ゲートノく
イアスミ圧V をほぼ(vthl+vth2)/2の値
となるように設定すれば、局部発振信号によりFETの
ドレイン電流が断・続されることとなり、ミキシング動
作が行なわれる。
If this change range is set as Vthl to vth2, and the gate insulator pressure V is set to approximately (vthl+vth2)/2, the drain current of the FET will be interrupted and interrupted by the local oscillation signal, and the mixing operation will be controlled. will be carried out.

〔実施例〕〔Example〕

以下、添付図面の第1図を参照してこの発明の一実施例
を説明する。
Hereinafter, one embodiment of the present invention will be described with reference to FIG. 1 of the accompanying drawings.

同図(a)は本実施例のミキサの構成を示す回路図であ
る。同図においてFETIは、後述するようなサイドゲ
ート電極50をもち、ゲート電極(ゲート・ソース間)
に対して被変換信号vRF(周波数fRP)、サイドゲ
ート電極50(サイドゲート・ソース間)に対して局部
発振信号V。s0周波数(f   )がそれぞれ印加さ
れる構成となSC っている。符号2はマツチング回路を示す。FET1の
ゲート電極に入力する被変換信号vRPが非常に周波数
の高い信号である場合、FETIの入力インピーダンス
と整合をとらないと、入力信号は反射されFETIに流
入しない。マツチング回路2はこのための回路である。
FIG. 5A is a circuit diagram showing the configuration of the mixer of this embodiment. In the figure, the FETI has a side gate electrode 50 as described later, and a gate electrode (between the gate and source).
For the converted signal vRF (frequency fRP), for the side gate electrode 50 (between the side gate and source), the local oscillation signal V. The configuration is such that the s0 frequency (f) is applied to each SC. Reference numeral 2 indicates a matching circuit. If the converted signal vRP input to the gate electrode of FET1 is a signal with a very high frequency, the input signal will be reflected and will not flow into the FETI unless it is matched with the input impedance of the FETI. The matching circuit 2 is a circuit for this purpose.

また符号3はアッテネータを示し、局部発振信号V  
が反射されSC てそのまま局部発振器に戻るのを防ぐ。先にも述べたよ
うに、局部発振信号V  としては、例えSe ば+10dBというようなきわめて大きなパワーを用い
ることによりFETIの非線形性を引出す。
Further, reference numeral 3 indicates an attenuator, and the local oscillation signal V
This prevents SC from being reflected and returning to the local oscillator. As mentioned above, the nonlinearity of FETI is brought out by using an extremely large power, for example, +10 dB for Se, as the local oscillation signal V.

コノような大パワーの信号が仮にそのまま局部発振器に
戻ってくると、回路が破壊されかねない。
If a high-power signal like this were to return to the local oscillator intact, the circuit could be destroyed.

そこで例えば−3dBのアッテネータ3を挿入しておけ
ば、往復で一6dBの減衰となる。これはVSWR(電
圧定在波比)では「3」に相当し、発振器側からみて5
0Ωにかなり近くなる。
Therefore, if a -3 dB attenuator 3 is inserted, for example, the round-trip attenuation will be -6 dB. This corresponds to "3" in VSWR (voltage standing wave ratio), which is 5 from the oscillator side.
It becomes quite close to 0Ω.

さらに符号4はフィルタを示す。これはFET1のドレ
イン出力から周波数変換された信号のみを取り出すため
のもので、本実施例のミキサを例えばダウンコンバータ
ーとして用いる場合ならローパスフィルタを使用する。
Further, reference numeral 4 indicates a filter. This is to extract only the frequency-converted signal from the drain output of FET 1, and if the mixer of this embodiment is used as a down converter, for example, a low-pass filter is used.

またFET1のソースは接地されている。Further, the source of FET1 is grounded.

ここで、サイドゲート電極50に局部発振信号vO8e
が印加されることによるFETIのしきい値電圧変化範
囲を■th□〜vth2として、ゲート・ソース間のバ
イアス電圧Vbをほぼ(vthi+vth2)/2の値
に設定しておく。すると、■O8eのレベルによるvt
hの変化により、v b <vthとなるときはFET
Iはしゃ断状態、v b >V となるときは導通状態
となる。つまり、局部h 発振信号V  によりFETIのドレイン電流がSe オン会オフされることとなって、ミキシング動作が行な
える。しかも局部発振信号V  印加されSC るサイドゲート電極50は他から独立した電極であるこ
とから、分離回路は全く不要である。
Here, the local oscillation signal vO8e is applied to the side gate electrode 50.
The bias voltage Vb between the gate and source is set to approximately (vthi+vth2)/2, assuming that the threshold voltage change range of the FETI due to the application of is from ■th□ to vth2. Then, ■vt depending on the level of O8e
When v b <vth due to a change in h, the FET
I is in a cutoff state, and when v b >V, it is in a conduction state. In other words, the drain current of the FETI is turned off by the local h oscillation signal V, so that a mixing operation can be performed. Moreover, since the side gate electrode 50 to which the local oscillation signal V SC is applied is an electrode independent from the others, no separation circuit is required at all.

第1図(b)に、FETIの構造を示す。同図は、各電
極および配線パターン等の平面的な配置のみを示したも
ので、局間絶縁膜などは省略しである。符号10はGa
 Asからなる半絶縁性の基板を示し、基板10の上に
はゲート幅方向に長(為ゲート電極20、ソース電極・
配線層30、ドレイン電極・配線層40およびサイドゲ
ート電極50が配置しである。
FIG. 1(b) shows the structure of the FETI. The figure shows only the planar arrangement of each electrode, wiring pattern, etc., and the interstation insulating film and the like are omitted. Code 10 is Ga
A semi-insulating substrate made of As is shown, and on the substrate 10 are long electrodes (gate electrode 20, source electrode, etc.) extending in the gate width direction.
A wiring layer 30, a drain electrode/wiring layer 40, and a side gate electrode 50 are arranged.

本実施例のFETは低雑音指向のマイクロ波FETであ
り、雑音指数を最小にするため、ゲート電極20は3個
の給電点(A、B、C)において引き出し配線21を通
してゲート入力用端子(パッド)22に接続しである。
The FET of this embodiment is a low-noise oriented microwave FET, and in order to minimize the noise figure, the gate electrode 20 is connected to the gate input terminal ( (pad) 22.

それに対応してサイドゲート電極も、上記各給電点部分
および両端部の計5箇所に分散して配置されている。各
サイドゲート電極50a〜50eは、基板1oに形成し
たn+領領域オーミック接触する金属電極がらなり、ゲ
ート電極2oとの交叉部においては、ゲート電極がサイ
ドゲート電極の上をまたぐようなエアブリッジ構造とす
ることによりゲート容量の低減を図っている。
Correspondingly, the side gate electrodes are also distributed and arranged at a total of five locations, including each of the feed point portions and both ends. Each side gate electrode 50a to 50e is made of a metal electrode that makes ohmic contact with an n+ region formed on the substrate 1o, and has an air bridge structure in which the gate electrode straddles the side gate electrode at the intersection with the gate electrode 2o. By doing so, the gate capacitance is reduced.

ゲート電極20は、図中鎖線で示した活性層11に対し
、ショットキー接合を形成している。
The gate electrode 20 forms a Schottky junction with the active layer 11 indicated by the chain line in the figure.

一方、ソースおよびドレイン電極はゲート電極20の両
側に形成されたn+領領域オーミック接触するように形
成されている。したがってこれらソースおよびドレイン
電極は下層配線層により形成され、コンタクトホールを
介して上層の端子31.41へと接続されている。なお
、サイドゲート電極50の引き出し配線51と交叉する
部分のドレイン配線層、またドレイン配線層と交叉する
部分のソース配線層は、それぞれ上層配線層により形成
されている。
On the other hand, the source and drain electrodes are formed in ohmic contact with n+ regions formed on both sides of the gate electrode 20. Therefore, these source and drain electrodes are formed by the lower wiring layer and are connected to the upper layer terminals 31 and 41 via contact holes. Note that the drain wiring layer in the portion of the side gate electrode 50 that intersects with the lead wiring 51 and the source wiring layer in the portion that intersects with the drain wiring layer are each formed of an upper wiring layer.

ゲート、ドレインおよびサイドゲートの各端子(パッド
)は、例えばカスケードマイクロチック社のマイクロ波
つェハーブローバによってブロービングできるような寸
法に配置され、ネットワークアナライザ等を用いて容易
に回路設計に必要なモデリングが行なえるようにしてあ
り、最高26.5GHzまで可能となっている。
The gate, drain, and side gate terminals (pads) are arranged in dimensions that allow them to be blown with, for example, a microwave wafer blower manufactured by Cascade Microtic, making it easy to perform the modeling necessary for circuit design using a network analyzer, etc. This is possible up to a maximum of 26.5 GHz.

ドレインへの引き出し配線の幅Wは、その特性インピー
ダンスが5oΩとなる大きさ(厚さ100μmのGa 
Asを基板1oとした場合で約70μm)とし、測定系
との整合をとりゃすくしている。またソースの端子31
はグランドに接続されている。
The width W of the lead wiring to the drain is such that its characteristic impedance is 5oΩ (100μm thick Ga
When the substrate 1o is made of As, the thickness is approximately 70 μm), making it difficult to match the measurement system. Also, source terminal 31
is connected to ground.

ここで、サイドゲート入力用端子52と各サイドゲート
電極50a〜50eおよびこれらを接続する引き出し配
線51は、各サイドゲート電極50a〜50eがらサイ
ドゲート入力用端子52までの電気長相互の差が、サイ
ドゲート入力信号として使用する周波数における波長の
4分の1に対して十分無視できる大きさとなるように形
成しである。本実施例では、サイドゲート電極5oはゲ
ート電極20をゲート幅方向中央で2分する中心線に関
して対称形に配置され、サイドゲート電極50aと50
e、50bと50dについては、それぞれサイドゲート
入力用端子52までの電気長は全く等しくなっている。
Here, the difference in electrical length between the side gate input terminal 52, each side gate electrode 50a to 50e, and the lead wiring 51 connecting these, from each side gate electrode 50a to 50e to the side gate input terminal 52 is as follows. It is formed so that it has a sufficiently large size that can be ignored with respect to one-fourth of the wavelength at the frequency used as the side gate input signal. In this embodiment, the side gate electrodes 5o are arranged symmetrically with respect to a center line that bisects the gate electrode 20 at the center in the gate width direction, and the side gate electrodes 50a and 5o
The electrical lengths of terminals e, 50b and 50d to the side gate input terminal 52 are completely equal.

この電気長は両端のサイドゲート電極50a、50eの
場合が最も大きく、中央のサイドゲート電極50cの場
合が最も小さいが、これらの差が本実施例では10GH
zの信号の4分の1波長の10分の1(200μm程度
)以下となるようにしである。
This electrical length is the largest for the side gate electrodes 50a and 50e at both ends, and the smallest for the side gate electrode 50c in the center, but the difference between these is 10GH in this embodiment.
The wavelength is set to be less than 1/10 (about 200 μm) of the 1/4 wavelength of the z signal.

これにより、サイドゲート入力用端子52に印加したマ
イクロ波信号が各サイドゲート電極50a〜50eに到
達したときの位相差を無視できる。したがってサイドゲ
ート電極5oに対し、局部発振信号としてマイクロ波を
印加することが可能である。
Thereby, the phase difference when the microwave signal applied to the side gate input terminal 52 reaches each side gate electrode 50a to 50e can be ignored. Therefore, it is possible to apply microwaves as a local oscillation signal to the side gate electrode 5o.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにこの発明は、非線形デバイスとして
サイドゲート電極を有するFETを用いることにより、
分離回路を必要としない周波数変換回路を構成できる効
果を有する。
As explained above, the present invention uses an FET having a side gate electrode as a nonlinear device.
This has the effect of configuring a frequency conversion circuit that does not require a separation circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)はこの発明の一実施例を示すミキサの回路
図、同図(b)はそれに用いたFETを示す平面図、第
2図はサイドゲート効果を示す図、第3図および第4図
は従来例を示す図である。 1・・・FET、10・・・基板、20・・・ゲート電
極、50・・・サイドゲート電極。
FIG. 1(a) is a circuit diagram of a mixer showing an embodiment of the present invention, FIG. 1(b) is a plan view showing an FET used therein, FIG. 2 is a diagram showing the side gate effect, FIG. FIG. 4 is a diagram showing a conventional example. DESCRIPTION OF SYMBOLS 1... FET, 10... Substrate, 20... Gate electrode, 50... Side gate electrode.

Claims (1)

【特許請求の範囲】[Claims] 非線形デバイスとしてFETを用いた周波数変換回路に
おいて、FETとして、そのゲート電極近傍の同一半導
体基板上にオーミック電極からなるサイドゲート電極を
配置したFETを用い、ゲート電極に被変換信号、サイ
ドゲート電極に局部発振信号をそれぞれ印加してなる周
波数変換回路。
In a frequency conversion circuit using an FET as a nonlinear device, an FET is used in which a side gate electrode made of an ohmic electrode is placed on the same semiconductor substrate near the gate electrode, and the signal to be converted is placed on the gate electrode, and the side gate electrode is placed on the same semiconductor substrate near the gate electrode. Frequency conversion circuit that applies local oscillation signals.
JP2000250A 1990-01-05 1990-01-05 Frequency conversion circuit Pending JPH03204208A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000250A JPH03204208A (en) 1990-01-05 1990-01-05 Frequency conversion circuit
US07/631,909 US5070376A (en) 1990-01-05 1990-12-21 Semiconductor device
EP19910100004 EP0437194A3 (en) 1990-01-05 1991-01-02 Schottky barrier field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000250A JPH03204208A (en) 1990-01-05 1990-01-05 Frequency conversion circuit

Publications (1)

Publication Number Publication Date
JPH03204208A true JPH03204208A (en) 1991-09-05

Family

ID=11468698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000250A Pending JPH03204208A (en) 1990-01-05 1990-01-05 Frequency conversion circuit

Country Status (1)

Country Link
JP (1) JPH03204208A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007247494A (en) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd Diagonal flow blower impeller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007247494A (en) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd Diagonal flow blower impeller

Similar Documents

Publication Publication Date Title
US5081706A (en) Broadband merged switch
JPS63238716A (en) Switching circuit
JPH08130419A (en) Amplifier and receiver and communication equipment with the amplifier
US7339210B2 (en) Compound semiconductor switching circuit device
KR100299900B1 (en) Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel
Sánchez-Pérez et al. Design and large-signal characterization of high-power varactor-based impedance tuners
Vorhaus et al. Monolithic dual-gate GaAs FET digital phase shifter
Chu et al. A 31-GHz monolithic GaAs mixer/preamplifier circuit for receiver applications
Roberts et al. A W-band self-oscillating subharmonic MMIC mixer
JP3630797B2 (en) Semiconductor device
JPH03204208A (en) Frequency conversion circuit
Sholley et al. 118 GHz MMIC radiometer for the (IMAS) integrated multispectral atmospheric sounder
US4621239A (en) Gallium arsenide travelling-wave transistor oscillators for millimeter wave applications
US5070376A (en) Semiconductor device
JP2959004B2 (en) Semiconductor integrated circuit
JP3702189B2 (en) Compound semiconductor switch circuit device
US5274256A (en) Microwave FET
Archer et al. Millimetre-wave bi-directional amplifiers
Siweris et al. Monolithic coplanar 77 GHz balanced HEMT mixer with very small chip size
US4786881A (en) Amplifier with integrated feedback network
Jonsson et al. A new FET frequency multiplier
JPH01273404A (en) High frequency semiconductor device
JPS6349923B2 (en)
US11239798B2 (en) Distribution mixer
Camilleri et al. Monolithic 50 GHz GaAs FET Power Amplifier