JPH03203226A - Semiconductor thin-film forming method - Google Patents

Semiconductor thin-film forming method

Info

Publication number
JPH03203226A
JPH03203226A JP34460689A JP34460689A JPH03203226A JP H03203226 A JPH03203226 A JP H03203226A JP 34460689 A JP34460689 A JP 34460689A JP 34460689 A JP34460689 A JP 34460689A JP H03203226 A JPH03203226 A JP H03203226A
Authority
JP
Japan
Prior art keywords
thin film
compound semiconductor
semiconductor thin
growth chamber
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34460689A
Other languages
Japanese (ja)
Inventor
Yuichi Matsui
松居 祐一
Katsuhiko Narita
成田 克彦
Akimitsu Nakagami
中上 明光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP34460689A priority Critical patent/JPH03203226A/en
Publication of JPH03203226A publication Critical patent/JPH03203226A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent contamination of the surface of a semiconductor thin film due to impurity atoms by forming the semiconductor thin film, forming a specific protection film on the surface, and then carrying it to a second growth chamber. CONSTITUTION:After forming an n-type III-V compound semiconductor thin film for example as a conductive type by the MBE method in a first growth chamber 2, a protection film consisting of a V element constituting this n-type III-V compound semiconductor thin film is formed on the surface, and then it is carried to a second growth chamber 3. Then, a III-V compound semiconductor multilayer structure with a pn junction is formed within the second growth chamber 3 by the MBE method. In that case, by increasing the temperature of the substrate, only the protection film consisting of V elements evaporates along with impurity atoms being adhered during transportation due to high evaporation pressure of the V element and omitted, thus keeping the surface of the n-type III-V compound semiconductor thin film to be clean.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体薄膜形成方法に係り、詳しくは、発
光素子やバイポーラ・トランジスタ等を作製するに際し
て、分子線エピタキシャル成長法を用いてpn接合を有
する■−V族化合物半導体多層構造、及びII−VI族
化合物半導体多層構造をpn接合界面に汚染を生しさせ
ることなく形成するようにした、半導体薄膜形成方法に
関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for forming a semiconductor thin film, and more specifically, when manufacturing a light emitting element, a bipolar transistor, etc., a pn junction is formed using a molecular beam epitaxial growth method. The present invention relates to a method for forming a semiconductor thin film in which a multilayered structure of a group II-V compound semiconductor and a multilayered structure of a group II-VI compound semiconductor are formed without contaminating the pn junction interface.

[従来の技術] 分子線エピタキシャル威、長法(以下、M B E法と
いう)を用いてn型とp型半導体薄膜を積層してpn接
合を有する半導体多層構造を形成する半導体薄膜形成方
法としては、従来より、以下に述べる方法が知られてい
る。
[Prior art] A semiconductor thin film forming method in which a semiconductor multilayer structure having a pn junction is formed by laminating n-type and p-type semiconductor thin films using the molecular beam epitaxial method (hereinafter referred to as MBE method). The following methods are conventionally known.

すなわち、第4図は超高真空に保持される1個の成長室
を備えた分子線エピタキシャル装置(以下、MBE装置
という)の概略構成説明図である(日経エレクトロニク
ス、1983.1.17、Pb0、by直T、Tsan
g)。
That is, FIG. 4 is an explanatory diagram of a schematic configuration of a molecular beam epitaxial apparatus (hereinafter referred to as an MBE apparatus) equipped with one growth chamber maintained in an ultra-high vacuum (Nikkei Electronics, January 17, 1983, Pb0 , by NaoT, Tsan
g).

同図において、51はMBE法を行うための成長室、5
2は基板ホルダー、53は半導体基板、54は■練原料
(例えば、Ga、AI)が収容されたセル、55はV練
原料(例えばAs)が収容されたセル、56はp型不純
物(例えばBe)ソースが収容されたセル、57はn型
不純物(例えばSi)ソースが収容されたセル、54a
〜57aはセルシャッタである。このようなMBE装置
を用いて、超高真空に保持された同−成長室51内で、
原料物質や不純物を各り独立のセルから供給、蒸発させ
て照射することにより、例えば、半導体基板53上にま
ずn型化合物半導体薄膜を形成した後、引き続きp型化
合物半導体fill)IIを形成してpn接合を有する
化合物半導体多層構造を形成するようにしている。
In the figure, 51 is a growth chamber for performing the MBE method;
2 is a substrate holder, 53 is a semiconductor substrate, 54 is a cell containing ■ a raw material (e.g. Ga, AI), 55 is a cell containing a V raw material (e.g. As), 56 is a cell containing a p-type impurity (e.g. Be) a cell in which a source is housed; 57 is a cell in which an n-type impurity (for example, Si) source is housed; 54a;
57a is a cell shutter. Using such an MBE apparatus, in the same growth chamber 51 maintained at an ultra-high vacuum,
For example, an n-type compound semiconductor thin film is first formed on the semiconductor substrate 53, and then a p-type compound semiconductor fill) II is formed by supplying raw materials and impurities from independent cells, evaporating them, and irradiating them. Thus, a compound semiconductor multilayer structure having a pn junction is formed.

この場合、n型化合物半導体薄膜からn型化合物半導体
薄膜への切り換えは、n型不純物用セル57の直前に設
けられたそれまで開いていたセルシャッタ57aを閉じ
、n型不純物用セル56のセルシャッタ56aを開くこ
とにより行われている。セルシャッタ56a、57aが
開いているときは、加熱されて蒸発したn型あるいはp
型不純物原子が供給され薄膜中に取り込まれる。このと
き、蒸発した全ての不純物原子がWi膜中に取り込まれ
るのではなく、はとんどのn型あるいはp型不純物原子
は、基板ホルダー52や成長室51内壁等に付着する。
In this case, switching from an n-type compound semiconductor thin film to an n-type compound semiconductor thin film is achieved by closing the cell shutter 57a that was provided immediately before the n-type impurity cell 57 and closing the cell shutter 57a that was open until then. This is done by opening the shutter 56a. When the cell shutters 56a and 57a are open, heated and evaporated n-type or p-type
Type impurity atoms are supplied and incorporated into the thin film. At this time, not all of the evaporated impurity atoms are incorporated into the Wi film, but most of the n-type or p-type impurity atoms adhere to the substrate holder 52, the inner wall of the growth chamber 51, and the like.

一方、第50は真空−貫プロセスとしてモジュール化さ
れたMBE装置の一例を示す概略構成説明図ある(分子
線エピタキシー技術、著者:高橋清、工業調査会、19
84、Pb0)。MBE装置は、図に示すように、試料
準備室71、移送機構付きの成長室72、移送機構付き
の分析室73、搬送機構付きの搬送室74などにモジュ
ール化されており、これらの準備室71、成長室72、
分析室73がゲートバルブ75を介して搬送室74に連
結され、はぼ同一レベルの超高真空にまで排気される構
成になっている。したがって、成長室を追加することに
より、n型化合物半導体薄膜を形成するための成長室と
、n型化合物半導体薄膜を形成するための成長室とに分
離することができる。このことにより、MBE法によっ
て一方の成長室内にて例えばn型化合物半導体薄膜を形
成し、これを真空中に保持した状態で他方の成長室内に
1般送し、この成長室内にてMBE法によってn型化合
物半導体薄膜を形成させてpn接合を有する化合物半導
体多層構造を形成することが可能となっている。
On the other hand, No. 50 is a schematic configuration explanatory diagram showing an example of an MBE device modularized as a vacuum-through process (Molecular Beam Epitaxy Technology, Author: Kiyoshi Takahashi, Industrial Research Association, 19
84, Pb0). As shown in the figure, the MBE apparatus is modularized into a sample preparation chamber 71, a growth chamber 72 with a transfer mechanism, an analysis chamber 73 with a transfer mechanism, a transfer chamber 74 with a transfer mechanism, etc. These preparation chambers 71, growth chamber 72,
The analysis chamber 73 is connected to the transfer chamber 74 via a gate valve 75, and is evacuated to almost the same level of ultra-high vacuum. Therefore, by adding a growth chamber, it is possible to separate the growth chamber into a growth chamber for forming an n-type compound semiconductor thin film and a growth chamber for forming an n-type compound semiconductor thin film. As a result, an n-type compound semiconductor thin film, for example, is formed in one growth chamber by the MBE method, and this is generally transported into the other growth chamber while being kept in a vacuum, and then the MBE method is performed in this growth chamber. It has become possible to form a compound semiconductor multilayer structure having a pn junction by forming an n-type compound semiconductor thin film.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

− しかしながら、上記の前者の従来技術では、MBE法に
おいて同−成長室内にてn型とp型の不純物が用いられ
るため、基板ホルダーや成長室内壁等に41着している
上記不純物による汚染が問題となっている。すなわち、
例えばn型化合物半導体薄膜を形成する際に、基板ホル
ダーを昇温すると、基板ホルダー近辺に付着していたp
型不純物が再蒸発して戊辰させているn型化合物半導体
薄膜内に取り込まれる。そのため、薄膜の電気特性が劣
化する。つまり、pn接合を有する化合物半導体多層構
造を形成する際に、n型とp型の不純物による相互汚染
の問題が生じている。
- However, in the former conventional technology mentioned above, since n-type and p-type impurities are used in the same growth chamber in the MBE method, contamination by the impurities deposited on the substrate holder, the growth chamber wall, etc. This has become a problem. That is,
For example, when forming an n-type compound semiconductor thin film, when the temperature of the substrate holder is raised, p
Type impurities are re-evaporated and incorporated into the n-type compound semiconductor thin film. Therefore, the electrical properties of the thin film deteriorate. That is, when forming a compound semiconductor multilayer structure having a pn junction, there is a problem of mutual contamination due to n-type and p-type impurities.

これに対して、上記の後者の従来技術によれば、n型不
純物を用いる成長室とp型不純物を用いる成長室とを分
離することが可能であるため、上記の相互汚染の度合い
は大幅に低減される。しかしながら、素子特性の良否を
決定するpn接合界面において薄膜成長が中断されるの
で、このpn接合界面が汚染され易くなり素子特性が劣
化するという問題がある。すなわち、一方の成長室にて
例えばn型化合物半導体薄膜を形成したものをp型化合
物半導体薄膜を形成するための他方の成長室へ搬送する
際に、n型化合物半導体′Ia膜表面が真空中の残留ガ
ス、あるいは成長室内壁からの脱ガス等による不純物原
子(または分子)などによって汚染されるという問題点
がある。
On the other hand, according to the latter conventional technology mentioned above, it is possible to separate the growth chamber using n-type impurities from the growth chamber using p-type impurities, so the degree of mutual contamination mentioned above can be greatly reduced. reduced. However, since the thin film growth is interrupted at the pn junction interface, which determines the quality of the device characteristics, there is a problem that this pn junction interface is easily contaminated and the device characteristics deteriorate. That is, when an n-type compound semiconductor thin film formed in one growth chamber is transferred to the other growth chamber for forming a p-type compound semiconductor thin film, the surface of the n-type compound semiconductor 'Ia film is in vacuum. There is a problem in that the growth chamber is contaminated by residual gas or impurity atoms (or molecules) caused by degassing from the inner wall of the growth chamber.

この発明は、上記のような問題点を解決するためになさ
れたものであって、分子線エピタキシャル成長法を用い
てpn接合を有する■−■族化合物半導体多層構造、及
びpn接合を有するII−VI族化合物半導体多層構造
をpn接合界面に汚染を生しさせることなく形成できる
、半導体薄膜形成方法の提供を目的とする。
The present invention was made to solve the above-mentioned problems, and uses a molecular beam epitaxial growth method to produce a ■-■ group compound semiconductor multilayer structure having a p-n junction, and a II-VI compound semiconductor having a p-n junction. An object of the present invention is to provide a method for forming a semiconductor thin film that can form a group compound semiconductor multilayer structure without causing contamination at the pn junction interface.

〔課題を解決するための手段] 上記の目的を遠戚するために、この発明に係る第1の半
導体薄膜形成方法は、第1の成長室内にて分子線エピタ
キシャル成長法によって半導体基板上に第1の伝導型を
有する化合物半導体薄膜を形成し、これを真空中に保持
した状態で前記第1の成長室とは互いに独立した第2の
成長室内に搬送し、この第2の成長室内にて分子線エピ
タキシャル成長法によって前記第1とは逆の第2の伝導
型を有する化合物半導体薄膜を形成することにより、p
n接合を有する化合物半導体多層構造を形成するように
した半導体薄膜形成力法において、前記第1の成長室内
にて半導体基板上に第1の伝導型を有する■−V族化合
物半導体薄膜を形成し、その直後に前記■−V族化合物
半導体薄膜を構成する■族元素、不純物元素の供給を停
止するとともに■族元素のみを供給することにより、前
記■−V族化族化合物半導膜薄膜上記■族元素からなる
保護膜を形成し、次いで得られたものを前記第2の成長
室内に搬送し、第2の成長室内にて基板温度を昇温する
ことにより前記保護膜のみを脱離させた後、前記■−V
族化合物半導体薄膜表面上に前記第1とは逆の第2の伝
導型を有する■■族化合物半導体薄膜を形成することに
より、pn接合を有する■−V族化合物半導体多層構造
を形成するようにしたことを特徴としている。
[Means for Solving the Problems] In order to achieve the above-mentioned object, a first method for forming a semiconductor thin film according to the present invention includes forming a first semiconductor thin film on a semiconductor substrate by molecular beam epitaxial growth in a first growth chamber. A compound semiconductor thin film having a conductivity type of By forming a compound semiconductor thin film having a second conductivity type opposite to the first conductivity type by a line epitaxial growth method, p
In a semiconductor thin film forming method for forming a compound semiconductor multilayer structure having an n-junction, a -V group compound semiconductor thin film having a first conductivity type is formed on a semiconductor substrate in the first growth chamber. Immediately thereafter, by stopping the supply of the group II elements and impurity elements constituting the ■-V group compound semiconductor thin film, and supplying only the group ■ elements, the above-mentioned ■-V group compound semiconductor thin film is (2) Forming a protective film made of a group element, then transporting the obtained product into the second growth chamber, and increasing the substrate temperature in the second growth chamber to remove only the protective film. After that, the above ■-V
By forming a ■■ group compound semiconductor thin film having a second conductivity type opposite to the first on the surface of the group compound semiconductor thin film, a ■■ group compound semiconductor multilayer structure having a pn junction is formed. It is characterized by what it did.

また、第2の半導体Wi膜形形成法は、上記半導体薄膜
形成方法において、前記第1の成長室内にて半導体基板
上に第1の伝導型を有するII−VI族化合物半導体薄
膜を形成し、その直後に前記II−VI族化合物半導体
薄膜を構成する■族元素、不純物元素の供給を停止する
とともに■族元素のみを供給することにより、前記■−
■族化族化合物半導膜薄膜上記■族元素からなる保i1
膜を形成し、次いで得られたものを前記第2の成長室内
に搬送し、第2の成長室内にて基板温度を昇温すること
により前記保護膜のみを脱離させた後、前記II−VI
族化合物半導体薄膜表面上に前記第1とは逆の第2の伝
導型を有する■−■−■合物半導体薄膜を形成すること
により、pn接合を有するII−VI族化合物半導体多
層構造を形成するようにしたことを特徴としている。
Further, a second semiconductor Wi film type forming method is a semiconductor thin film forming method, in which a II-VI group compound semiconductor thin film having a first conductivity type is formed on the semiconductor substrate in the first growth chamber, Immediately after that, by stopping the supply of the Group II elements and impurity elements constituting the II-VI Group compound semiconductor thin film and supplying only the Group ■ elements, the
■ Group compound semiconductor film thin film I1 consisting of the above Group ■ elements
After forming a film, transporting the obtained product into the second growth chamber, and removing only the protective film by increasing the substrate temperature in the second growth chamber, VI
A II-VI group compound semiconductor multilayer structure having a pn junction is formed by forming a ■-■-■ compound semiconductor thin film having a second conductivity type opposite to the first on the surface of the group compound semiconductor thin film. It is characterized by the fact that it is made to do so.

〔作 用〕[For production]

上記のように構成される第1の半導体薄膜形成方法にお
いては、第1の成長室にてMBE法によって例えば伝導
型としてn型の■−V族化合物半導体薄膜を形成した後
、その表面にこのn型化10− V族化合物半導体薄膜を構成するV族元素からなる保護
膜を形成してから、第2の成長室に搬送するようにした
ので、この半導体薄膜が搬送中に汚染源となる真空中の
残留ガス原子(または分子)などの不純物原子(または
分子)によって汚染されることを防止することができる
In the first method for forming a semiconductor thin film configured as described above, after forming, for example, an n-type conductivity type ■-V group compound semiconductor thin film by the MBE method in the first growth chamber, this N-type conversion 10- Since a protective film made of group V elements constituting the group V compound semiconductor thin film was formed before being transported to the second growth chamber, this semiconductor thin film was exposed to vacuum, which could be a source of contamination during transport. It can prevent contamination by impurity atoms (or molecules) such as residual gas atoms (or molecules) inside.

そして、第2の成長室内にてMBE法によってpn接合
を有する■−■族化合物半導体多層構造を形成する際に
、基板温度を昇温することにより■族元素の蒸気圧が高
いためV族元素からなる保護膜のみがこれに搬送中に付
着していた不純物原子(または分子)とともに蒸発して
脱離する。
When forming a ■-■ group compound semiconductor multilayer structure having a pn junction in the second growth chamber by the MBE method, the substrate temperature is raised to increase the vapor pressure of the group V elements due to the high vapor pressure of the group Only the protective film consisting of this evaporates and leaves along with the impurity atoms (or molecules) attached to it during transportation.

これにより、n型用−V族化合物半導体薄膜の表面は汚
染のない清浄なちとのして維持され、この上にp型組−
■族化合物半導体薄膜を形成することにより、pn接合
界面に汚染を生しさせることな(pn接合を有する■−
V族化合物半導体多層構造を形成し得る。
As a result, the surface of the n-type -V group compound semiconductor thin film is maintained as a clean, uncontaminated surface, and the p-type group -
By forming a thin film of a group compound semiconductor, it is possible to avoid contamination at the p-n junction interface (with a p-n junction).
A group V compound semiconductor multilayer structure can be formed.

同様にして、第2の半導体薄膜形成方法においても、第
1の成長室にて形成された例えばn型の1 11−VI族化合物半導体薄膜表面は、この半導体薄膜
を構成する■族元素からなる保護膜によって搬送中にお
ける不純物原子(または分子)による汚染から保護され
る。そして、第2の成長室内にてMBE法によってpn
接合を有する■−■族化合物半導体多層構造を形成する
際に、基板温度を昇温することにより、蒸気圧の高い■
族からなる保護膜のみがこれに付着していた不純物原子
(または分子)とともに脱離される。これにより、この
上にp型■−■族化合物半導体薄膜を形成することによ
り、汚染のない清浄なpn接合界面を有するII−VI
族化合物半導体多層構造を形成することができる。
Similarly, in the second semiconductor thin film forming method, for example, the surface of the n-type 111-VI group compound semiconductor thin film formed in the first growth chamber is made of group Ⅰ elements constituting this semiconductor thin film. The protective film protects it from contamination by impurity atoms (or molecules) during transport. Then, pn is grown by MBE method in the second growth chamber.
When forming a ■-■ group compound semiconductor multilayer structure with junctions, by increasing the substrate temperature, a high vapor pressure ■
Only the protective film consisting of the group is removed together with the impurity atoms (or molecules) attached to it. By forming a p-type ■-■ group compound semiconductor thin film thereon, a II-VI
A group compound semiconductor multilayer structure can be formed.

〔実施例〕〔Example〕

以下、実施例に基づいてこの発明を説明する。 The present invention will be explained below based on examples.

第1図はこの発明による半導体薄膜形成方法を説明する
ための図、第2図はこの発明による半導体薄膜形成方法
を実施するためのMBE装置の一例を示す概略構成図で
ある。
FIG. 1 is a diagram for explaining the semiconductor thin film forming method according to the present invention, and FIG. 2 is a schematic diagram showing an example of an MBE apparatus for carrying out the semiconductor thin film forming method according to the present invention.

第2図において、図に示す1は試料準備室、22 はMBE法を行うための第1の成長室、2aは第1の成
長室2のゲートバルブ、3はMBE法を行うための第2
の成長室、3aは第2の成長室3のゲートバルブ、4は
搬送機構付きの搬送室(+I送路)である。第1の成長
室2及び第2の成長室3はそれぞれゲートバルブ2a、
3aを介して互いに搬送室4により連結されており、両
成長室2.3及び搬送室4の内部は、はぼ同一レベルの
真空状態に維持される構成になっている。なお、両威長
室2.3の構成は従来と同様である。
In FIG. 2, 1 shown in the figure is a sample preparation chamber, 22 is a first growth chamber for performing the MBE method, 2a is a gate valve of the first growth chamber 2, and 3 is a second growth chamber for performing the MBE method.
3a is a gate valve of the second growth chamber 3, and 4 is a transfer chamber with a transfer mechanism (+I feed path). The first growth chamber 2 and the second growth chamber 3 each have a gate valve 2a,
The growth chambers 2.3 and 4 are connected to each other by a transfer chamber 4 via 3a, and the interiors of both growth chambers 2.3 and transfer chamber 4 are maintained at approximately the same level of vacuum. Note that the configuration of the two grand chambers 2.3 is the same as the conventional one.

次に、上記のようなMBE装置を用いて実施されるこの
発明の第1の半導体薄膜形成方法を、第1図を参照しな
がら、以下に説明する。
Next, the first semiconductor thin film forming method of the present invention, which is carried out using the MBE apparatus as described above, will be explained below with reference to FIG.

■ まず、第1の成長室2(バックグラウンド真空度5
XIO−目TOrr、)において、n型のGaAs基板
5(キャリア密度n = I X 10 ”cm−3)
上に、n型GaAs薄膜6を形成した〔第1図(a)〕
。なお、n型不純物としてはSiを用い、キャリア密度
n−I X 10”cm−3とした。
■ First, the first growth chamber 2 (background vacuum degree 5
XIO-th TOrr, ), an n-type GaAs substrate 5 (carrier density n = I x 10 ”cm-3)
An n-type GaAs thin film 6 was formed on top [Figure 1(a)]
. Note that Si was used as the n-type impurity, and the carrier density was set to n-I x 10'' cm-3.

■ この形成終了直後に、Ga原料セル及びSi原料セ
ルのセルシャッタを閉し、As原料セルのセルシャッタ
のみを開いた状態でAs原子(または分子)を供給し、
基板加熱ヒータ電源をオフにして基板温度を600°C
から室温まで降温させ、n型GaAsfi膜6上にAs
原子(または分子)による保llll7を形成した[第
1図(b)]。その後、As原料セルのセルシャッタを
閉じる。
- Immediately after this formation is completed, the cell shutters of the Ga raw material cell and the Si raw material cell are closed, and As atoms (or molecules) are supplied with only the cell shutter of the As raw material cell open,
Turn off the substrate heating heater power and raise the substrate temperature to 600°C.
The temperature is lowered from to room temperature, and As is deposited on the n-type GaAsfi film 6.
A bond 7 was formed by atoms (or molecules) [Fig. 1(b)]. After that, the cell shutter of the As raw material cell is closed.

■ ゲートバルブ2aを開き、得られたものを搬送室4
を通じて第2の成長室3内に搬送する。この搬送中に、
第1図(C1)の黒丸で示す残留不純ガス等による汚染
の原因となる不純物原子(または分子)が保護膜7表面
に付着することになる。第1図(C2)はこの場合の最
表面の状況を模式的に示した図であって、白丸で示すA
、 s原子(または分子)からなる保護膜7は緻密では
ないが、堆積量がある程度あれば不純物原子(または分
子)とn型GaAsF!膜6表面との接触を防止できる
■ Open the gate valve 2a and transfer the obtained material to the transfer chamber 4.
The sample is transported into the second growth chamber 3 through the tube. During this transportation,
Impurity atoms (or molecules) that cause contamination due to residual impurity gas, etc., indicated by black circles in FIG. 1 (C1), adhere to the surface of the protective film 7. FIG. 1 (C2) is a diagram schematically showing the situation of the outermost surface in this case, and A
The protective film 7 made of , s atoms (or molecules) is not dense, but if there is a certain amount of deposits, it will combine with impurity atoms (or molecules) and n-type GaAsF! Contact with the surface of the membrane 6 can be prevented.

■ 搬送終了後、第2の成長室3(バックグラウンド真
空度は7 X 10−I【Torr、)内の基板ホルダ
ーに上記n型CaAs薄膜6表面に上記保護膜3 4 7が施されたn型GaAs基板5をセットし、ゲートバ
ルブ3aを閉しる。その後、基板温度を室温から400
°C程度に昇温して待機することにより、As原子(ま
たは分子)による保護膜7のみを脱離させた。
(2) After the transfer, the protective film 347 is applied to the surface of the n-type CaAs thin film 6 on the substrate holder in the second growth chamber 3 (background vacuum level is 7×10-I Torr). The molded GaAs substrate 5 is set, and the gate valve 3a is closed. After that, the substrate temperature was increased from room temperature to 400°C.
By raising the temperature to about .degree. C. and waiting, only the protective film 7 made of As atoms (or molecules) was removed.

この場合、保護膜7に付着していた残留不純ガス等によ
る不純物原子(または分子)も同時に脱離させることが
できる〔第1図(d)〕。
In this case, impurity atoms (or molecules) due to residual impurity gas etc. adhering to the protective film 7 can also be removed at the same time [FIG. 1(d)].

■ そして基板温度を600°Cに昇温した後、保護膜
7が取り除かれたn型GaAs薄膜6表面上に、p型不
純物としてBeを用い、p型Ga、、。
(2) After raising the substrate temperature to 600°C, p-type Ga is formed on the surface of the n-type GaAs thin film 6 from which the protective film 7 has been removed using Be as a p-type impurity.

AIo、5AsF4膜8(キャリア密度n=lX108
 c m−3)を形成することにより、pn接合を有す
る■−■族化合物半導体多層構造を形成した[第1図(
e)]。
AIo, 5AsF4 film 8 (carrier density n=lX108
cm-3), a ■-■ group compound semiconductor multilayer structure having a pn junction was formed [Figure 1 (
e)].

その後、上記方法により得られたものを使用して作製し
た発光ダイオード(LED)と、As元素からなる保護
膜を形成することな(搬送しpn接合を形成したものを
使用して作製されたLEDとの電流値に対する発光強度
を比較した。
Thereafter, a light emitting diode (LED) was manufactured using the one obtained by the above method, and an LED was manufactured using the one that was transported and formed a p-n junction without forming a protective film made of As element. The luminescence intensity was compared with respect to the current value.

結果を第3図に示す。同図から、この発明による方法に
よれば、同一電流値に対し発光強度の大きいLEDが得
られることが判る。すなわち、保m膜を形成することな
く搬送を行って作製されたLP、Dにおいては、形成さ
れたpn接合に上記残留不純ガス等の不純物原子による
界面準位が存在し、その結果、電流の一部がこの界面準
位を介して流れることになる。そのため、このような界
面準位を介して流れる電流は発光に寄与しないため、同
じ電流値を流しても発光強度が低くなる。
The results are shown in Figure 3. From the same figure, it can be seen that according to the method according to the present invention, an LED with a large emission intensity can be obtained for the same current value. In other words, in LP and D manufactured by transport without forming an insulation film, there is an interface state due to impurity atoms such as the above-mentioned residual impurity gas in the formed pn junction, and as a result, the current A part of it will flow through this interface state. Therefore, the current flowing through such interface states does not contribute to light emission, so even if the same current value flows, the light emission intensity becomes low.

これに対して、この発明による方法に基づいて作製され
たLEDにおいては、清浄なpn接合界面が得られるの
で、同一電流値に対して発光強度を従来より高めること
ができた。
On the other hand, in the LED manufactured based on the method according to the present invention, a clean pn junction interface can be obtained, so that the light emission intensity can be increased compared to the conventional method for the same current value.

なお、上記実施例では第1の成長室2にてn型の■−V
族化合物半導体El膜を形成し、第2の成長室3にてp
型の■−■族化合物半導体薄膜を形成するようにしたが
、逆に、第1の成長室2にてp型、第2の成長室3にて
n型の■−V族化合物半導体薄膜を形成するようにして
もよい。
In the above embodiment, n-type ■-V is grown in the first growth chamber 2.
A group compound semiconductor El film is formed, and p is grown in the second growth chamber 3.
However, conversely, a p-type ■-V group compound semiconductor thin film was formed in the first growth chamber 2 and an n-type ■-V group compound semiconductor thin film in the second growth chamber 3. It may also be formed.

上記実施例では、GaAs系のpn接合を有する■−V
族化合物半導体多層構造を形成する方法について説明し
たが、この発明による方法は、これに限定されるもので
はなく、例えば、保護膜としてはP元素からなる保護膜
が形成される、InP系、GaP系のpn接合を有する
■−■族化合物半導体多層構造、あるいは保!!膜とし
てはsb元素からなる保護膜が形成される、GaSb系
、InSb系のpn接合を有する■−V族化合物半導体
多層構造の形成にも適用し得る。
In the above embodiment, ■-V having a GaAs-based pn junction
Although the method for forming a group compound semiconductor multilayer structure has been described, the method according to the present invention is not limited thereto. A ■-■ group compound semiconductor multilayer structure with a pn junction of the system, or a ! The present invention can also be applied to the formation of a -V group compound semiconductor multilayer structure having a GaSb-based or InSb-based pn junction, in which a protective film made of the sb element is formed as a film.

また、このような■−■族化合物半導体多層構造を形成
する方法と同様にして、ZnS系、Zn5e系、あるい
はZnTe系のpn接合を有する■−■族化合物半導体
多層構造をpn接合界面が汚染されることなく形成する
ことができる。
In addition, in the same manner as in the method for forming such a ■-■ group compound semiconductor multilayer structure, a ■-■ group compound semiconductor multilayer structure having a ZnS-based, Zn5e-based, or ZnTe-based pn junction can be prepared without contamination at the p-n junction interface. can be formed without being

(発明の効果] 以上説明したように、この発明に係る第1の半導体薄膜
形成方法では、MBE法によって第1の成長室において
例えば伝導型としてn型の■−V族化合物半導体薄膜を
形成した後、その表面にこの■−■族化合物半導体薄膜
を構成する■族元素からなる保護膜を形成してから、こ
れを第2の成長室に搬送するようにしたので、この半導
体薄膜表面が搬送中に残留不純ガスなどによる不純物原
子(または分子)によって汚染されることを保護膜によ
り防止できる。さらに、搬送後、第2の成長室内にてM
BE法によってpn接合を有する■■族化合物半導体多
層構造を形成するにあたり、基板温度を昇温することに
より上記保護膜のみをこれに付着していた上記不純物原
子(または分子)とともに脱離させた後、p型の■−■
族化合物半導体薄膜を形成するようにしたので、汚染の
ない清浄なpn接合界面を有する■−■族化合物半導体
多層構造を形成できる。
(Effects of the Invention) As explained above, in the first semiconductor thin film forming method according to the present invention, a ■-V group compound semiconductor thin film of, for example, n-type conductivity is formed in the first growth chamber by the MBE method. After that, a protective film made of the group II elements constituting the ■-■ group compound semiconductor thin film was formed on the surface, and then this was transported to the second growth chamber, so that the surface of the semiconductor thin film was The protective film can prevent contamination by impurity atoms (or molecules) due to residual impurity gas, etc.Furthermore, after transportation, the M
When forming a multilayer structure of a ■■ group compound semiconductor having a pn junction by the BE method, only the above-mentioned protective film was removed together with the above-mentioned impurity atoms (or molecules) attached to it by increasing the substrate temperature. After that, p-type ■−■
Since a thin film of a group compound semiconductor is formed, it is possible to form a multilayer structure of a group compound semiconductor having a clean pn junction interface without contamination.

また、この発明に係る第2の半導体薄膜形成方法におい
ても、第1の成長室において例えば伝導型としてn型の
II−VI族化合物半導体薄膜を形成した後、その表面
にこのII−VI族化合物半導体薄膜を構成する■族元
素からなる保護膜を形成してから、これを第2の成長室
に搬送するようにした7 =18= ので、上記方法と同様に、汚染のない清浄なpn接合界
面を有する■−■族化合物半導体多層構造を形成するこ
とができる。
Further, in the second semiconductor thin film forming method according to the present invention, after forming a II-VI group compound semiconductor thin film of, for example, n-type conductivity in the first growth chamber, this II-VI group compound semiconductor thin film is deposited on the surface of the thin film. After forming a protective film made of group Ⅰ elements constituting the semiconductor thin film, this is transported to the second growth chamber.7=18= Therefore, in the same way as the above method, a clean pn junction without contamination can be formed. A multilayer structure of a ■-■ group compound semiconductor having an interface can be formed.

これにより、この発明による半導体薄膜形成方法によれ
ば、発光素子やバイポーラ・トランジスタ等の素子特性
を従来より改善でき、その素子特性の向上に寄与するこ
とができる。
As a result, the method for forming a semiconductor thin film according to the present invention can improve the characteristics of a light emitting device, bipolar transistor, etc. compared to the conventional method, and can contribute to improving the device characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明による半導体薄膜形成方法を説明する
ための図、第2図はこの発明による方法を実施するため
のMBE装置の一例を示す概略構成説明図、第3図は第
1の半導体薄膜形成方法に基づいて作製されたLEDの
発光強度特性を示す図、第4図及び第5図は従来の方法
を説明するための図であって、第4図は1個の成長室を
備えたMBE@置の概略構成説明図、第5図はモジュー
ル化されたMBE装置の一例を示す概略構成説明図であ
る。 2・MBE法が行われる第19戒長室、3−MBE法が
行われる第2の成長室、9 3a−−・ゲートバルブ、4−=−搬送室、n型Cya
As基板、6−n型G a A、 s薄膜、As原子に
よる保m膜、 p型Gao、7Alo、+ As薄膜。
FIG. 1 is a diagram for explaining the method for forming a semiconductor thin film according to the present invention, FIG. 2 is a schematic configuration explanatory diagram showing an example of an MBE apparatus for carrying out the method according to the present invention, and FIG. 3 is a diagram for explaining the structure of the first semiconductor film. FIGS. 4 and 5 are diagrams showing the emission intensity characteristics of an LED manufactured based on the thin film forming method, and are diagrams for explaining the conventional method, and FIG. FIG. 5 is a schematic diagram illustrating an example of a modularized MBE device. 2. The 19th Kaicho room where the MBE method is carried out, 3- The second growth chamber where the MBE method is carried out, 9 3a--Gate valve, 4-=-Transfer chamber, n-type Cya
As substrate, 6-n-type GaA, s thin film, protective film made of As atoms, p-type Gao, 7Alo, +As thin film.

Claims (2)

【特許請求の範囲】[Claims] (1)第1の成長室内にて分子線エピタキシャル成長法
によって半導体基板上に第1の伝導型を有する化合物半
導体薄膜を形成し、これを真空中に保持した状態で前記
第1の成長室とは互いに独立した第2の成長室内に搬送
し、この第2の成長室内にて分子線エピタキシャル成長
法によって前記第1とは逆の第2の伝導型を有する化合
物半導体薄膜を形成することにより、pn接合を有する
化合物半導体多層構造を形成するようにした半導体薄膜
形成方法において、 前記第1の成長室内にて半導体基板上に第1の伝導型を
有するIII−V族化合物半導体薄膜を形成し、その直後
に前記III−V族化合物半導体薄膜を構成するIII族元素
、不純物元素の供給を停止するとともにV族元素のみを
供給することにより、前記III−V族化合物半導体薄膜
上に前記V族元素からなる保護膜を形成し、次いで得ら
れたものを前記第2の成長室内に搬送し、第2の成長室
内にて基板温度を昇温することにより前記保護膜のみを
脱離させた後、前記III−V族化合物半導体薄膜表面上
に前記第1とは逆の第2の伝導型を有するIII−V族化
合物半導体薄膜を形成することにより、pn接合を有す
るIII−V族化合物半導体多層構造を形成するようにし
たことを特徴とする半導体薄膜形成方法。
(1) A compound semiconductor thin film having a first conductivity type is formed on a semiconductor substrate by molecular beam epitaxial growth in a first growth chamber, and this is kept in a vacuum. A pn junction is formed by transporting the compound semiconductor thin film into a second growth chamber independent of each other, and forming a compound semiconductor thin film having a second conductivity type opposite to the first one by molecular beam epitaxial growth in the second growth chamber. In the semiconductor thin film forming method for forming a compound semiconductor multilayer structure having By stopping the supply of the Group III elements and impurity elements constituting the Group III-V compound semiconductor thin film and supplying only the Group V elements, the Group V element is formed on the Group III-V compound semiconductor thin film. After forming a protective film, transporting the obtained product into the second growth chamber, and removing only the protective film by increasing the substrate temperature in the second growth chamber, the third - A III-V compound semiconductor multilayer structure having a pn junction is formed by forming a III-V compound semiconductor thin film having a second conductivity type opposite to the first on the surface of the V group compound semiconductor thin film. A method for forming a semiconductor thin film, characterized in that:
(2)第1の成長室内にて分子線エピタキシャル成長法
によって半導体基板上に第1の伝導型を有する化合物半
導体薄膜を形成し、これを真空中に保持した状態で前記
第1の成長室とは互いに独立した第2の成長室内に搬送
し、この第2の成長室内にて分子線エピタキシャル成長
法によって前記第1とは逆の第2の伝導型を有する化合
物半導体薄膜を形成することにより、pn接合を有する
化合物半導体多層構造を形成するようにした半導体薄膜
形成方法において、 前記第1の成長室内にて半導体基板上に第1の伝導型を
有するII−VI族化合物半導体薄膜を形成し、その直後に
前記II−VI族化合物半導体薄膜を構成するII族元素、不
純物元素の供給を停止するとともにVI族元素のみを供給
することにより、前記II−VI族化合物半導体薄膜上に前
記VI族元素からなる保護膜を形成し、次いで得られたも
のを前記第2の成長室内に搬送し、第2の成長室内にて
基板温度を昇温することにより前記保護膜のみを脱離さ
せた後、前記II−VI族化合物半導体薄膜表面上に前記第
1とは逆の第2の伝導型を有するII−VI族化合物半導体
薄膜を形成することにより、pn接合を有するII−VI族
化合物半導体多層構造を形成するようにしたことを特徴
とする半導体薄膜形成方法。
(2) A compound semiconductor thin film having a first conductivity type is formed on a semiconductor substrate by molecular beam epitaxial growth in a first growth chamber, and the first growth chamber is kept in a vacuum state. A pn junction is formed by transporting the compound semiconductor thin film into a second growth chamber independent of each other, and forming a compound semiconductor thin film having a second conductivity type opposite to the first one by molecular beam epitaxial growth in the second growth chamber. In a semiconductor thin film forming method for forming a compound semiconductor multilayer structure having a first conductivity type, a group II-VI compound semiconductor thin film having a first conductivity type is formed on a semiconductor substrate in the first growth chamber, and immediately thereafter By stopping the supply of the Group II elements and impurity elements constituting the Group II-VI compound semiconductor thin film and supplying only the Group VI elements, the Group VI element is formed on the Group II-VI compound semiconductor thin film. A protective film is formed, and then the obtained product is transported into the second growth chamber, and only the protective film is removed by increasing the substrate temperature in the second growth chamber, and then the II - Forming a II-VI compound semiconductor multilayer structure having a pn junction by forming a II-VI compound semiconductor thin film having a second conductivity type opposite to the first on the surface of the VI group compound semiconductor thin film. A method for forming a semiconductor thin film, characterized in that:
JP34460689A 1989-12-28 1989-12-28 Semiconductor thin-film forming method Pending JPH03203226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34460689A JPH03203226A (en) 1989-12-28 1989-12-28 Semiconductor thin-film forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34460689A JPH03203226A (en) 1989-12-28 1989-12-28 Semiconductor thin-film forming method

Publications (1)

Publication Number Publication Date
JPH03203226A true JPH03203226A (en) 1991-09-04

Family

ID=18370574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34460689A Pending JPH03203226A (en) 1989-12-28 1989-12-28 Semiconductor thin-film forming method

Country Status (1)

Country Link
JP (1) JPH03203226A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006038567A1 (en) * 2004-10-01 2006-04-13 Waseda University METHOD FOR PRODUCING P-TYPE Ga2O3 FILM AND METHOD FOR PRODUCING PN JUNCTION-TYPE Ga2O3 FILM
JP2012513107A (en) * 2008-12-20 2012-06-07 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ Optoelectronic semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006038567A1 (en) * 2004-10-01 2006-04-13 Waseda University METHOD FOR PRODUCING P-TYPE Ga2O3 FILM AND METHOD FOR PRODUCING PN JUNCTION-TYPE Ga2O3 FILM
JP2006108263A (en) * 2004-10-01 2006-04-20 Univ Waseda MANUFACTURING METHODS OF P TYPE Ga2O3 FILM AND PN JUNCTION Ga2O3 FILM
JP2012513107A (en) * 2008-12-20 2012-06-07 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ Optoelectronic semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US4662981A (en) Method and apparatus for forming crystalline films of compounds
US6624441B2 (en) Homoepitaxial layers of p-type zinc oxide and the fabrication thereof
US5399206A (en) Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates
KR101687595B1 (en) Film forming method of nitride semiconductor layer and manufacturing method of semiconductor device
FR2701599A1 (en) Method of growing a composite semiconductor
JP3492551B2 (en) P-type II-VI compound semiconductor crystal, method for growing the same, and semiconductor device using the same
JPH0152910B2 (en)
Furukawa et al. Monolithic implementation of elemental devices for optoelectronic integrated circuit in lattice-matched Si/III–V–N alloy layers
TWI541863B (en) Methods of forming dilute nitride materials for use in photoactive devices and related structures
US20110297215A1 (en) Manufacturing method and apparatus for a copper indium gallium diselenide solar cell
JPH03203226A (en) Semiconductor thin-film forming method
US7494546B1 (en) Method of growing insulating, semiconducting, and conducting group III-nitride thin films and coatings, and use as radiation hard coatings for electronics and optoelectronic devices
JP2642096B2 (en) Method of forming compound semiconductor thin film
JP2939495B2 (en) Semiconductor surface treatment method
EP3332418A1 (en) Structure for relaxed sige buffers including method and apparatus for forming
FR2582023A1 (en) METHOD FOR DEVELOPING A FILM OF A MONOCRYSTAL GAAS IN THE FORM OF A SINGLE MOLECULAR LAYER
Albin et al. Fabrication and use of large-grain templates for epitaxial deposition of semiconductor materials
JPH07254754A (en) Semiconductor light emitting element and its manufacture
JPS62216222A (en) Vapor growth apparatus with ion doping mechanism
JPH03218620A (en) Crustal growth method
JPH04273173A (en) Semiconductor device and method of manufacturing the same
JPH05206028A (en) Method of growing semiconductor crystal
JPS62271438A (en) Semiconductor device and manufacture thereof
Fujita Growth and Characterization of ZnO-based Thin Films
JPH07221348A (en) Electrode and its manufacture