JPH0320028A - 半導体素子の断面形成方法 - Google Patents

半導体素子の断面形成方法

Info

Publication number
JPH0320028A
JPH0320028A JP15538589A JP15538589A JPH0320028A JP H0320028 A JPH0320028 A JP H0320028A JP 15538589 A JP15538589 A JP 15538589A JP 15538589 A JP15538589 A JP 15538589A JP H0320028 A JPH0320028 A JP H0320028A
Authority
JP
Japan
Prior art keywords
polishing
jig
semiconductor element
semiconductor
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15538589A
Other languages
English (en)
Inventor
Hideo Miyagi
宮城 秀雄
Shuichi Yamamoto
秀一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15538589A priority Critical patent/JPH0320028A/ja
Publication of JPH0320028A publication Critical patent/JPH0320028A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体素子の断面の形成方法に関するもので
ある。
従来の技術 従来、半導体素子の断面を形成する方法として、偶然的
に目的の断面を作る方法、樹脂に埋込んで研磨する方法
、又、半導体素子のみを研磨して断面を作る方法等があ
る。特に、半導体素子の不純物拡散層で代表される深さ
方向の解析方法としては、『角度研磨』と称される断面
形成方法がある。この『角度研磨』は、微小な深さ方向
の領域が所定角度によって拡大されて,その測定,解析
が容易になり、その精度を高めること、さらに、樹脂埋
込法等と比較して、断面形戒の作業性がすぐれているこ
と等の利点から、完威半導体素子の解析から拡散工程の
管理、解析等に広く用いられている断面形成方法である
第2図,第3図を用いて、この「角度研磨法」を説明す
る。角度研磨による寸法の拡大の原理を示す図を第2図
に示している。半導体素子1が基板n型1a中へ一表面
よりp型不純物拡散層1bが形成されている時、その拡
散深さaを測定しようとする。この場合、その形成断面
を拡散表面とθなる角度をもって形成するとその形成断
面上で観測できる拡散寸法dから、求める拡散深さaは
次の関係で求められる。
a=dXs inθ 又、d=a+sinθ又、 d=
a+sinθ− =aXK   (Kミ1/sinθ〉 すなわち、θが小さいほど拡大係数Kは大きくなり、微
小寸法が測定しやすくなる。一方、θを小さくするほど
その角度誤差を大きくするので、一般的には、K=5(
θ=11゜32’).K=10(θ=5゜44’),K
=15 (θ=3゜49’),K=20 {θ=2゜5
2゛}等が用いられる。
次に、『角度研磨法」の実際は、第3図に示すように解
析しようとする半導体素子1は、所定の角度θを設けた
研磨内治具2に接着剤3たとえば松ヤニで加熱接着され
、研磨外治具4に挿入されて、ガラス板5上で水等で溶
かされた研磨剤6たとえば酸化アルミニウムパウダーに
よって、人の手による治具の移動、回転によって研磨さ
れる。
所定の断面位置まで研磨の後は、研磨内治具2から研磨
済の半導体素子を取り外して、適宜な方法で洗滌の後、
ステイン法で代表される着色法で着色一広くはHF液法
でP型不純物領域に着色させて、その断面状態が解析で
きる。
発明が解決しようとする課題 このような従来の『角度研磨法」では、解析すべき貴重
な半導体素子の微小な面積で、研磨内治具の荷重と研磨
時の横方向の応力を受けることになり、半導体素子が研
磨内治具より外れたり、カケ,クラック,ワレさらには
破壊してしまうという問題があった。
本発明は、このような問題点の解決を図るもので、貴重
な半導体素子の断面形成を確実にできる方法を提供する
ものである。
すなわち、研磨は、研磨剤がガラス板と半導体素子との
間に介在して、それらに研磨内治具の荷重を加えて、研
磨治具を移動させることで進行するしかし研磨初期には
、大変微小な研磨面積が研磨治具荷重と研磨による横方
向や水平回転の応力をうけることになる。
課題を解決するための手段 これらの問題点を解決するために本発明は、微小面積に
大きな治具荷重が加わらないよう、又、研磨時の横方向
の応力が加わらないように、研磨すべき半導体素子以外
に、同一材質の半導体片を同一研磨治具面に並置接着さ
せて、同時に研磨するものである。
作用 この方法によって、研磨,解析すべき貴重な半導体素子
が、研磨治具より外れたり、カケ,クラック,ワレさら
には破壊してしまうことを防止できる。
実施例 本発明の実施例を、第1図を用いて説明する。
研磨,解析すべき半導体素子1は、1鴫角0.2厚のシ
リコントランジスタで,この半導体素子1と同じサイズ
の半導体片7a,7bを、研磨内治具2の所定傾斜面2
aに、松ヤニを接着剤3として加熱接着させた。これら
3個の試料の接着は、先ず半導体片2個を接着のあと、
研磨,解析すべき半導体素子1を接着する方が、その初
期断面形威の位置精度を上げることができる。次いで、
試料が接着された研磨内治具2と研磨外治具4に挿入し
て、従来の研磨方法と同様にガラス板5,研磨剤6によ
って研磨をする。所期の断面形戒まで4分45秒を要し
たが、従来の形成法に比べて45秒多く要しただけであ
った。本実施例では、従来、その研磨には高度な慎重さ
を要したが、容易で確実に研磨ができた。
半導体片7a,7bは、研磨,解析すべき半導体素子の
大きさに照らして適宜決定すればよいが、大むね、半導
体素子1の一辺長の0.5〜2倍が適当である。半導体
片があまりに小さいと、本発明の目的を果たさず、カケ
やクラック等の発生をみ、大きすぎると、研磨に長時間
を要することになる。
本実施例では、研磨内治具2の荷重は300gあり、従
来の断面研磨法であると、供試トランジスタだけでその
治具荷重を受けることになり、研磨開始時には、(半導
体素子辺長×半導体素子厚み)の面積で荷重を受けると
仮定すると、300b/cjもの荷重圧となるが、本発
明では、100kg / cjと1/3になる。これに
より、半導体素子1への過大なストレスが軽減されるこ
とで、角度研磨による断面形威は確実に、容易に得るこ
とができる。
発明の効果 以上、実施例でも示したように、本発明によれば解析す
べき貴重な半導体素子の断面角度研磨が、容易にかつ確
実に行える。
尚、本発明ではシリコン半導体素子を例に挙げたが、他
の材質、例えばG2As等でも、その並置する半導体片
を同一材質にすることで、シリコン半導体の場合と同様
に,容易で確実な断面角度研磨が行える。
又、並置する半導体片は研磨,解析すべき半導体素子の
両側に1片ずつ並置するのがよいが、研磨方法たとえば
、回転ガラス板による研磨法等では、1片でもよい。
【図面の簡単な説明】
第1図は本発明の実施例による断面形成方法を示す断面
図、第2図は角度研磨による寸法の拡大の原理を示す正
面図、第3図は従来の角度研磨による断面形威方法を示
す断面図である。 1・・・・・・半導体素子、2・・・・・・研磨内治具
、3・・・・・・接着剤、4・・・・・・研磨外治具、
5・・・・・・ガラス板、6・・・・・・研磨剤、?a
,7b・・・・・・半導体片。

Claims (1)

    【特許請求の範囲】
  1. 断面形成すべき半導体素子以外に、少くとも1個の同一
    材質の半導体片を同一面に並置して、研磨することを特
    徴とする半導体素子の断面形成方法。
JP15538589A 1989-06-16 1989-06-16 半導体素子の断面形成方法 Pending JPH0320028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15538589A JPH0320028A (ja) 1989-06-16 1989-06-16 半導体素子の断面形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15538589A JPH0320028A (ja) 1989-06-16 1989-06-16 半導体素子の断面形成方法

Publications (1)

Publication Number Publication Date
JPH0320028A true JPH0320028A (ja) 1991-01-29

Family

ID=15604795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15538589A Pending JPH0320028A (ja) 1989-06-16 1989-06-16 半導体素子の断面形成方法

Country Status (1)

Country Link
JP (1) JPH0320028A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012176608A1 (ja) * 2011-06-23 2015-02-23 旭硝子株式会社 積層体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012176608A1 (ja) * 2011-06-23 2015-02-23 旭硝子株式会社 積層体の製造方法

Similar Documents

Publication Publication Date Title
US7052934B2 (en) Fabrication method of semiconductor device
KR100691034B1 (ko) 다이싱 방법, 집적 회로 소자의 검사 방법, 기판 유지장치 및 점착 필름
US6791197B1 (en) Reducing layer separation and cracking in semiconductor devices
WO1997031392A1 (en) High speed diamond-based machining of silicon semiconductor die in wafer and packaged form for backside emission microscope detection
JPH0320028A (ja) 半導体素子の断面形成方法
US6630369B2 (en) Sample preparation apparatus and method
JP2846973B2 (ja) 接合ウェーハの接合強度測定方法
JPS60154639A (ja) ダイシング方法及び装置
JPH0692927B2 (ja) 微小領域断面観察用試料作成法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JPS6130737B2 (ja)
JPS58155168A (ja) ポリシング用セラミツク定盤の固定装置
JPS61149316A (ja) 圧力センサウエハの切断方法
JP3324418B2 (ja) 半導体装置の製造方法
JPH0661203A (ja) 半導体ウェハの研磨方法
KR20060036574A (ko) 투과전자현미경용 시편 및 투과전자현미경용 시편의 제조방법
WO2022227339A1 (zh) 晶圆研磨方法及晶圆失效分析方法
KR100247807B1 (ko) 웨이퍼 분석용 시편 및 그 제작방법
JPH02105405A (ja) 半導体装置
JP2542446B2 (ja) 半導体チップの整列装置
KR100588639B1 (ko) 웨이퍼 테스트용 투과 전자 현미경 시편 제작 방법
JPH03274437A (ja) 電子顕微鏡用試料作製方法
JP2003229395A (ja) 半導体デバイスの加工方法
JP2002055030A (ja) 半導体装置の解析方法
US6472235B1 (en) Apparatus and method for preparing backside-ground wafers for testing