JPH0319037A - Control system for task execution time - Google Patents

Control system for task execution time

Info

Publication number
JPH0319037A
JPH0319037A JP15419189A JP15419189A JPH0319037A JP H0319037 A JPH0319037 A JP H0319037A JP 15419189 A JP15419189 A JP 15419189A JP 15419189 A JP15419189 A JP 15419189A JP H0319037 A JPH0319037 A JP H0319037A
Authority
JP
Japan
Prior art keywords
task
processor
execution time
task execution
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15419189A
Other languages
Japanese (ja)
Inventor
Takako Mori
毛利 孝子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Solution Innovators Ltd filed Critical NEC Solution Innovators Ltd
Priority to JP15419189A priority Critical patent/JPH0319037A/en
Publication of JPH0319037A publication Critical patent/JPH0319037A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To control the task execution time by transferring the remaining task execution time between the processor groups when a procedure is called and sent out between processor groups. CONSTITUTION:The remaining task execution time is set at a task control block 12 corresponding to a control processor group 4 set at the reception side of the inter-processor communication. Thus the remaining task execution time can be transferred between both control processor groups 3 and 4. The remaining task execution time is stored when a procedure is carried out at the group 4 of the reception side and then decreased by a timer function. Thus the task execution time is controlled so that the total task execution time never exceeds the limit processor using time allowed to a relevant task.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタスク実行時間制御方式に関し、特に10セッ
サ間通信(プロセッサグループ(同一タイプのプc1セ
ッサ1台以上から構成されるグループ)間で行われる通
信)機能を持−つ密結合型゛フルチプロセソザシステム
においてタイプの異なる複数のプロセッサグループ1;
で遣っのタスクが実行される場合のタスク実行時間制御
n方式に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a task execution time control system, and in particular, communication between 10 processors (a group consisting of one or more processors of the same type). A plurality of processor groups 1 of different types in a tightly coupled "multi-processor system" having a communication function to be carried out;
This invention relates to a task execution time control method when multiple tasks are executed.

〔従来の技術〕[Conventional technology]

従来、この種のタスク実行時B31制御方式は、りスフ
に与えられたプロセッサ使用制限時間をタスク実行制限
時間としてタスク実行開始前に各プロセッサグループ用
のタスク制御ブロック(各プロセッサグループに対応す
るタスク制御nブロック)内に設定し、プロセッサグル
ープ毎に備えられているタスク実行時間制御機能(設定
されたタスク実行制限時間をタイマ機能により滅してい
く機能等)により自プロセッサグループ内の閉した範囲
でタスク実行時間の管理(制御)を行っていた。
Conventionally, in this type of task execution time B31 control method, the task control block for each processor group (the task corresponding to each processor group Control n block), and the task execution time control function provided for each processor group (such as a function that uses a timer function to extinguish the set task execution time limit) allows the task to be executed within a closed range within its own processor group. Managed (controlled) task execution time.

この管理においては、タスク実行開始前に設定されたタ
スク実行制限時間が1つのプロセッサグループで使い果
たされた時点で、当該タスクの実行が打ち切られていた
In this management, when the task execution time limit set before the start of task execution is exhausted in one processor group, execution of the task is terminated.

従来の技術に関する文献としては、例えば「日本電気株
式会社 SXソフトウェア 5xcp解説書 (CDA
II−3)  62〜63ページ」がある。
As for literature related to conventional technology, for example, “NEC Corporation SX Software 5xCP Manual (CDA
II-3) pages 62-63.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のタスク実行時間制御1方式では、プロセ
ッサグループ毎に備えられているタスク実行時間制御機
能により自プロセッサグループ内の閉じた範囲でタスク
実行時間の管理が行われており、タスクに与えられたプ
ロセッサ使用制限時間が各プロセッサグループにおける
タスク実行制限時間として設定されているので、タスク
の総実行時間がそのタスクに与えられたプロセ、す使用
制限時間を越えているにもかかわらず、同一プロセッサ
グループ内でのタスク実行時間がプロセッサ使用制限時
間を越えない限りタスクの実行を打ち切ることができな
いという欠点がある。
In the conventional task execution time control method 1 described above, task execution time is managed within a closed range within the own processor group by the task execution time control function provided for each processor group. The processor usage limit given to the task is set as the task execution time limit for each processor group. There is a drawback that the execution of a task cannot be terminated unless the task execution time within the group exceeds the processor usage limit.

本発明の目的は、上述の点に鑑み、タスクの総実行時間
がそのタスクに与えられたプロセンサ使用制限時間を越
えることがないようにタスク実行時間の制御を行うこと
ができるタスク実行時間制御方式を提供することにある
In view of the above-mentioned points, an object of the present invention is to provide a task execution time control method that can control task execution time so that the total execution time of a task does not exceed the pro sensor usage time limit given to the task. Our goal is to provide the following.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のタスク実行時間制御方式は、タイプの異なる複
数のプロセッサグループにより構成され複数のプロセッ
サグループ上で実行されるタスクをプロセッサグループ
毎に制御するためのタスク制御ブロックをプロセッサグ
ループ毎に有しプロセッサ間通信機能を持つ密結合型マ
ルチプロセッサシステムにおける複数のプロセッサグル
ープ上で実行される1つのタスクの実行時間の制御を行
うタスク実行時間制御方式において、当該タスクの実行
に係るプロセッサ間通信が行われる場合にプロセッサグ
ループ相互間で当該タスクのタスク実行残り時間の授受
を行うためにそのタスク実行残り時間をプロセッサ間通
信の受信側のプロセッサグループに対応するタスク制御
1ブロックに設定するプロセッサ間通信の送信側のプロ
セッサグループ内のプロセッサ間通信手段と、このプロ
セッサ間通信手段によりプロセッサ間通信の受信側のプ
ロセッサグループに対応するタスク制御ブロックに設定
されたタスク実行残り時間を当該タスクを構成する当該
受信側のプロセッサグループにおけるプロシジャの実行
時に格納しそのタスク実行残り時間をタイマ機能により
減していく当該受信側のプロセッサグループ内のタイマ
レジスタとを有する。
The task execution time control method of the present invention includes a task control block for each processor group, which is configured of a plurality of processor groups of different types, and for controlling tasks executed on the plurality of processor groups for each processor group. In a task execution time control method that controls the execution time of one task executed on multiple processor groups in a tightly coupled multiprocessor system with an inter-processor communication function, inter-processor communication related to the execution of the task is performed. In this case, in order to exchange the remaining task execution time of the task between processor groups, the remaining task execution time is set in one task control block corresponding to the processor group on the receiving side of the inter-processor communication. The remaining task execution time set in the task control block corresponding to the inter-processor communication means in the processor group on the side and the processor group on the receiving side of the inter-processor communication by this inter-processor communication means on the receiving side that constitutes the task. and a timer register in the processor group on the receiving side, which is stored when a procedure is executed in the processor group on the receiving side and decrements the remaining time for executing the task by a timer function.

〔作用〕[Effect]

本発明のタスク実行時間制御方式では、プロセッサ間通
信の送信側のプロセッサグループ内のプロセッサ間通信
手段があるタスクの実行に係るプロセッサ間通信が行わ
れる場合にプロセッサグループ相互間で当該タスクのタ
スク実行残り時間の授受を行うためにそのタスク実行残
り時間をプロセッサ間通信の受信側のプロセッサグルー
プに対応するタスク制御nブロックに設定し、プロセッ
サ間通信の受信側のプロセッサグループ内のタイマレジ
スタがプロセッサ間通信手段により当該骨(を側のプロ
セッサグループに対応するタスク制御ブロックに設定さ
れたタスク実行残り時間を当該タスクを構成する当該受
信側のプロセッサグループにおけるプロシジャの実行時
に格納しそのタスク実行残り時間をタイマ機能により滅
していく。
In the task execution time control method of the present invention, when inter-processor communication related to the execution of a task is performed by the inter-processor communication means in the processor group on the sending side of the inter-processor communication, the task execution of the task is performed between the processor groups. In order to exchange the remaining time, the remaining execution time of the task is set in the task control n block corresponding to the processor group on the receiving side of inter-processor communication, and the timer register in the processor group on the receiving side of inter-processor communication is The communication means stores the remaining task execution time set in the task control block corresponding to the processor group on the side (when the procedure is executed in the processor group on the receiving side that constitutes the task), and stores the remaining task execution time set in the task control block corresponding to the processor group on the side It will disappear due to the timer function.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は、本発明のタスク実行時間制御方式の一実施例
が適用される密結合型マルチプロセノサシステムの構成
を示すブロック図である。この密結合型マルチプロセッ
サシステムは、主記憶装置1と、科学演算処理装置2と
、補助記憶装置6に対する入出力の制御を行う入出力処
理装置5と、プログラムやデータ等が記憶されている補
助記憶装置6とを含んで構成されている。
FIG. 1 is a block diagram showing the configuration of a tightly coupled multiprocessor system to which an embodiment of the task execution time control method of the present invention is applied. This tightly coupled multiprocessor system consists of a main storage device 1, a scientific processing device 2, an input/output processing device 5 that controls input/output to and from an auxiliary storage device 6, and an auxiliary storage device in which programs, data, etc. are stored. It is configured to include a storage device 6.

主記憶装置lは、制?11プロセッサグループ3上での
タスク(あるいは、タスクを構成するプロシジャ)の実
行を制御するためのタスク制御nプロ。
Is the main memory device l? 11 a task control n program for controlling the execution of tasks (or procedures constituting tasks) on processor group 3;

りであるCP (Control  Processo
r)用タスク制御ブロック11 (タスク実行残り時間
領域111およびAP (ArithmeticPro
cessor)用タスク制御プロ・ツクポインタ112
を含んでいる)と、演算プロセッサグループ4上でのタ
スク(あるいは、タスクを構成するプロシジャ)の実行
を制御するためのタスクIt ′4′nブロックである
AP用タスク制御3Iブロック12(タスク実行残り時
間領域121およびCP用タスク制御Bブロックポイン
タ122を含んでいる)と、プロセッサ間通信時の通信
データ(rCALLJやrRETURNJ等の通信コマ
ンドと当該プロセッサ間通イ3に係るタスクのタスク識
別番号とを含んでいる)を−時的に格納する通信データ
領域13 (通信コマンド領域131およびタスク識別
番号領域132を含んでいる)とを含んで構成されてい
る。
Control Processor
r) task control block 11 (task execution remaining time area 111 and AP (ArithmeticPro
task control pointer 112 for
) and the AP task control 3I block 12 (task execution (including the remaining time area 121 and the CP task control B block pointer 122), communication data during inter-processor communication (communication commands such as rCALLJ and rRETURNJ, and the task identification number of the task related to the inter-processor communication 3). - a communication data area 13 (including a communication command area 131 and a task identification number area 132) for temporarily storing information.

科学演算処理装置2は、プロセッサ間通信機能を持ち通
常のオペレーティングシステムの持つ機能を遂行する制
御プロセッサグループ3と、プロセッサ間通信機能を持
ち高速科学演lγを遂行する演算プロセッサグループ4
と、制御プロセッサグループ3と演算プロセッサグルー
プ4との間の通信信号(処理(プロシジャ)の呼出し/
退出を示す信号や呼出し/退出に伴うパラメータ等)の
授受を可能にする信号綿20とを含んで構成されている
The scientific processing unit 2 includes a control processor group 3 that has an inter-processor communication function and performs the functions of a normal operating system, and an arithmetic processor group 4 that has an inter-processor communication function and performs high-speed scientific operations lγ.
and communication signals (processing (procedure) calling/
It is configured to include a signal wire 20 that enables the exchange of signals (signals indicating exit, parameters associated with calling/leaving, etc.).

制御プロセッサグループ3は、f4算プロセッサグルー
プ4等を制御しており、記trJシているタスク実行残
り時間(後述するように、このタスク実行残り時間が0
になると当該タスクの実行が打ち切られる)をマシンク
ロックに基づいて減算するタイマレジスタ30と、信号
線20を介して演算プロセッサ4との間の通信信号の授
受を行う(プロセッサ間通信機能を実現する)プロセッ
サ間通信手段300とを含んで構成されている。
The control processor group 3 controls the f4 arithmetic processor group 4, etc., and has the remaining task execution time indicated in trJ (as described later, this task execution remaining time is 0).
The timer register 30, which subtracts the timer register 30 based on the machine clock, and the arithmetic processor 4 via the signal line 20 (realizes the inter-processor communication function) ) interprocessor communication means 300.

演算プロセッサグループ4は、記憶しているタスク実行
残り時間をマシンクロックに基づいて減算するタイマレ
ジスタ40と、信号線20を介して制御1プロセッサグ
ループ3との間の通信信号の授受を行うプロセッサ間通
信手段400とを含んで構成されている。
The arithmetic processor group 4 has a timer register 40 that subtracts the stored remaining task execution time based on the machine clock, and an interprocessor that sends and receives communication signals between the control 1 processor group 3 and the control 1 processor group 3 via the signal line 20. It is configured to include a communication means 400.

第2図は、第1図に示す密結合型マルチプロセッサシス
テム上で実行されるタスクの一例の実行開始から実行終
了までの制御の流れのmyを示す図である。この図を参
照すると、このタスクは、制御プロセッサグループ3上
で実行されるプロシジャと、演算プロセッサグループ4
上で実行されるプロシジャとからなる(これらのプロシ
ジャは制′41プロセッサグループ3および演算プロセ
ッサグループ4間で相互に呼出し/退出を行いながら実
行される)。また、このタスクの実行管理は、制御プロ
セッサグループ3および演算プロセッサグループ4に対
応する主記憶装置l内のCI)用タスク制御プロ、り1
1およびAP用タスク制御ブロック12が使用され制御
プロセッサグループ3およびfJrtプロセ、サグルー
プ4の個々で行われる。
FIG. 2 is a diagram showing the flow of control from the start of execution to the end of execution of an example of a task executed on the tightly coupled multiprocessor system shown in FIG. 1. Referring to this figure, this task includes a procedure executed on control processor group 3 and arithmetic processor group 4.
(These procedures are executed while mutually calling/leaving between the control processor group 3 and the arithmetic processor group 4.) In addition, the execution management of this task is performed by the task control program for CI) in the main storage device l corresponding to the control processor group 3 and the arithmetic processor group 4.
1 and the AP task control block 12 are used and control is performed in each of the processor group 3, fJrt process, and subgroup 4.

第3図は、タスク実行開始時に制御プロセッサグループ
3で行われるタスク実行制限時間設定処理を示す流れ図
である。タスク実行制限時間設定処理は、タスク実行制
限時間決定ステ、プ31と、タスク実行制限時間CP用
タスク制御nブロック設定ステップ32とからなる。
FIG. 3 is a flowchart showing task execution time limit setting processing performed by the control processor group 3 at the start of task execution. The task execution time limit setting process consists of a task execution time limit determination step 31 and a task control n block setting step 32 for task execution time limit CP.

第4回は、プロシジャ実行開始時に制御ブロモ2サグル
ープ3または演算プロセッサグループ4で行われるタイ
マレジスタ設定処理を示す流れ図である。タイマレジス
タ設定処理は、タイマレジスタ設定ステップ41からな
る。
The fourth time is a flowchart showing the timer register setting process performed in the control processor group 3 or the arithmetic processor group 4 at the start of procedure execution. The timer register setting process consists of a timer register setting step 41.

第5図は、制御プロセッサグループ3または演算プロセ
ッサグループ4で行われるプロシジャ呼出し/退出通信
送信処理を示す流れ図である。プロシジャ呼出し/退出
通信送信処理は、プロシジャ実行状態退避ステップ51
と、タイマレジスタ内容書込みステップ52と、通信コ
マンドおよびタスク識別番号書込みおよび通信信号送信
ステップ53とからなる。
FIG. 5 is a flowchart showing procedure call/exit communication transmission processing performed by the control processor group 3 or the arithmetic processor group 4. As shown in FIG. The procedure call/exit communication transmission process is performed at the procedure execution state saving step 51.
, a timer register contents writing step 52, and a communication command and task identification number writing and communication signal sending step 53.

第6図は、制御プロセッサグループ3または演算プロセ
ッサグループ4で行われるプロシジャ呼出し/退出通信
費(3処理を示す流れ図である。プロシジャ呼出し/退
出通信受信処理は、リプライ通信送信ステップ6Iから
なる。
FIG. 6 is a flowchart showing the procedure call/exit communication fee (3 processes) performed in the control processor group 3 or the arithmetic processor group 4. The procedure call/exit communication receiving process consists of a reply communication sending step 6I.

次に、このように構成された本実施例のタスク実行時間
制411方弐の動作について説明する。
Next, the operation of the task execution time system 411 of this embodiment configured as described above will be explained.

第1図に示す密結合型マルチプロセッサシステム上で第
2図に示すようなタスクが実行される場合には、まずタ
スク実行開始前(タスク実行開始時)に、タスク実行開
始処理としてタスク実行制限時間設定処理が制御プロセ
ッサグループ3で行われる(ステップ21.第3図参照
)。
When a task as shown in Fig. 2 is executed on the tightly coupled multiprocessor system shown in Fig. 1, first, before starting task execution (at the time of starting task execution), task execution is restricted as a task execution start process. A time setting process is performed in the control processor group 3 (step 21, see FIG. 3).

まず、タスク実行制限時間として以下の値が決定される
(ステップ31)。すなわち、当該タスクに対応するジ
ョブステップが第1ステツプであればジョブまたはジョ
ブステップに指定されたプロセフす使用制限時間の値(
指定値がなければ当該密結合型マルチプロセッサシステ
ムにおける規定値、当該指定値および規定値は補助記憶
装置6に記憶されており、制御プロセッサグループ3は
入出力処理装置5を介してそれらの値を取得する)がタ
スク実行制限時間として決定され、当該タスクに対応す
るジョブステップが第2ステツプ以降のものであれば当
1亥ステップのジョフ゛ステンフ゛に指定されたプロセ
ッサ使用制限時間またはジョブに指定されたプロセッサ
使用制限時間から当該ステップ以前のジョブステップに
使用された時間が減じられた値(指定値がなければ当該
密結合型マルチプロセッサシステムにおける規定値。当
該指定値および規定値は補助記憶装置6に記憶されてお
り、制御プロセッサグループ3は入出力処理装置5を介
してそれらの値を取得する)がタスク実行制限時間とし
て決定される。
First, the following values are determined as the task execution time limit (step 31). In other words, if the job step corresponding to the task is the first step, the value (
If there is no specified value, the specified value in the tightly coupled multiprocessor system, the specified value, and the specified value are stored in the auxiliary storage device 6, and the control processor group 3 receives those values via the input/output processing device 5. ) is determined as the task execution time limit, and if the job step corresponding to the task is from the second step onwards, the processor usage time limit specified in the job step of the current step or the time limit specified for the job. The value obtained by subtracting the time used in the job step before the step from the processor usage limit time (if there is no specified value, the specified value in the tightly coupled multiprocessor system).The specified value and the specified value are stored in the auxiliary storage device 6. and the control processor group 3 obtains these values via the input/output processing device 5) is determined as the task execution time limit.

次に、ステップ31で決定されたタスク実行制限時間が
主記憶装置1内のcp用タスク制御ブロックll中のタ
スク実行残り時間領域111に設定される (ステップ
32)。
Next, the task execution time limit determined in step 31 is set in the task execution remaining time area 111 in the CP task control block 11 in the main storage device 1 (step 32).

続いて、制御プロセッサグループ3および演算プロセッ
サグループ4でタスク実行処理が行われる(ステップ2
2)。
Subsequently, task execution processing is performed in the control processor group 3 and the calculation processor group 4 (step 2).
2).

このタスク実行処理では、まず制御プロセッサグループ
3におけるプロシジャ(制御プロセッサ用プロシジャ)
のプロシジャ実行開始処理としてタイマレジスタ設定処
理が行われる(ステップ2200゜第4図参照)。
In this task execution process, first the procedure in control processor group 3 (control processor procedure)
As a procedure execution start process, a timer register setting process is performed (step 2200, see FIG. 4).

すなわち、制御プロセッサグループ3(当該制御プロセ
ッサ用プロシジャが動作するプロセッサグループ)に対
応するCP用タスク制御nブロック11中のタスク実行
残り時間領域111に設定されているタスク実行残り時
間が、制御プロセッサグループ3内のタイマレジスタ3
0に設定される(ステップ41)。
That is, the remaining task execution time set in the task execution remaining time area 111 in the CP task control n block 11 corresponding to the control processor group 3 (the processor group in which the control processor procedure operates) is the same as that of the control processor group. Timer register 3 in 3
It is set to 0 (step 41).

ステップ2200のタイマレジスタ設定処理が終了する
と、制御プロセッサグループ3において当該制御プロセ
ッサ用プロシジャの実行が開始される(ステップ220
1) 。
When the timer register setting process in step 2200 is completed, execution of the control processor procedure is started in control processor group 3 (step 220
1).

実行が開始された制御プロセッサ用プロシジャから演算
プロセッサグループ4上で動作するプロシジャ(演算プ
ロセッサ用プロシジャ)が呼び出されると、制御プロセ
ッサグループ3 (送(3側のプロセッサグループ)で
はプロセッサ間通信手段300によりプロシジャ呼出し
通信送信処理が行われる(ステップ2202.第5図参
照)。
When a procedure running on arithmetic processor group 4 (arithmetic processor procedure) is called from the control processor procedure whose execution has started, control processor group 3 (processor group on the third side) uses the inter-processor communication means 300 to A procedure call communication transmission process is performed (step 2202, see FIG. 5).

すなわち、まず演算プロセッサ用プロシジャの呼出し要
求を行う制御プロセンサ用プロシジャの実行状態が主起
tα装置1内のCP用タスク:h制御ブロック11に退
避され(ステップ51)、その時点におけるタイマレジ
スタ30の内容(この時点におけるタスク実行残り時間
)がAP用タスク制御ブロックポインタ112に指示さ
れるAP用タスク制御ブロック12(受信側のプロセッ
サグループに対応するタスク制御ブロック)内のタスク
実行残り時間領域121に書き込まれる(ステップ52
)。
That is, first, the execution state of the control processor procedure that requests the call of the arithmetic processor procedure is saved to the CP task:h control block 11 in the main tα device 1 (step 51), and the execution state of the timer register 30 at that point is saved. The content (task execution remaining time at this point) is stored in the task execution remaining time area 121 in the AP task control block 12 (task control block corresponding to the receiving processor group) indicated by the AP task control block pointer 112. written (step 52)
).

次に、主記憶装置1内の通信データ領域13中の通信コ
マンド領域131およびタスク識別番号領域132にプ
ロシジャ呼出しを示す通信コマンド([CALLJ等)
および当該タスクのタスク識別番号が書き込まれ、信号
線20を介して通信信号を送るプロセッサ間通信が行わ
れる(ステップ53)。
Next, a communication command indicating a procedure call ([CALLJ, etc.)
The task identification number of the task is written, and interprocessor communication is performed to send a communication signal via the signal line 20 (step 53).

このプロセッサ間通信で通信信号を受信した演算プロセ
ッサグループ4(主記憶装置1内の通信データ領域13
中の通信コマンドおよびタスク識別番号も取得される)
では、プロセッサ間通信手段400によりプロシジャ呼
出し通信受信処理が行われる(ステップ2210.第6
図参照)。
Arithmetic processor group 4 (communication data area 13 in main storage device 1) which received the communication signal in this inter-processor communication
communication commands and task identification numbers are also obtained)
Then, the inter-processor communication means 400 performs procedure call communication reception processing (step 2210.
(see figure).

すなわち、通信信号を受信した受信プロセッサである演
算プロセッサグループ4では、信号線20を介した制御
プロセッサグループ3に対するリプライ通信の送信が行
われる(ステップ61)。
That is, the arithmetic processor group 4, which is the receiving processor that has received the communication signal, sends a reply communication to the control processor group 3 via the signal line 20 (step 61).

制御プロセッサグループ3に呼び出された演算プロセッ
サ用プロシジャは演算プロセッサグループ4上での実行
権を与えられ、演算プロセッサグループ4ではプロシジ
ャ実行開始処理としてタイマレジスタ設定処理が行われ
る(ステップ2220゜第4図参照)。
The arithmetic processor procedure called by the control processor group 3 is given the right to execute on the arithmetic processor group 4, and the timer register setting process is performed in the arithmetic processor group 4 as a procedure execution start process (step 2220, FIG. 4). reference).

すなわち、演算プロセッサグループ4に対応するAP用
タスク制御ブロック12中のタスク実行残り時間領域1
21に設定されているタスク実行残り時間が、演算プロ
セッサグループ4内のタイマレジスタ40に設定される
(ステップ41)。
That is, the task execution remaining time area 1 in the AP task control block 12 corresponding to the arithmetic processor group 4
The remaining task execution time set as 21 is set in the timer register 40 in the arithmetic processor group 4 (step 41).

ステップ2220のタイマレジスタ設定処理が終了する
と、演算プロセッサグループ4において当8亥演算プロ
セッサ用プロシジャの実行が開始される(ステップ22
21)。
When the timer register setting process in step 2220 is completed, execution of the procedure for the current 8 arithmetic processors starts in arithmetic processor group 4 (step 2220).
21).

当該演算プロセッサ用プロシジャの実行が終了すると、
演算プロセンサグループ4(送信側のプロセッサグルー
プ)ではプロセッサ間通信手段400によりプロシジャ
退出通信送信処理が行われる(ステップ2222.第5
図参照)。
When the execution of the procedure for the arithmetic processor is completed,
In the calculation processor group 4 (processor group on the transmitting side), the inter-processor communication means 400 performs procedure exit communication transmission processing (step 2222.
(see figure).

すなわち、まず制御プロセッサ用プロシジャに退出を行
う演算プロセッサ用プロシジャの実行状態が主記憶装置
!内のAP用タスク制御ブロック12に退避され(ステ
ップ51)、その時点におけるタイマレジスタ40の内
容(この時点におけるタスク実行残り時間)がCP用タ
スク制御ブロックポインタ122に指示されるCP用タ
スクl11rnブロック11 (受信個分プロセッサグ
ループに対応するタスク制御nブロック)内のタスク実
行残り時間領域111に書き込まれる (ステップ52
)。
That is, first, the execution state of the arithmetic processor procedure that exits to the control processor procedure is stored in the main memory! The CP task l11rn block is saved in the AP task control block 12 (step 51), and the content of the timer register 40 at that point (task execution remaining time at this point) is indicated by the CP task control block pointer 122. 11 (task control n block corresponding to the received processor group) is written to the task execution remaining time area 111 (step 52
).

次に、主記憶装置1内の通信データ領域13中の通信コ
マンド領域131およびタスク識別番号領域132にプ
ロシジャ退出を示す通信コマンド(rRETLIRNJ
等)および当該タスクのタスク識別番号が書き込まれ、
信号線20を介して通信信号を送るプロセッサ間通信が
行われる(ステップ53)。
Next, a communication command (rRETLIRNJ
etc.) and the task identification number of the task are written,
Interprocessor communication is performed to send communication signals via the signal line 20 (step 53).

このプロセッサ間通信で通信信号を受信した制御プロセ
ッサグループ3では、プロセッサ間通信手段300によ
りプロシジャ退出通信受信処理が行われる(ステップ2
230.第6図参照)。
In the control processor group 3 that has received the communication signal through this inter-processor communication, the inter-processor communication means 300 performs procedure exit communication reception processing (step 2
230. (See Figure 6).

すなわち、受信側のプロセッサグループである制御プロ
セッサグループ3では、信号線20を介した演算プロセ
ッサグループ4に対するリプライ通信の送信が行われる
(ステップ61)。
That is, the control processor group 3, which is the processor group on the receiving side, sends a reply communication to the arithmetic processor group 4 via the signal line 20 (step 61).

演算プロセッサグループ4から制御が戻されたM御プロ
セッサ用プロシジャは制御プロセッサグループ3上での
実行権を与えられ、制御プロセッサグループ3ではプロ
シジャ実行開始処理としてタイマレジスタ設定処理が行
われる(ステップ2240゜第4回参照)。
The procedure for the M control processor to which control has been returned from the arithmetic processor group 4 is given the right to execute on the control processor group 3, and in the control processor group 3, timer register setting processing is performed as procedure execution start processing (step 2240). (See Part 4).

すなわち、制御プロセッサグループ3に対応するCP用
タスク制御11ブロック】1中のタスク実行残り時間領
域111に設定されているタスク実行残り時間が制御プ
ロセッサグループ3内のタイマレジスタ30に設定され
る(ステップ41)。
That is, the task execution remaining time set in the task execution remaining time area 111 in the CP task control 11 block corresponding to the control processor group 3 is set in the timer register 30 in the control processor group 3 (step 41).

ステップ2240のタイマレジスタ設定処理が終了する
と、制御プロセッサグループ3において制tffllプ
ロセッサ用プロシジャが再び実行される(ステップ22
41) 。
When the timer register setting process in step 2240 is completed, the control tffll processor procedure is executed again in control processor group 3 (step 2240).
41).

制御プロセッサ用プロシジャの実行が終了しくステップ
2242) 、当該タスクの全ての実行(ステップ22
のタスク実行処理)が終了すると、タスク実行終了処理
が行われる(ステップ23)。
When the execution of the control processor procedure is completed (step 2242), all execution of the task (step 22) is completed.
When the task execution processing (task execution processing) is completed, task execution termination processing is performed (step 23).

上述のステップ21.2200〜2202.2230.
2240〜2242および23の処理が行われていると
きには演算プロセッサグループ4は他タスクの実行状態
またはアイドル状態にあり、ステップ2210および2
220〜2222の処理が行われているときには制御プ
ロセッサグループ3は他タスクの実行状態またはアイド
ル状態にある。
Steps 21.2200-2202.2230. above.
When the processes of steps 2240 to 2242 and 23 are being performed, the arithmetic processor group 4 is in the execution state of other tasks or the idle state, and the processing of steps 2210 and 2242 is being performed.
While the processes 220 to 2222 are being performed, the control processor group 3 is in the execution state of other tasks or in the idle state.

このような一連の処理において、各プロレジ中の実行中
にタイマレジスタ30または40の値(タスク実行残り
時間)がOになった場合には、当該タスクの実行が打ち
切られる。
In such a series of processes, if the value of the timer register 30 or 40 (remaining task execution time) becomes O during execution of each program, execution of the task is aborted.

なお、上述の本実施例のタスク実行時間制御方式の動作
の説明では、密結合型マルチプロセッサシステムで当然
に必要とされる通信データ領域13の排他制御に関して
は省略して説明している。
In the above description of the operation of the task execution time control system of this embodiment, exclusive control of the communication data area 13, which is naturally required in a tightly coupled multiprocessor system, is omitted.

また、本実施例のタスク実行時間制御方式におけるタイ
マレジスタ30および40はマシンクロンクで減算され
るタイプのものであるが、これ以外のタイプのタイマレ
ジスタ(いずれにしてもタイマ機能が利用される)を使
用することも可能である。
Further, although the timer registers 30 and 40 in the task execution time control method of this embodiment are of a type that is subtracted by a machine clock, other types of timer registers (in any case, the timer function is used) It is also possible to use

さらに、本実施例のタスク実行時間制御方式ではプロセ
ッサ間通信を行うプロセッサグループが制御プロセッサ
グループ3および演算プロセッサグループ4である場合
について述べたが、他のプロセッサグループによるプロ
セッサ間通信にも本発明が適用できることはいうまでも
ない。
Further, in the task execution time control method of this embodiment, the case has been described in which the processor groups that perform inter-processor communication are the control processor group 3 and the calculation processor group 4, but the present invention can also be applied to inter-processor communication by other processor groups. Needless to say, it is applicable.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、プロセッサグループ間の
プロシジャ呼出し/退出時(プロセッサ間通信時)にプ
ロセッサグループ相互間でタスク実行残り時間の授受を
行うことにより、複数のプロセッサグループ上で実行さ
れるタスクのタスク総実行時間がそのタスクに与えられ
たプロセッサ使用制限時間を越えることがないようにタ
スク実行時間の制御を行うことができるという効果があ
る。
As explained above, the present invention allows tasks to be executed on multiple processor groups by exchanging remaining task execution time between processor groups when a procedure is called/exited (during inter-processor communication) between processor groups. This has the effect that the task execution time can be controlled so that the total task execution time of a task does not exceed the processor usage time limit given to that task.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例が適用される密結合型マルチ
プロセッサシステムの構成を示すブロック図、 第2図は第1図に示す密結合型マルチプロセッサシステ
ムで実行されるタスク(本発明が適用されるタスクの一
例)の制御の流れの概要を示す図、第3図は第1図中の
制御プロセッサグループにおけるタスク実行制限時間設
定処理を示す流れ図、第4図は第1図中の制御プロセッ
サグループまたは演3γプロセッサグループにおけるタ
イマレジスフ設定処理を示す流れ図、 第5図は第1図中の制御プロセッサグループまたは演算
プロセッサグループにおけるプロシジャ呼出し/退出通
信送信処理を示す流れ図、第6図は第1図中の制御プロ
セッサグループまたは演算プロセッサグループにおける
プロシジャ呼出し/退出通信受信処理を示す流れ図であ
る。 図において、 1・・・・主記憶装置、 2・・・・科学演算処理装置、 3・・・・制御nプロセッサグループ、4・・・・演算
プロセッサグループ、 5・・・・入出力処理装置、 6・・・・補助記憶装置、 11・・・・CP用タスク制御ブロック、12・ ・ 
・ 13・ ・ ・ 20・ ・ ・ 30.40・ 111.121 112 ・ ・ 122 ・ ・ 131 ・ ・ 132 ・ ・ 300400 ・AP用タスク制御ブロック、 ・通信データ領域、 ・信号線、 ・タイマレジスタ、 ・タスク実行残り時間領域、 ・AP用タスク制御ブロックポインタ、・CP用タスク
制御ブロックポインタ、・通信コマンド領域、 ・タスク識別番号領域、 ・プロセッサ間通信手段である。
FIG. 1 is a block diagram showing the configuration of a tightly coupled multiprocessor system to which an embodiment of the present invention is applied, and FIG. 2 is a block diagram showing the configuration of a tightly coupled multiprocessor system shown in FIG. FIG. 3 is a flowchart showing the task execution time limit setting process in the control processor group in FIG. 1, and FIG. FIG. 5 is a flowchart showing the timer register setting process in the control processor group or the 3γ processor group; FIG. 2 is a flowchart showing procedure call/exit communication reception processing in the control processor group or calculation processor group in the figure. In the figure, 1...Main storage device, 2...Scientific processing unit, 3...Control n processor group, 4... Arithmetic processor group, 5...Input/output processing unit , 6... Auxiliary storage device, 11... CP task control block, 12...
・ 13. Remaining task execution time area; - AP task control block pointer; - CP task control block pointer; - Communication command area; - Task identification number area; - Inter-processor communication means.

Claims (1)

【特許請求の範囲】 タイプの異なる複数のプロセッサグループにより構成さ
れ複数のプロセッサグループ上で実行されるタスクをプ
ロセッサグループ毎に制御するためのタスク制御ブロッ
クをプロセッサグループ毎に有しプロセッサ間通信機能
を持つ密結合型マルチプロセッサシステムにおける複数
のプロセッサグループ上で実行される1つのタスクの実
行時間の制御を行うタスク実行時間制御1方式において
、当該タスクの実行に係るプロセッサ間通信が行われる
場合にプロセッサグループ相互間で当該タスクのタスク
実行残り時間の授受を行うためにそのタスク実行残り時
間をプロセッサ間通信の受信側のプロセッサグループに
対応するタスク制御ブロックに設定するプロセッサ間通
信の送信側のプロセッサグループ内のプロセッサ間通信
手段と、このプロセッサ間通信手段によりプロセッサ間
通信の受信側のプロセッサグループに対応するタスク制
御ブロツクに設定されたタスク実行残り時間を当該タス
クを構成する当該受信側のプロセッサグループにおける
プロシジャの実行時に格納しそのタスク実行残り時間を
タイマ機能により減じていく当該受信側のプロセッサグ
ループ内のタイマレジスタと を有することを特徴とするタスク実行時間制御方式。
[Scope of Claims] A processor comprising a plurality of processor groups of different types and having a task control block for each processor group to control tasks executed on the plurality of processor groups, and an inter-processor communication function. In task execution time control method 1, which controls the execution time of one task executed on multiple processor groups in a tightly coupled multiprocessor system with A processor group on the sending side of inter-processor communication that sets the remaining task execution time in the task control block corresponding to the processor group on the receiving side of inter-processor communication in order to exchange the remaining task execution time of the task between groups. The remaining task execution time set in the task control block corresponding to the processor group on the receiving side of the inter-processor communication by the inter-processor communication means in the processor group on the receiving side constituting the task. 1. A task execution time control method comprising: a timer register in a processor group on the receiving side, which stores the remaining task execution time when a procedure is executed, and reduces the remaining task execution time using a timer function.
JP15419189A 1989-06-16 1989-06-16 Control system for task execution time Pending JPH0319037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15419189A JPH0319037A (en) 1989-06-16 1989-06-16 Control system for task execution time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15419189A JPH0319037A (en) 1989-06-16 1989-06-16 Control system for task execution time

Publications (1)

Publication Number Publication Date
JPH0319037A true JPH0319037A (en) 1991-01-28

Family

ID=15578826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15419189A Pending JPH0319037A (en) 1989-06-16 1989-06-16 Control system for task execution time

Country Status (1)

Country Link
JP (1) JPH0319037A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511784A (en) * 2009-11-23 2013-04-04 ベックホフ オートメーション ゲーエムベーハー Parallel program control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511784A (en) * 2009-11-23 2013-04-04 ベックホフ オートメーション ゲーエムベーハー Parallel program control

Similar Documents

Publication Publication Date Title
US5696989A (en) Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation
US5765025A (en) Digital signal processor with on board program having arithmetic instructions and direct memory access instructions for controlling direct memory access thereof
US5287471A (en) Data transfer controller using direct memory access method
US4095268A (en) System for stopping and restarting the operation of a data processor
JPH0319037A (en) Control system for task execution time
JP2944093B2 (en) Multiprocessor type information processing device
JPH0414376B2 (en)
JP3135654B2 (en) Subroutine branch processing method
JPH01288954A (en) Service program execution program for multi-processor system
JPH02239360A (en) System for controlling task execution time
JPH0512173A (en) Information processor
JPS58225469A (en) Multi-processor controlling system
JP2591211B2 (en) High-speed interrupt processing device
JPH0414378B2 (en)
JPS6380327A (en) Dynamic management system for program execution
JPH03164966A (en) Information processing system
JP2001323840A (en) Control unit for automobile
JPH02277146A (en) Program debugging system
JPH02144654A (en) Message output instruction control system
JPS6120139A (en) Interruption control system
JPS63180164A (en) Program control system
JPH01193948A (en) System for controlling data transfer
JPH01185733A (en) Input/output emulation system
JPS6248871B2 (en)
JP2000311249A (en) Graphic processor and graphic command processing method therefor