JPH03190064A - 半導体チップキャリア用端子ピン - Google Patents
半導体チップキャリア用端子ピンInfo
- Publication number
- JPH03190064A JPH03190064A JP1330498A JP33049889A JPH03190064A JP H03190064 A JPH03190064 A JP H03190064A JP 1330498 A JP1330498 A JP 1330498A JP 33049889 A JP33049889 A JP 33049889A JP H03190064 A JPH03190064 A JP H03190064A
- Authority
- JP
- Japan
- Prior art keywords
- terminal pin
- solder
- pga
- semiconductor chip
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 229910000679 solder Inorganic materials 0.000 abstract description 46
- 238000005476 soldering Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 238000003780 insertion Methods 0.000 abstract description 5
- 230000037431 insertion Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 101100373196 Arabidopsis thaliana WUS gene Proteins 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 101100083070 Candida albicans (strain SC5314 / ATCC MYA-2876) PGA6 gene Proteins 0.000 description 1
- 101100083071 Candida albicans (strain SC5314 / ATCC MYA-2876) PGA7 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Multi-Conductor Connections (AREA)
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体チップ搭載用の半導体チップキャリ
ア用端子ピンに関するものである。
ア用端子ピンに関するものである。
近年、半導体チップの高機能、高集積化にともなうI1
0数の増加に対応してより汎用な半導体チップキャリア
として、プリント配線板の基板に形成されたスルホール
に端子ピンを挿入したピングリッドアレイ(以下、PG
Aと記述する)や半導体チップオンボードのハイブリッ
ドtCなどが開発、利用されてきている。
0数の増加に対応してより汎用な半導体チップキャリア
として、プリント配線板の基板に形成されたスルホール
に端子ピンを挿入したピングリッドアレイ(以下、PG
Aと記述する)や半導体チップオンボードのハイブリッ
ドtCなどが開発、利用されてきている。
第5図にPGA6をマザーボード7に挿入実装した図を
示したが、この挿入実装を容易に、確実に行うために、
第6図のPGA6の端子ピン1の表面に半田の層が形成
されている。なお、この半田の層の酸化による半田の濡
れ性の低下を阻止するためには、端子ピンに少な(とも
3μ濡以上に半田を厚付けする必要がある。
示したが、この挿入実装を容易に、確実に行うために、
第6図のPGA6の端子ピン1の表面に半田の層が形成
されている。なお、この半田の層の酸化による半田の濡
れ性の低下を阻止するためには、端子ピンに少な(とも
3μ濡以上に半田を厚付けする必要がある。
端子ピンには、初期の一次処理の半田付けで1〜10μ
−の半田が付いているが、PGAの基板9のスルホール
10に端子ピン1を挿入し、半田揚げによって固着させ
るのに、PGA6の基板9より突出した部分、すなわち
、マザーボード7のスルホール8などに挿入される端子
ピン10部分を半田槽に浸漬する。この後、半田槽から
引き揚げるときに、この引き揚げの操作と半田の表面張
力によって、−次処理の半田まで溶は落ちて、従来例の
0.5mm程度の小さい径のP(:、A6の端子ピン1
においては、端子ピンlの表面には半田が2μ−以下の
厚みしか付着しない。
−の半田が付いているが、PGAの基板9のスルホール
10に端子ピン1を挿入し、半田揚げによって固着させ
るのに、PGA6の基板9より突出した部分、すなわち
、マザーボード7のスルホール8などに挿入される端子
ピン10部分を半田槽に浸漬する。この後、半田槽から
引き揚げるときに、この引き揚げの操作と半田の表面張
力によって、−次処理の半田まで溶は落ちて、従来例の
0.5mm程度の小さい径のP(:、A6の端子ピン1
においては、端子ピンlの表面には半田が2μ−以下の
厚みしか付着しない。
このため、保管中に端子ピン1が酸化され、半田の濡れ
性が悪くなり、この端子ピン1を有するPC;A6をマ
ザーボード7のスルホール8に挿入し半田付けで実装し
た場合に、半田付けを充分に確実に行うことができず、
導通性と接合強度が低下する問題を生じるのである。
性が悪くなり、この端子ピン1を有するPC;A6をマ
ザーボード7のスルホール8に挿入し半田付けで実装し
た場合に、半田付けを充分に確実に行うことができず、
導通性と接合強度が低下する問題を生じるのである。
PGAの基板に端子ピンを挿入し、半田揚げで固着し接
合を確実に行うために、端子ピンの鍔の形状を考慮した
、特開昭62−219952号公報があるが、マザーボ
ードとの接合のために、端子ピンの形状に配慮したもの
はない。
合を確実に行うために、端子ピンの鍔の形状を考慮した
、特開昭62−219952号公報があるが、マザーボ
ードとの接合のために、端子ピンの形状に配慮したもの
はない。
半導体チップキャリアの基板のスルホールに挿入した端
子ピンを半田揚げによって固着させるために行う半田槽
への浸漬、この半田槽からの引き揚げ後に、半田が厚く
付着する半導体チップキャリア用端子ピンを提供するこ
とにある。
子ピンを半田揚げによって固着させるために行う半田槽
への浸漬、この半田槽からの引き揚げ後に、半田が厚く
付着する半導体チップキャリア用端子ピンを提供するこ
とにある。
〔課題を解決するための手段]
本発明は、前記課題を解決するために半導体チップキャ
リア用端子ピンにおいて、端子ピンの挿入して使用され
る部分の表面に、断面が略半円形状の連続する凸部が複
数形成されてなることを特徴とする半導体チップキャリ
ア用端子ピンを提供することにある。
リア用端子ピンにおいて、端子ピンの挿入して使用され
る部分の表面に、断面が略半円形状の連続する凸部が複
数形成されてなることを特徴とする半導体チップキャリ
ア用端子ピンを提供することにある。
以下この発明について詳しく説明する。
第1図は、本発明の一実施例の端子ピンの断面であり、
端子ピン1は0.3〜1.8mmの直径と1〜15mの
長さの略棒状で、両端はティパーまたは、曲面状をし、
途中に鍔5を有し、マザーボードなどに挿入して使用さ
れる部分となる端子ピン1の表面に、この表面で軸方向
に垂直に、断面が略半円形状の環状の凸部2を等間隔に
複数個配設されたものである。この断面が略半円形状の
環状の凸部2の端子ピン1の表面での配設については、
特に限定するものではなく、この曲面の凸部2の大きさ
は、その最も高い寸法が2〜100μ鴎で、好ましくは
、5〜50μ−で形成したものを用いることができる。
端子ピン1は0.3〜1.8mmの直径と1〜15mの
長さの略棒状で、両端はティパーまたは、曲面状をし、
途中に鍔5を有し、マザーボードなどに挿入して使用さ
れる部分となる端子ピン1の表面に、この表面で軸方向
に垂直に、断面が略半円形状の環状の凸部2を等間隔に
複数個配設されたものである。この断面が略半円形状の
環状の凸部2の端子ピン1の表面での配設については、
特に限定するものではなく、この曲面の凸部2の大きさ
は、その最も高い寸法が2〜100μ鴎で、好ましくは
、5〜50μ−で形成したものを用いることができる。
また、略棒状が、前記の円柱状に代わって角柱状でもよ
く、特に限定するものではない。
く、特に限定するものではない。
その棒状の途中に突出した鍔5についても、PGAの基
板のスルホールに端子ピン1を挿入するときの、位置決
めとなる鍔5以外に、PGAをマザーボードなどに挿入
するときのマザーボードに対する位置決めとなる他の鍔
を有するものでもよく、特に限定するものではない。
板のスルホールに端子ピン1を挿入するときの、位置決
めとなる鍔5以外に、PGAをマザーボードなどに挿入
するときのマザーボードに対する位置決めとなる他の鍔
を有するものでもよく、特に限定するものではない。
第3図は、本発明の他の実施例の一例で、マザーボード
などに挿入して使用される部分の表面に、第1図の場合
にさらに、端子ピン1の軸方向と平行に断面が略半円形
状の凸部3が複数本形成されてなる半導体チップキャリ
ア用端子ピンである。
などに挿入して使用される部分の表面に、第1図の場合
にさらに、端子ピン1の軸方向と平行に断面が略半円形
状の凸部3が複数本形成されてなる半導体チップキャリ
ア用端子ピンである。
第2図は、前記端子ピン1をPGAの基板に形成された
スルホールに挿入してできるPGAにおいて、この略半
円状の凸部2を有する端子ピン1の表面に、半田4が付
着した状態の端子ピン1を第1図の一部分を拡大して示
したものであり、第4図は、第3図の端子ピン1の表面
に半田4が付着した状態の端子ピン1を第3図の1部分
を拡大して示したものである。
スルホールに挿入してできるPGAにおいて、この略半
円状の凸部2を有する端子ピン1の表面に、半田4が付
着した状態の端子ピン1を第1図の一部分を拡大して示
したものであり、第4図は、第3図の端子ピン1の表面
に半田4が付着した状態の端子ピン1を第3図の1部分
を拡大して示したものである。
これら、端子ピンへの半田付けは、端子ピンをPC,A
の基板に形成されたスルホールに挿入し、PGAの基板
から突出した部分、すなわち、端子ピンがマザーボード
などに挿入して使用される部分で端子ピンの表面に断面
が略半円形状の凸部を有する部分を、260℃に加熱溶
融した半田槽に浸漬し、半田揚げて前記のPGAの基板
のスルホールに挿入された端子ピンとPGAの基板との
固着を十分に行うと同時に、浸漬部分を半田槽から引き
揚げることによって十分に行うことができるのである。
の基板に形成されたスルホールに挿入し、PGAの基板
から突出した部分、すなわち、端子ピンがマザーボード
などに挿入して使用される部分で端子ピンの表面に断面
が略半円形状の凸部を有する部分を、260℃に加熱溶
融した半田槽に浸漬し、半田揚げて前記のPGAの基板
のスルホールに挿入された端子ピンとPGAの基板との
固着を十分に行うと同時に、浸漬部分を半田槽から引き
揚げることによって十分に行うことができるのである。
上記の端子ピンlにおいて、略半円状の凸部2を有する
端子ピン1の表面の凸部2や3と凸部2や3との間の窪
みがそれぞれ、アンカー効果を奏し、端子ピンを半田槽
から引き揚げる際にも、半田が溶は落ちることなく、半
田4の厚みを大きくすることができるのである。
端子ピン1の表面の凸部2や3と凸部2や3との間の窪
みがそれぞれ、アンカー効果を奏し、端子ピンを半田槽
から引き揚げる際にも、半田が溶は落ちることなく、半
田4の厚みを大きくすることができるのである。
このことによって、半導体チップキャリアの保管中に端
子ピン1が酸化しても、半田4の濡れ性が悪化せず、良
好で、半田付けが容易にかっ、確実に行えるのである。
子ピン1が酸化しても、半田4の濡れ性が悪化せず、良
好で、半田付けが容易にかっ、確実に行えるのである。
また、断面形状が略半円形の凸部2や3のため、ノツチ
効果による端子ピン折れが取扱時や実装時に生じること
もなく、端子ピンが母材の径より太い部分が増えるため
、端子ピンの強度の低下も認められないのである。
効果による端子ピン折れが取扱時や実装時に生じること
もなく、端子ピンが母材の径より太い部分が増えるため
、端子ピンの強度の低下も認められないのである。
端子ピンlは、銅系合金(リン青銅)、鉄−ニッケル系
合金(コバール、4270イ)等一般に使用される合金
の線状物、板状物などを母材として加工して用いること
ができる。これらの端子ピンlの母材にその表面に2〜
4μ請の厚みの銅やニッケルの下地メツキ層を形成し、
さらに、その上に1〜10μmの半田メツキ層を形成し
たものや母材の表面にS n / P bが63/37
や90/10など一般に使用される半田を用いて一次の
半田メツキ処理を直接施しメツキ厚み1〜10μ鴎形成
したものを用いることができる。
合金(コバール、4270イ)等一般に使用される合金
の線状物、板状物などを母材として加工して用いること
ができる。これらの端子ピンlの母材にその表面に2〜
4μ請の厚みの銅やニッケルの下地メツキ層を形成し、
さらに、その上に1〜10μmの半田メツキ層を形成し
たものや母材の表面にS n / P bが63/37
や90/10など一般に使用される半田を用いて一次の
半田メツキ処理を直接施しメツキ厚み1〜10μ鴎形成
したものを用いることができる。
実施例 1
鉄−ニッケル系合金(コバール)母材で、形状がφ0.
5閣、長さ5.8mで、その表面に第1図の形状すなわ
ち、高さ15μ−で幅601I11で環状に半円形状の
凸部を複数個有し、さらに、その表面に下地メツキとし
て2μm厚みのニッケルメッキと5μ−の厚みのS n
/ P bが90/10の半田メツキを施した端子ピ
ンを1.6閣の板厚のガラス布基材エポキシ樹脂両面銅
張り積層板から作られたPGA用のプリント配線板の基
板のメツキされたスルホールに挿入し、このものをS
n / Pbが63/37の半田を溶融した半田浴槽を
用い半田浴温度260°C1浸漬時間5秒、引揚げ速度
70am/secの条件で半田付けを行い120ピンの
PGAを得た。10個の試料の端子ピンに付着した半田
の厚みを蛍光X線膜厚測定器(セイコー電子工業型、S
F? 73oO)で表面の形状加工を施していない母材
の表面から測定し、その平均値の結果を第1表に示した
。
5閣、長さ5.8mで、その表面に第1図の形状すなわ
ち、高さ15μ−で幅601I11で環状に半円形状の
凸部を複数個有し、さらに、その表面に下地メツキとし
て2μm厚みのニッケルメッキと5μ−の厚みのS n
/ P bが90/10の半田メツキを施した端子ピ
ンを1.6閣の板厚のガラス布基材エポキシ樹脂両面銅
張り積層板から作られたPGA用のプリント配線板の基
板のメツキされたスルホールに挿入し、このものをS
n / Pbが63/37の半田を溶融した半田浴槽を
用い半田浴温度260°C1浸漬時間5秒、引揚げ速度
70am/secの条件で半田付けを行い120ピンの
PGAを得た。10個の試料の端子ピンに付着した半田
の厚みを蛍光X線膜厚測定器(セイコー電子工業型、S
F? 73oO)で表面の形状加工を施していない母材
の表面から測定し、その平均値の結果を第1表に示した
。
実施例 2
実施例1の端子ピンの表面の形状を第3図のものに変え
た以外は実施例1と同様に実施し、その結果を第1表に
示した。
た以外は実施例1と同様に実施し、その結果を第1表に
示した。
比較例 1
実施例1の端子ピンの表面の形状が平滑な第6図のもの
に変えた以外は実施例1と同様に実施し、その結果を第
1表に示した。
に変えた以外は実施例1と同様に実施し、その結果を第
1表に示した。
第1表
実施例では、いずれも半田の酸化があっても、半田の濡
れ性が悪くならない3μ−以上に半田を厚付けすること
ができ、端子ピンの表面形状が、特に考慮されていない
比較例のものにあっては、2.0μ−しか付けることが
できないことが分かった。
れ性が悪くならない3μ−以上に半田を厚付けすること
ができ、端子ピンの表面形状が、特に考慮されていない
比較例のものにあっては、2.0μ−しか付けることが
できないことが分かった。
また、実施例2では、端子ピンの表面において端子ピン
の軸方向に垂直な方向と平行な方向に凸部が形成されて
いるために、マザーボードに挿入するとき、マザーボー
ドのスルホールの壁面にその凸部で接するので、挿入の
抵抗が小さく挿入実装がより行いやすいことも確認でき
た。
の軸方向に垂直な方向と平行な方向に凸部が形成されて
いるために、マザーボードに挿入するとき、マザーボー
ドのスルホールの壁面にその凸部で接するので、挿入の
抵抗が小さく挿入実装がより行いやすいことも確認でき
た。
〔発明の効果]
本発明の端子ピンの表面に断面が略半円形状の連続する
凸部が形成されてなることを特徴とする半導体チップキ
ャリア用端子ビンを用いた半導体チップキャリアにおい
ては、半田揚げ後の半田槽からの引き揚げによっても、
半田が厚く付着した端子ピンを得ることができるため、
半田の濡れ性を良好にすることができ、マザーボードに
挿入実装する際に、半田付けが容易にかっ、確実に行う
ことができ、良好な導通性と接合強度がそれぞれ得られ
る効果を有するのである。
凸部が形成されてなることを特徴とする半導体チップキ
ャリア用端子ビンを用いた半導体チップキャリアにおい
ては、半田揚げ後の半田槽からの引き揚げによっても、
半田が厚く付着した端子ピンを得ることができるため、
半田の濡れ性を良好にすることができ、マザーボードに
挿入実装する際に、半田付けが容易にかっ、確実に行う
ことができ、良好な導通性と接合強度がそれぞれ得られ
る効果を有するのである。
第1図は本発明の一実施例の断面図、
第2図はその端子ビンに半田付けがされたものの拡大図
、 第3図は本発明の他の実施例の断面図、第4図はその端
子ビンに半田付けがされたものの拡大図、 第5図は一従来例の使用状態の断面図、第6図はその一
従来例の端子ピンの断面図1・・・端子ピン 2
・・・環状の凸部3・・・凸部 4・・・半
田5・・・鍔 6・・・PGA7・・・マ
ザーボード 8・・・スルホール9・・・基板
10・・・基板のスルホール第1
、 第3図は本発明の他の実施例の断面図、第4図はその端
子ビンに半田付けがされたものの拡大図、 第5図は一従来例の使用状態の断面図、第6図はその一
従来例の端子ピンの断面図1・・・端子ピン 2
・・・環状の凸部3・・・凸部 4・・・半
田5・・・鍔 6・・・PGA7・・・マ
ザーボード 8・・・スルホール9・・・基板
10・・・基板のスルホール第1
Claims (3)
- (1)半導体チップキャリア用端子ピンにおいて、端子
ピンの挿入して使用される部分の表面に、断面が略半円
形状の連続する凸部が複数形成されてなることを特徴と
する半導体チップキャリア用端子ピン。 - (2)前記の連続する凸部が端子ピンの軸方向に垂直に
、断面が略半円形状の凸部が環状に複数個形成されてな
ることを特徴とする請求項1記載の半導体チップキャリ
ア用端子ピン。 - (3)前記連続する凸部が端子ピンのさらに、軸方向と
平行に複数本形成されてなることを特徴とする請求項2
記載の半導体チップキャリア用端子ピン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1330498A JPH03190064A (ja) | 1989-12-19 | 1989-12-19 | 半導体チップキャリア用端子ピン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1330498A JPH03190064A (ja) | 1989-12-19 | 1989-12-19 | 半導体チップキャリア用端子ピン |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03190064A true JPH03190064A (ja) | 1991-08-20 |
Family
ID=18233293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1330498A Pending JPH03190064A (ja) | 1989-12-19 | 1989-12-19 | 半導体チップキャリア用端子ピン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03190064A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110022643A (zh) * | 2019-04-09 | 2019-07-16 | 业成科技(成都)有限公司 | 焊接固定组件结构 |
-
1989
- 1989-12-19 JP JP1330498A patent/JPH03190064A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110022643A (zh) * | 2019-04-09 | 2019-07-16 | 业成科技(成都)有限公司 | 焊接固定组件结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7802999B2 (en) | High density connector and method of manufacture | |
US6079991A (en) | Method for placing contact on electrical connector | |
US6093035A (en) | Contact for use in an electrical connector | |
JP2892505B2 (ja) | 回路基板への電子コンポーネントの実装 | |
US5994648A (en) | Three-dimensional molded sockets for mechanical and electrical component attachment | |
WO1998015991A9 (en) | High density connector and method of manufacture | |
US20110109338A1 (en) | Interposer, probe card and method for manufacturing the interposer | |
US6081996A (en) | Through hole circuit board interconnect | |
US20080060840A1 (en) | Multi-layer printed wiring board and manufacturing method thereof | |
US5957364A (en) | Integrated solder preform array having a tin outer coating | |
JP3288654B2 (ja) | 電気コネクタの製造方法 | |
JPH03190064A (ja) | 半導体チップキャリア用端子ピン | |
JPH03190063A (ja) | 半導体チップキャリア用端子ピン | |
JPH0685425A (ja) | 電子部品搭載用基板 | |
JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
EP1441417A2 (en) | High density connector and method of manufacture | |
JPH0125490Y2 (ja) | ||
CA2497606C (en) | High density connector and method of manufacture | |
JPH0362960A (ja) | 半導体チップキャリア用端子ピン | |
JPH11284318A (ja) | 電子部品実装基板 | |
JPH0362990A (ja) | 半導体チップキャリアの半田付け方法 | |
CA2455080C (en) | High density connector and method of manufacture | |
JPS62216180A (ja) | 電気的接続装置及びその製造方法 | |
JPH0121629B2 (ja) | ||
JPH0426089A (ja) | マイクロi/oピンのヘッド部上面への半田ロウ付着形成方法 |