JPH03189626A - Active matrix type liquid crystal display device and its driving method - Google Patents

Active matrix type liquid crystal display device and its driving method

Info

Publication number
JPH03189626A
JPH03189626A JP1329883A JP32988389A JPH03189626A JP H03189626 A JPH03189626 A JP H03189626A JP 1329883 A JP1329883 A JP 1329883A JP 32988389 A JP32988389 A JP 32988389A JP H03189626 A JPH03189626 A JP H03189626A
Authority
JP
Japan
Prior art keywords
line
thin film
voltage
film transistors
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1329883A
Other languages
Japanese (ja)
Other versions
JP2836146B2 (en
Inventor
Tetsuya Hamada
哲也 濱田
Michiya Oura
大浦 道也
Tadahisa Yamaguchi
山口 忠久
Kazuhiro Takahara
高原 和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32988389A priority Critical patent/JP2836146B2/en
Publication of JPH03189626A publication Critical patent/JPH03189626A/en
Application granted granted Critical
Publication of JP2836146B2 publication Critical patent/JP2836146B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To accomplish interlaced driving by providing a picture element elec trode and a thin film transistor on the intersection part of a scanning bus line and a data bus line which are orthogonally arranged and driving the picture element electrode by the thin film transistor. CONSTITUTION:The scanning bus line SB and the data bus line DB are arranged to be orthogonally crossed with each other. Then, plural n-channel transistors T1 and T2, p-channel transistors T3 and T4 whose threshold voltages are differ ent from one another, and the picture element electrode E are provided on the intersection part. As to the respective elements, the elements having the large absolute value of the threshold voltage are arranged in the same line and the elements having the small absolute value of the threshold voltage are arranged in the same line, then the elements having the large absolute value are driven first. At such a time, the voltage is impressed in terms of time divi sion through the same line SB and the transistors T1-T4 drive the picture ele ment E in the same line. Thus, the numerical aperture of a panel is enhanced and the number of lines is reduced, then interlaced driving is facilitated.

Description

【発明の詳細な説明】 〔概 要〕 高精細で高画質表示を達成できるアクティブマトリクス
型液晶表示装置とその駆動方法に関し、アクティブマト
リクス型液晶表示装置のスキャンバスラインとデータバ
スラインの双方ともに、ライン数を低減するとともに、
インターレース駆動をも可能とすることを目的とし、 互いに直交配置されたスキャンバスラインとデータバス
ラインとの各交差部に、互いに閾値電圧の異なる複数の
nチャネル薄膜トランジスタと、互いに閾値電圧の異な
る複数のpチャネル薄膜トランジスタ、及び、各薄膜ト
ランジスタのそれぞれにより駆動される複数の画素電極
とを設けた構成とし、また、前記各スキャンバスライン
を走査するに際し、各スキャンバスラインに印加する電
圧を、各スキャンバスラインに接続するnチャネルおよ
びpチャネルの”am)ランジスタのそれぞれに関して
、全トランジスタを導通可能な電圧とした後、導通して
いるトランジスタのうち閾値電圧が最も高いトランジス
タが非導通となる如く時分割的に変化させることを特徴
とする。
[Detailed Description of the Invention] [Summary] Regarding an active matrix liquid crystal display device that can achieve high-definition and high-quality display and a method for driving the same, the present invention relates to an active matrix liquid crystal display device that can achieve high-definition, high-quality display, and a method for driving the same. In addition to reducing the number of lines,
In order to enable interlaced driving, a plurality of n-channel thin film transistors with different threshold voltages are installed at each intersection of the scan canvas line and the data bus line, which are arranged orthogonally to each other, and The configuration includes a p-channel thin film transistor and a plurality of pixel electrodes each driven by each thin film transistor, and when scanning each scan canvas line, the voltage applied to each scan canvas line is controlled by each scan canvas line. For each of the n-channel and p-channel "am" transistors connected to the line, after setting all the transistors to a voltage that allows them to conduct, time division is performed such that the transistor with the highest threshold voltage among the conductive transistors becomes non-conductive. It is characterized by changing.

〔産業上の利用分野〕 本発明は、高精細で高画質表示を達成できるアクティブ
マトリクス型液晶表示装置とその駆動方法に関する。
[Industrial Application Field] The present invention relates to an active matrix liquid crystal display device that can achieve high-definition and high-quality display, and a method for driving the same.

近年、液晶表示パネルはポケットテレビ等での実用化が
進んでおり、更に情報端末等の用途を目指して高精細化
や高画質化が要求されている。
In recent years, liquid crystal display panels have been increasingly put to practical use in pocket televisions and the like, and higher definition and higher image quality are also being demanded for use in information terminals and the like.

〔従来の技術〕[Conventional technology]

従来のアクティブマトリクス型液晶表示パネルは、第4
図の等価回路に示す如く、スキャンバスラインSBとデ
ータバスラインDBとの交差部に、画素電極Eと各画素
電極E対応に薄膜トランジスタ(TPT)Tとを配置し
ている。
Conventional active matrix liquid crystal display panels
As shown in the equivalent circuit in the figure, a pixel electrode E and a thin film transistor (TPT) T corresponding to each pixel electrode E are arranged at the intersection of the scan canvas line SB and the data bus line DB.

このアクティブマトリクス型液晶表示パネルを情報端末
用を目指して高精細化するためには、パスライン抵抗を
所定値以下に保つため、スキャンバスラインSBおよび
データバスラインDBの幅を、ある値より細くできない
、そのため、表示領域中に占める画素電極Eの面積の割
合、即ち開口率が低下し、表示が暗くなるという問題が
ある。
In order to improve the definition of this active matrix liquid crystal display panel for use in information terminals, the widths of the scan canvas lines SB and data bus lines DB must be made thinner than a certain value in order to keep the pass line resistance below a predetermined value. Therefore, there is a problem that the proportion of the area of the pixel electrode E in the display area, that is, the aperture ratio decreases, and the display becomes dark.

また、パスライン数の増加に伴い、フレキシブル・ケー
ブルのピッチや、ドライバIC数の増加が問題となる。
Furthermore, as the number of pass lines increases, problems arise with the pitch of flexible cables and the increase in the number of driver ICs.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このような問題を解消するため、互いに直交配置したス
キャンバスラインSBとデータバスラインDBとの各交
差部に、それぞれ複数個の画素電極Eおよび各画素電極
対応の薄膜トランジスタTを設け、それら各交点位置に
設けた薄膜トランジスタの閾値電圧vthをそれぞれ異
ならしめた構成や、上記各交点位置に配設する複数個の
薄膜トランジスタを、nチャネルとpチャネルの組合せ
とした構成を、本発明者らは先に提案した。
In order to solve this problem, a plurality of pixel electrodes E and a thin film transistor T corresponding to each pixel electrode are provided at each intersection of the scan bus line SB and the data bus line DB, which are arranged orthogonally to each other, and The present inventors have previously proposed a configuration in which the threshold voltages vth of thin film transistors provided at different positions are made different, and a configuration in which a plurality of thin film transistors provided at each of the above intersection positions are a combination of n-channel and p-channel. Proposed.

前者の構成では、スキャンバスラインとデータバスライ
ンのいずれか一方または双方のライン数を低減できるが
、インターレース駆動を行なうことができず、後者の構
成ではライン数を低減できるのは、スキャンバスライン
とデータバスラインのうち、いずれか一方に限られる。
In the former configuration, the number of scan canvas lines and/or data bus lines can be reduced, but interlaced driving cannot be performed, and in the latter configuration, the number of lines can be reduced only in scan canvas lines. and data bus line.

液晶表示装置が大型化かつ高精細化する趨勢下にあって
は、スキャンバスライン数もデータバスライン数も共に
増大し、双方ともにライン数を低減することが強く要請
されるとともに、インターレース駆動も不可欠となる。
As liquid crystal display devices become larger and have higher definition, both the number of scan bus lines and the number of data bus lines are increasing, and there is a strong demand to reduce the number of lines for both. becomes essential.

本発明は上記要請に基づいてなされたものであって、ア
クティブマトリクス型液晶表示装置のスキャンバスライ
ンとデータバスラインの双方ともに、ライン数を低減す
るとともに、インターレース駆動をも可能とすることを
目的とする。
The present invention has been made based on the above-mentioned requirements, and an object of the present invention is to reduce the number of lines for both scan canvas lines and data bus lines of an active matrix type liquid crystal display device, and also to enable interlaced driving. shall be.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のアクティブマトリクス型液晶表示装置は、上記
問題点を解決するため、互いに直交配置されたスキャン
バスラインとデータバスラインとの各交差部に、互いに
閾値電圧の異なるnチャネル薄膜トランジスタと、互い
に閾値電圧の異なるpチャネル薄膜トランジスタ、及び
、各薄膜トランジスタのそれぞれにより駆動される画素
電極とを設けた構成とする。
In order to solve the above-mentioned problems, the active matrix liquid crystal display device of the present invention includes n-channel thin film transistors having different threshold voltages at each intersection of the scan canvas line and the data bus line, which are arranged orthogonally to each other. The configuration includes p-channel thin film transistors with different voltages and pixel electrodes driven by each of the thin film transistors.

またその駆動方法は、前記各スキャンバスラインを走査
するに際し、各スキャンバスラインに印加する電圧を、
各スキャンバスラインに接続するnチャネルおよびpチ
ャネルの薄膜トランジスタのそれぞれに関して、全素子
を導通可能な電圧とした後、導通している素子のうち閾
値電圧が最も高い素子が非導通となる如く時分割的に変
化させる。
In addition, the driving method is such that when scanning each scan canvas line, the voltage applied to each scan canvas line is
For each of the n-channel and p-channel thin film transistors connected to each scan canvas line, after setting all the elements to a voltage that enables conduction, time division is performed such that the element with the highest threshold voltage among the conductive elements becomes non-conductive. to change.

第1図(alは本発明に係るアクティブマトリクス型液
晶表示装置の構成例を示す図であって、スキャンバスラ
インSBとデータバスラインDBとの各交差部に、閾値
電圧vthの異なる2個のnチャネル薄膜トランジスタ
と、2個のpチャネル薄膜トランジスタを設けた例であ
る。
FIG. 1 (al) is a diagram showing a configuration example of an active matrix liquid crystal display device according to the present invention, in which two cells with different threshold voltages vth are provided at each intersection of a scan canvas line SB and a data bus line DB. This is an example in which an n-channel thin film transistor and two p-channel thin film transistors are provided.

上記4個の薄膜トランジスタT、−T、の閾値電圧特性
を、第1図(blにVthl〜Vth4で示す如く選ぺ
ば、第1図(alの構成は、スキャンバスラインSBを
挟んで、上側にnチャネル素子、下側にpチャネル素子
を、スキャンバスラインSBに沿って配列した例となる
If the threshold voltage characteristics of the four thin film transistors T and -T are selected as indicated by Vthl to Vth4 in FIG. 1 (bl), the configuration of FIG. This is an example in which n-channel elements are arranged on the upper side and p-channel elements on the lower side along the scan canvas line SB.

上記構成とした場合、スキャンバスラインSBに印加す
る走査電圧の極性により、nチャネル素子T r、 T
 * 、またはpチャネル素子T、、T、のいずれか一
方のみが選択対象となり、他方は電圧の値に無関係に非
選択状態を保つ。
In the case of the above configuration, depending on the polarity of the scanning voltage applied to the scan canvas line SB, the n-channel elements T r, T
*, or p-channel elements T, , T, are selected, and the other remains unselected regardless of the voltage value.

また、選択対象となった素子群T+、Tz  (または
T s、 T −)のうち、閾値電圧V the、 V
 thz  (またはV thz、 V th4)の絶
対値が、印加された走査電圧V+、V*  (またはV
IV4)の絶対値より高いものは非選択すなわちオフと
なり、低いものは選択されてオンとなる。
Furthermore, among the selected element groups T+, Tz (or T s, T −), the threshold voltages V the, V
The absolute value of thz (or V thz, V th4) is the applied scanning voltage V+, V* (or V
Those higher than the absolute value of IV4) are unselected or turned off, and those lower than the absolute value are selected and turned on.

従って、各スキャンバスラインの選択時に、各スキャン
バスラインに印加する走査電圧の極性を正または負に選
び、その極性で駆動対象となる極性の薄膜トランジスタ
を、最初は全部オンとし、次に、このオンとなった薄膜
トランジスタのうち、閾値の絶対値が最高のもの以外が
オンとなる電圧を印加し、以後これを順次繰り返して、
当該スキャンバスライン選択時に、そのスキャンバスラ
インに接続する薄膜トランジスタのうち、当該極性の駆
動対象素子のすべてを駆動する。この操作を印加電圧の
極性を変えて繰り返す。
Therefore, when selecting each scan canvas line, select the polarity of the scanning voltage applied to each scan canvas line as positive or negative, turn on all the thin film transistors of the polarity to be driven with that polarity, and then Among the thin film transistors that have been turned on, a voltage is applied that turns on all but the one with the highest absolute value of the threshold, and this is then repeated sequentially.
When the scan canvas line is selected, all of the drive target elements of the polarity among the thin film transistors connected to the scan canvas line are driven. This operation is repeated by changing the polarity of the applied voltage.

なお、一つのラインを駆動するに際し、同一極性の素子
は1フィールド内で駆動を完了する必要があるが、極性
の異なる素子は、連続する2つのフィールドに分けて駆
動してもよく、これを利用すれば、インターレース駆動
を行なうことができる。
Note that when driving one line, elements with the same polarity must complete driving within one field, but elements with different polarities may be driven in two consecutive fields; If used, interlaced driving can be performed.

同一ライン上の2つの極性の素子を、すべて1フィール
ド内で駆動する場合には、電圧の極性は任意の順に選択
できる。即ち、正または負の電圧を連続して印加しても
よく、正負の電圧を交互に印加してもよく、その順序は
限定されない、ただし、同一極性の電圧間では、前述し
た順に電圧値を選択することを要する。
When driving two polarity elements on the same line within one field, the voltage polarities can be selected in any order. In other words, positive or negative voltages may be applied continuously, or positive and negative voltages may be applied alternately, and the order is not limited. However, between voltages of the same polarity, the voltage values should be applied in the order described above. It requires a choice.

〔作 用〕[For production]

上記構成とすれば、同一バスラインを介して時分割的に
電圧を印加することにより、4個以上の複数画素を駆動
できる。
With the above configuration, four or more pixels can be driven by time-divisionally applying voltages via the same bus line.

従って、上記複数個(n個)の画素をi行×j列(但し
、1Xj=n)に配置すれば、1本のスキャンバスライ
ンでi行の画素を駆動でき、また1本のデータバスライ
ンでj列の画素を駆動できるので、スキャンバスライン
数は1 / iに、データバスライン数は1/jに低減
できる。
Therefore, by arranging the above-mentioned plurality of pixels (n pixels) in i rows x j columns (where 1Xj=n), one scan canvas line can drive the pixels in the i row, and one data bus Since pixels in j columns can be driven by line, the number of scan canvas lines can be reduced to 1/i, and the number of data bus lines can be reduced to 1/j.

更に、上記構成で、隣接する2つの画素電極ラインの一
方にはnチャネル素子のみを配置し、他方にはpチャネ
ル素子のみを配置することにより、インターレース駆動
が可能となる。
Furthermore, in the above configuration, by arranging only n-channel elements on one of two adjacent pixel electrode lines and arranging only p-channel elements on the other, interlaced driving becomes possible.

アクティブマトリクス型液晶表示パネルを上述の構成と
することにより、スキャンバスライン及びデータバスラ
インの数を低減でき、従って、開口率を向上させ、ドラ
イバICの数を減少することができる。
By configuring the active matrix liquid crystal display panel as described above, it is possible to reduce the number of scan canvas lines and data bus lines, thereby improving the aperture ratio and reducing the number of driver ICs.

〔実 施 例〕〔Example〕

以下本発明の実施例を、第2図を参照しながら説明する
Embodiments of the present invention will be described below with reference to FIG.

以下本発明を、スキャンバスラインSBとデータバスラ
インDBとの各交差部に、それぞれ4個の画素を配置し
た実施例により説明する。
The present invention will be explained below using an example in which four pixels are arranged at each intersection of the scan canvas line SB and the data bus line DB.

同図(a)に示す一実施例は、スキャンハスラインSB
とデータバスラインDBとの各交差部に、画素電極E、
〜E4と、これらを駆動する薄膜トランジスタT1〜T
4が配設した例である。
One embodiment shown in FIG.
A pixel electrode E,
~E4 and the thin film transistors T1~T that drive them
4 is an example of the arrangement.

上記4個の薄膜トランジスタとしては、その電流−電圧
特性が、同図(b)に電圧−電流特性を■及び■で示す
2個のnチャフル素子と、■及び■で示す2個のpチャ
ネル素子を用いる。
The above-mentioned four thin film transistors are two n-chuffle devices whose current-voltage characteristics are shown in FIG. Use.

今、■〜■の電圧特性を有する薄膜トランジスタを、そ
れぞれT■〜T■で示し、その配置場所と駆動方法を順
に説明する。
Thin film transistors having the voltage characteristics (1) to (2) are indicated by T (2) to (T), respectively, and their arrangement locations and driving methods will be explained in order.

同図(C1は上記T、〜T4の位置に、それぞれT■〜
T■を配置した例を示す。各パスラインの交差部に配置
された4個の薄膜トランジスタT■〜T■は、同一スキ
ャンバスライン、同一データバスラインにより駆動され
る。その駆動方法を同図(d)により説明する。
In the same figure (C1 is at the position of T, ~T4, respectively,
An example of placing T■ is shown. The four thin film transistors T■ to T■ arranged at the intersections of the respective pass lines are driven by the same scan canvas line and the same data bus line. The driving method will be explained with reference to FIG.

当該4個の薄膜トランジスタが接続するスキャンバスラ
インSBを走査するに際し、まずnチャネル素子T■、
T■のうち、閾値電圧の高い方の素子T■の閾値電圧V
thlより高い正の電圧V。
When scanning the scan canvas line SB to which the four thin film transistors are connected, first the n-channel elements T■,
Threshold voltage V of the element T■ with higher threshold voltage among T■
A positive voltage V higher than thl.

を印加する。この電圧を印加した時には、nチャネル素
子T■、T■の双方ともオンとなり、データバスライン
DBから印加された表示データが、画素電極E+、Et
に書き込まれる。E2に書き込まれた表示データは、本
来E1に書き込むデータであって、E2には不要である
が、次のタイミングで正しいデータが書き込まれ、視覚
的には認識できず、問題にはならない。
Apply. When this voltage is applied, both n-channel elements T■ and T■ are turned on, and the display data applied from the data bus line DB is transferred to the pixel electrodes E+ and Et.
will be written to. The display data written to E2 is originally data to be written to E1 and is unnecessary to E2, but the correct data will be written at the next timing and will not be visually recognizable, causing no problem.

次いで、Vthlより低く、vthtより高い正の電圧
■2を印加する。この電圧を印加した時には、T■は導
通せず、T■のみがオンとなり、画素電極E、に正しい
データが書き込まれ、表示される。
Next, a positive voltage (2) lower than Vthl and higher than vtht is applied. When this voltage is applied, T■ is not conductive, only T■ is turned on, and correct data is written to the pixel electrode E and displayed.

この間、2個のpチャネル素子はオフ状態を保つので、
表示データは一切書き込まれない。
During this time, the two p-channel devices remain off, so
No display data is written.

次に、負の電圧を印加してpチャネル素子T■とT■を
駆動するのであるが、まず閾値電圧の絶対値が大きい方
の素子T■の閾値電圧Vth:+よりも絶対値が大きい
負の電圧■、を印加する。これにより、pチャネル素子
T■とT■は、双方ともオンとなり、表示データが画素
電極E3.E4に書き込まれる。ここで画素電極E4に
書き込まれた表示データは正しくない。
Next, a negative voltage is applied to drive the p-channel elements T■ and T■.First, the absolute value of the threshold voltage of the element T■ whose absolute value is larger than that of the threshold voltage Vth:+ is applied. Apply negative voltage ■. As a result, p-channel elements T■ and T■ are both turned on, and display data is transferred to pixel electrode E3. Written to E4. The display data written to the pixel electrode E4 here is incorrect.

次いで、絶対値がT■の閾値電圧Vth3より小さく、
T■の閾値電圧Vth4より大きい負の電圧■4を印加
し、T■をオンにする。この時、T■はオフとなる。こ
れにより、画素電極E4に正しい表示データが書き込ま
れる。上記正しくない表示データが表示されるのは、こ
れまた−瞬のことであって、視覚的には全く認識されな
い。
Then, the absolute value is smaller than the threshold voltage Vth3 of T■,
A negative voltage (4) larger than the threshold voltage Vth4 of T (2) is applied to turn on T (2). At this time, T■ is turned off. As a result, correct display data is written to the pixel electrode E4. The above-mentioned incorrect display data is displayed in an instant, and is not visually recognized at all.

この負の電圧を印加した時には、2個のnチャネル素子
T■、T■はオフ状態を保ち、表示内容に変化はない。
When this negative voltage is applied, the two n-channel elements T2 and T2 remain in the off state, and there is no change in the displayed content.

以上の動作を順次各スキャンバスラインで行なうことに
より、パネル全画面にデータ電圧を書き込むことができ
る。
By sequentially performing the above operations on each scan line, data voltages can be written to the entire screen of the panel.

4個の薄膜トランジスタT■〜T■は、第2図(e)あ
るいは(glに示すように配置してもよい。
The four thin film transistors T■ to T■ may be arranged as shown in FIG. 2(e) or (gl).

(e)はT+ 〜Taの位置に、T■、T■、T■。(e) T■, T■, T■ at the positions of T+ to Ta.

T■を配置した例である。これの駆動には、当該4個の
薄膜トランジスタが接続するスキャンバスラインSBに
印加する走査電圧を、同図(f)に示すように、V +
、 V 3. V z、 V 4と変化することにより
行なうことができる。
This is an example in which T■ is arranged. To drive this, the scan voltage applied to the scan canvas line SB to which the four thin film transistors are connected is V +
, V3. This can be done by changing V z and V 4.

この配置例は、nチャネル素子とpチャネル素子の閾値
電圧の絶対値の大きいもの同士、小さいもの同士を同一
行に配置した例であって、閾値電圧の絶対値の高いもの
を並べた行を先に駆動し、その直後に閾値電圧の絶対値
の小さいものを配置した行を駆動する。
In this arrangement example, n-channel devices and p-channel devices with large absolute values of threshold voltages and small threshold voltages are arranged in the same row. It is driven first, and immediately after that, the row in which the absolute value of the threshold voltage is arranged is driven.

また、同図(glは先に説明した(C)のnチャネル素
子とpチャネル素子を反対にした例である。この場合に
は、同図(hlに示すように、まず負の電圧を印加して
pチャネル素子T■とT■を駆動し、次いで正の電圧を
印加して、nチャネル素子T■。
In addition, in the same figure (gl is an example in which the n-channel device and p-channel device of (C) explained earlier are reversed. In this case, as shown in the same figure (hl), first apply a negative voltage. to drive the p-channel devices T■ and T■, and then apply a positive voltage to drive the n-channel device T■.

T■の順に走査する。Scan in the order of T■.

なお、上記一実施例では、走査は上から下に向かって行
なうものとして説明した。
In the above embodiment, the scanning is performed from top to bottom.

以上述べた3つは、いずれもノン・インターレース走査
を行なう例であり、次に第3図(a)〜(d)により、
インターレース走査を行なう例を説明する。
The three cases mentioned above are all examples of non-interlaced scanning, and as shown in Figs. 3(a) to (d),
An example of interlaced scanning will be explained.

この場合には、nチャネル素子同士、pチャネル素子同
士を、同一行に配置することが必要である。
In this case, it is necessary to arrange the n-channel devices and the p-channel devices in the same row.

同図(alは、pチャネル素子T■とT■を前位の行に
、nチャネル素子T■とT■を後位の行に配置した例で
ある。
The figure (al) is an example in which p-channel elements T■ and T■ are arranged in the front row, and n-channel elements T■ and T■ are arranged in the rear row.

これを駆動するには、同図(blに示すように、前位の
画素行を駆動するため、まず、当該スキャンバスライン
を走査する際に、負の電圧V、、V、を時分割的に印加
する。これにより、pチャネル素子T■、T■を介して
、画素電極E3.E4に表示データを書込む。
To drive this, as shown in the figure (bl), in order to drive the previous pixel row, first, when scanning the scan canvas line, negative voltages V, , V are applied in a time-division manner. As a result, display data is written to the pixel electrodes E3 and E4 via the p-channel elements T■ and T■.

次いで、次のフィールドで今度は正の電圧v1゜v8を
時分割的に印加し、nチャネル素子T■。
Next, in the next field, positive voltages v1 to v8 are applied in a time-division manner to the n-channel element T■.

T■を介して、画素電極E+、Etに表示データを書き
込む。
Display data is written to the pixel electrodes E+ and Et via T■.

このように、lフレームを2つのフィールドに分割し、
一方のフィールドでpチャネル素子を、他方のフィール
ドでnチャネル素子を駆動することにより、インターレ
ース走査が可能となる。
In this way, we divide the l frame into two fields,
Interlaced scanning is possible by driving a p-channel device in one field and an n-channel device in the other field.

インターレース走査を行なうには、同図(C)に示すよ
うに、上記(alとはnチャネル素子とpチャネル素子
を反対に配置してもよい、この場合には、走査に際して
印加する電圧を、Td)に示す如く、前位のフィールド
で正の電圧を印加し、後位のフィールドで負の電圧を印
加する。
To perform interlaced scanning, as shown in FIG. As shown in Td), a positive voltage is applied in the preceding field, and a negative voltage is applied in the subsequent field.

以上述べた如く本発明では、同一チャネル素子を閾値の
絶対値の大きい方から順次駆動する、そのためには、印
加する電圧を、その印加前にオンとなっている素子のう
ち、閾値電圧の最大のもののみがオフとなり、他はオン
となる電圧に選ぶ。
As described above, in the present invention, the same channel elements are driven in order from the one with the largest absolute value of the threshold value. In order to do this, the applied voltage is set to Choose a voltage that turns only one off and the others on.

そして、各パスラインの交差部に接続する薄膜トランジ
スタのすべてが、lフレーム内に各1回選択されればよ
く、2つのチャネルの駆動順序は特に限定する必要はな
い。
All of the thin film transistors connected to the intersection of each pass line need only be selected once in each frame, and the driving order of the two channels does not need to be particularly limited.

但し、インターレース駆動の場合には、1つのフレーム
を構成する2つのフィールドの一方で一方のチャネルの
素子を駆動し、他方で今一つのチャネルの素子を駆動す
る。この場合には、2つのチャネルの素子を、それぞれ
別個の画素行に配置することが必要である。
However, in the case of interlaced driving, the elements of one channel are driven in one of the two fields constituting one frame, and the element of the other channel is driven in the other field. In this case, it is necessary to place the elements of the two channels in separate pixel rows.

上記いずれの構成としても、スキャンバスラインSBお
よびデー、タバスラインDBの双方ともに配設数を低減
することができ、開口率が向上するばかりでなく、ドラ
イバICの数もそれに応じて低減する。
In any of the above configurations, it is possible to reduce the number of both the scan canvas lines SB and the data/tabus lines DB, which not only improves the aperture ratio but also reduces the number of driver ICs accordingly.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の構成説明図、 第2図は本発明一実施例説明図、 第3図は本発明の詳細な説明図、 第4図は従来の問題点説明図である。 図において、T、 ’r+〜T4は薄膜トランジスタ、
SBはスキャンバスライン、DBはデータバスライン、
E、E+ ”’E4は画素電極、■〜■は電流−電圧特
性の区分、T■〜T■は■〜■の特性を持つ薄膜トラン
ジスタ、■1〜v4は印加電圧、V th、 V th
+ 〜V th*は閾値電圧を示す。 〔発明の効果〕 以上説明した如く本発明によれば、アクティブマトリク
ス型液晶表示パネルの開口率が向上し、ドライバICの
数を減らすことができる。また、インターレース駆動も
容易である。 本硲EJRの旗ス゛賎胡国 第】図 (eJ (l) 不発5f4−支施例註り8図 第 2 図  (12ン 不発aft −r鉋oi !l as w第2図(号の
t) 本発9d化/l史施例訝りUa 第3図
FIG. 1 is an explanatory diagram of the configuration of the present invention, FIG. 2 is an explanatory diagram of one embodiment of the present invention, FIG. 3 is a detailed explanatory diagram of the present invention, and FIG. 4 is an explanatory diagram of conventional problems. In the figure, T,'r+~T4 are thin film transistors,
SB is the scan canvas line, DB is the data bus line,
E, E+ "'E4 is a pixel electrode, ■~■ are classifications of current-voltage characteristics, T■~T■ are thin film transistors with characteristics of ■~■, ■1~v4 are applied voltages, V th, V th
+ ~V th* indicates the threshold voltage. [Effects of the Invention] As described above, according to the present invention, the aperture ratio of an active matrix liquid crystal display panel can be improved and the number of driver ICs can be reduced. Furthermore, interlaced driving is also easy. The flag of the EJR is the flag of EJR (eJ (l) ) Original 9d/l history example question Ua Figure 3

Claims (4)

【特許請求の範囲】[Claims] (1)互いに直交配置されたスキャンバスライン(SB
)とデータバスライン(DB)との各交差部に、互いに
閾値電圧(Vth)の異なる複数のnチャネル薄膜トラ
ンジスタと、互いに閾値電圧の異なる複数のpチャネル
薄膜トランジスタ、及び、各薄膜トランジスタのそれぞ
れにより駆動される複数の画素電極(E)とを設けたこ
とを特徴とするアクティブマトリクス型液晶表示装置。
(1) Scan canvas lines (SB
) and the data bus line (DB), a plurality of n-channel thin film transistors with mutually different threshold voltages (Vth), a plurality of p-channel thin film transistors with mutually different threshold voltages, and a plurality of thin film transistors each driven by 1. An active matrix liquid crystal display device characterized in that a plurality of pixel electrodes (E) are provided.
(2)同一スキャンバスライン(SB)に接続する画素
電極(E)を、nチャネル薄膜トランジスタにより駆動
される画素電極と、pチャネル薄膜トランジスタにより
駆動される画素電極とからなる2つの群に区分し、該2
つの群に属する画素電極を、それぞれ前記スキャンバス
ラインに沿ってライン状に配列したことを特徴とする請
求項1記載のアクティブマトリクス型液晶表示装置。
(2) dividing the pixel electrodes (E) connected to the same scan canvas line (SB) into two groups consisting of pixel electrodes driven by n-channel thin film transistors and pixel electrodes driven by p-channel thin film transistors, Part 2
2. The active matrix liquid crystal display device according to claim 1, wherein the pixel electrodes belonging to two groups are arranged in a line along the scan canvas line.
(3)前記各スキャンバスライン(SB)を走査するに
際し、各スキャンバスラインに印加する電圧を、各スキ
ャンバスラインに接続するnチャネルおよびpチャネル
の薄膜トランジスタのそれぞれに関して、全トランジス
タを導通可能な電圧とした後、導通しているトランジス
タのうち閾値電圧が最も高いトランジスタが非導通とな
る如く時分割的に変化させることを特徴とする請求項1
記載のアクティブマトリクス型液晶表示装置の駆動方法
(3) When scanning each scan canvas line (SB), the voltage applied to each scan canvas line can be set to conduct all the n-channel and p-channel thin film transistors connected to each scan canvas line. Claim 1: After the voltage is set, the voltage is changed in a time-division manner so that the transistor with the highest threshold voltage among the conductive transistors becomes non-conductive.
A method for driving the active matrix liquid crystal display device described above.
(4)前記スキャンバスライン(SB)に時分割的に印
加する電圧を、連続する2フィールドの一方において正
の電圧、他方において負の電圧として、インターレース
駆動を行なうことを特徴とする請求項2記載のアクティ
ブマトリクス型液晶表示装置の駆動方法。
(4) Interlace driving is performed by applying a voltage to the scan canvas line (SB) in a time-divisional manner as a positive voltage in one of two consecutive fields and a negative voltage in the other. A method for driving the active matrix liquid crystal display device described above.
JP32988389A 1989-12-19 1989-12-19 Active matrix type liquid crystal display device and driving method thereof Expired - Lifetime JP2836146B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32988389A JP2836146B2 (en) 1989-12-19 1989-12-19 Active matrix type liquid crystal display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32988389A JP2836146B2 (en) 1989-12-19 1989-12-19 Active matrix type liquid crystal display device and driving method thereof

Publications (2)

Publication Number Publication Date
JPH03189626A true JPH03189626A (en) 1991-08-19
JP2836146B2 JP2836146B2 (en) 1998-12-14

Family

ID=18226317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32988389A Expired - Lifetime JP2836146B2 (en) 1989-12-19 1989-12-19 Active matrix type liquid crystal display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP2836146B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353244B1 (en) * 1995-03-23 2002-03-05 Semiconductor Energy Laboratory, Co., Ltd. Semiconductor device and manufacturing method thereof
US7151017B2 (en) 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7348227B1 (en) 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353244B1 (en) * 1995-03-23 2002-03-05 Semiconductor Energy Laboratory, Co., Ltd. Semiconductor device and manufacturing method thereof
US7348227B1 (en) 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7816195B2 (en) 1995-03-23 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8574976B2 (en) 1995-03-23 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7151017B2 (en) 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7361577B2 (en) 2001-01-26 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2836146B2 (en) 1998-12-14

Similar Documents

Publication Publication Date Title
DE69416244T2 (en) Arrangement for reducing the power consumption in a matrix display with image change detection
US6933910B2 (en) Image display device and method thereof
US5124695A (en) Display device
US5253091A (en) Liquid crystal display having reduced flicker
US6822631B1 (en) Systems and methods for driving a display device
US5648793A (en) Driving system for active matrix liquid crystal display
CN107993629B (en) Driving method of liquid crystal display device
US5193018A (en) Active matrix liquid crystal display system using complementary thin film transistors
US20030090614A1 (en) Liquid crystal display
US20040135756A1 (en) High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line
CN107564453B (en) Display panel driving method
US8456398B2 (en) Liquid crystal display module
JPH06148680A (en) Matrix type liquid crystal display device
JP2007179017A (en) Image display device and method
CN111142298A (en) Array substrate and display device
US7042429B2 (en) Display device and method of driving same
EP1410374B1 (en) Display driver apparatus and driving method
US20020033787A1 (en) Driving method for a liquid crystal display device and driving circuits thereof
CN110164357B (en) Display device and driving method thereof
JPH03189626A (en) Active matrix type liquid crystal display device and its driving method
CN114627793A (en) Array substrate, display panel and display device
JPH08504040A (en) FLCD gray scale addressing method
US6518947B1 (en) LCD column driving apparatus and method
JPH0460583A (en) Driving circuit of liquid crystal display device
CN109830217B (en) Liquid crystal display panel, display device and driving method