JPH03188649A - Lsi wiring modifying method - Google Patents

Lsi wiring modifying method

Info

Publication number
JPH03188649A
JPH03188649A JP1327585A JP32758589A JPH03188649A JP H03188649 A JPH03188649 A JP H03188649A JP 1327585 A JP1327585 A JP 1327585A JP 32758589 A JP32758589 A JP 32758589A JP H03188649 A JPH03188649 A JP H03188649A
Authority
JP
Japan
Prior art keywords
wiring
segment
adjacent
data
display data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1327585A
Other languages
Japanese (ja)
Other versions
JP2829072B2 (en
Inventor
Yaroku Sugiyama
杉山 八六
Toshinari Hayashi
俊成 林
Akira Kaneko
明 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1327585A priority Critical patent/JP2829072B2/en
Publication of JPH03188649A publication Critical patent/JPH03188649A/en
Application granted granted Critical
Publication of JP2829072B2 publication Critical patent/JP2829072B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To decrease probability of short circuit between adjacent wirings and improve reliability, by a method wherein a shiftable wiring is automatically shifted by using routing data prepared on the basis of a routing algorithm. CONSTITUTION:Element layout of an LSI and its routing data are stored in a disk equipment 24; a specified amount of the routing data are read from the equipment 24 to a main memory 22; adjacent route is searched about the routing data. When one of the adjacent routes is not used all over the whole length of said wiring, a segment start pointer is modified to deal with the wiring grid on the side not used, and the route is shifted. Said shift requires the condition that wirings do not exist at the adjacent wiring grid position in the moving direction when the route is shifted.

Description

【発明の詳細な説明】 〔概 要〕 移動対象配線の両隣に配線済の配線の有無判定を用いて
配線の移動を行なうLSI配線変更方法に関し、 配線アルゴリズムに従って作成された配線データを用い
て配線済の配線のうち、配線移動可能な配線を自動的に
移動させ得ることをその目的とし、半導体基板上に形成
される各素子間を接続する配線であって同一配線配置格
子位置上に存在する各配線対応の配線位置表示データを
各配線位置対応に割り当てられたアクセスポインタで読
出し可能に格納するCADシステムにおいて、前記配線
位置表示データを対応アクセスポインタを用いて読み出
して前記半導体基板上で両隣となる配線対応の配線位置
表示データ内の配線区間のデータの比較を為し、比較さ
れた配線位置表示データ対応の配線が前記半導体基板上
の単位配線配置格子間隔だけ移動させた状態において隣
り合う配線との間になお、1単位配線配置格子間隔以上
の間隔で隣り合うならば該移動対象配線の配線位置表示
データのアクセスポインタを前記移動方向において1つ
隣りとなる配線配置格子のアクセスポインタへ変更する
ようにして構成した。
[Detailed Description of the Invention] [Summary] Regarding an LSI wiring change method that moves a wiring by determining whether or not there are wires that have been routed on both sides of the wiring to be moved, the wiring is performed using wiring data created according to a wiring algorithm. The purpose is to automatically move movable wiring among already completed wiring, and it is a wiring that connects each element formed on a semiconductor substrate and exists on the same wiring layout grid position. In a CAD system in which wiring position display data corresponding to each wiring is stored in a readable manner using an access pointer assigned to each wiring position, the wiring position display data is read out using the corresponding access pointer, and the wiring position display data is read out using the corresponding access pointer, and the wiring position display data is read out using the corresponding access pointer. The data of the wiring sections in the wiring position display data corresponding to the wirings are compared, and the wiring corresponding to the compared wiring position display data is moved by the unit wiring arrangement grid interval on the semiconductor substrate, and the wirings are adjacent to each other. If they are adjacent to each other at an interval of one unit wiring arrangement grid interval or more, the access pointer of the wiring position display data of the wiring to be moved is changed to the access pointer of the one adjacent wiring arrangement grid in the movement direction. I configured it as follows.

〔産業上の利用分野] 本発明は、移動対象配線の両隣に配線済の配線の有無判
定を用いて配線の移動を行なうLSI配線変更方法に関
する。
[Industrial Field of Application] The present invention relates to an LSI wiring change method that moves a wiring by determining whether or not there are already wires on both sides of the wiring to be moved.

各種の電子製品にはLSIが用いられるに至っているが
、そのLSIの歩留りは、現在のところあまり良くない
、その原因は、LSIを形成する配線間の短絡にあると
言われている。LSIを形成する配線は、半導体基板上
の予め決められた配線配置格子位置に為されるが、その
位置決定は、従来配線アルゴリズムに従って行なわれる
。その配線アルゴリズムは、各種の方式があるが、これ
によって決定される配線配置格子位置は、前述のような
配線間に短絡が生ずるか否かと言うこととは、全く別個
に如何にして多数の素子と配線とを限られた半導体基板
上の所要領域にコンパクトに集積化するかということか
ら決定される。
Although LSIs have come to be used in various electronic products, the yield of LSIs is currently not very good, and the reason for this is said to be short circuits between wirings forming LSIs. Wiring forming an LSI is placed at predetermined wiring layout grid positions on a semiconductor substrate, and the positions are determined according to a conventional wiring algorithm. There are various wiring algorithms, but the wiring layout grid positions determined by these algorithms are completely different from determining whether or not a short circuit will occur between wiring as described above. The decision is made based on whether or not the wiring and wiring can be integrated compactly in the required area on the limited semiconductor substrate.

(従来の技術] 前述の如く、LSIを形成するそれぞれの配線は、予め
選定された配線アルゴリズムに従って爲されるが、その
配線に使用される領域は、半導体基板の約70%であり
、残り30%がセル領域である。そして、配線に使用さ
れる頭載内に占める配線占有面積は、使用される配線ア
ルゴリズムにもよって異なるが、高々50%留まりであ
る。つまり、配線が置かれていない半導体基板面が、実
際に配線が形成される領域の約50%も残ったままであ
る。
(Prior Art) As mentioned above, each wiring forming an LSI is wired according to a preselected wiring algorithm, and the area used for the wiring is approximately 70% of the semiconductor substrate, with the remaining 30% being used for wiring. % is the cell area.Also, the area occupied by the wiring within the overhead space used for wiring varies depending on the wiring algorithm used, but it remains at most 50%.In other words, no wiring is placed. Approximately 50% of the area on the semiconductor substrate surface where wiring is actually formed remains.

(発明が解決しようとする課題〕 前述のような半導体基板上の素子及び配線の集積化状況
にあるのが現状であるが、そのような集積化の状態にお
けるLSIの歩留りは、前述の如く低い値である。その
大きな原因は配線間の短絡にあること、又前述の通りで
ある。
(Problems to be Solved by the Invention) The current situation is that elements and wiring on a semiconductor substrate are integrated as described above, but the yield of LSI in such an integrated state is low as described above. The main cause of this is short circuits between wiring lines, as mentioned above.

配線間の短絡は、勿論集積化において用いられる極めて
狭い間隔の配線配置格子位置に由来するが、前述のよう
な配線は、素子との関係で密に配置される、即ち配線配
置格子間隔毎に配線が走るところもあれば、粗に配置さ
れる、即ち配線配置格子間隔を幾つか隔てて配線が走っ
ているところもある。
Short circuits between wires, of course, result from the extremely narrowly spaced wire placement grid positions used in integration, but the aforementioned wires are closely spaced in relation to the elements, i.e., at every wire placement grid spacing. There are places where the wiring runs, and there are places where the wiring is arranged sparsely, that is, the wiring runs at several wiring grid intervals.

前述のような配線アルゴリズムに従って決定される配線
であっても、今述べたように配線間にゆとりのある箇所
も、半導体基板上に配置される配線数が数十乃至数百万
本もの多さになると、比較的に多数に上る。この事実を
LSIの歩留り向上に有効に活用することが考えられる
Even if the wiring is determined according to the wiring algorithm described above, even in places where there is space between the wirings as just mentioned, the number of wirings placed on the semiconductor substrate is tens to millions. In this case, the number is relatively large. It is conceivable that this fact can be effectively utilized to improve the yield of LSI.

しかし、前述のような活用箇所は、数十万及至数百万本
の配線の中ののどこにあるかということを、前述の配線
アルゴリズムに従って決定された配線データを用いて判
別していくことは、極めて煩雑な作業となるばかりでな
く、それに要する労力負担も大きい。
However, it is not possible to use wiring data determined according to the wiring algorithm described above to determine where among the hundreds of thousands to millions of wires the usage point is located as described above. This is not only an extremely complicated task, but also requires a large amount of labor.

本発明は、斯かる問題点に鑑みて創作されたもので、配
線アルゴリズムに従って作成された配線データを用いて
配線済の配線のうち、配線移動可能な配線を自動的に移
動させ得るLSI配線変更方法を提供することをその目
的とする。
The present invention was created in view of such problems, and is an LSI wiring modification method that can automatically move movable wiring among already routed wiring using wiring data created according to a wiring algorithm. Its purpose is to provide a method.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、半導体基板上に形成される各素子間を接続す
る配線であって同一配線配置格子位置上に存在する各配
線対応の配線位置表示データを各配線位置対応に割り当
てられたアクセスポインタで読出し可能に格納するCA
Dシステムにおいて、前記配線位置表示データを対応ア
クセスポインラダを用いて読み出して前記半導体基板上
で両隣となる配線対応の配線位置表示データ内の配線区
間のデータの比較を為し、比較された配線位置表示デー
タ対応の配線が前記半導体基板上の単位配線配置格子間
隔だけ移動させた状態において隣り合う配線との間にな
お、1単位配線配置格子間隔以上の間隔で隣り合うなら
ば該移動対象配線の配線位置表示データのアクセスポイ
ンタを前記移動方向において1つ隣りとなる配線配置格
子のアクセスポインタへ変更するようにして構成される
The present invention provides wiring position display data for each wiring that connects each element formed on a semiconductor substrate and exists on the same wiring layout grid position using an access pointer assigned to each wiring position. CA to be stored readably
In the D system, the wiring position display data is read out using a corresponding access point ladder, data of wiring sections in the wiring position display data corresponding to the wirings on both sides on the semiconductor substrate are compared, and the compared wirings are If the wiring corresponding to the position display data is moved by the unit wiring arrangement grid spacing on the semiconductor substrate and the adjacent wirings are still adjacent to each other at an interval of one unit wiring arrangement grid spacing or more, then the wire to be moved is The access pointer of the wiring position display data is changed to the access pointer of the wiring layout grid that is one adjacent in the moving direction.

〔作 用〕[For production]

従来のCADシステム上で生成され、ディスク装置等に
格納されている配線データ内のアクセスポインタで読み
出される配線位置表示データを用いてその配線位置表示
データによって表示される配線が両隣りとなる配線対応
の配線位置表示データ内の配線区間データを比較する。
Using wiring position display data that is generated on a conventional CAD system and read out using an access pointer in the wiring data stored in a disk device, etc., the wires displayed by the wiring position display data are adjacent to each other on both sides. Compare the wiring section data in the wiring position display data.

比較対象配線が、半導体基板上の1単位配線配置格子間
隔だけ移動させた状態において当該配線が両隣となる配
線との間になお、1単位配線配置格子間隔以上の間隔が
残されている場合には、前記移動対象の配線対応のアク
セスポインタを前記移動方向において1単位配線配置格
子のアクセスポインタへ変更する。
When the wiring to be compared is moved by one unit wiring layout grid spacing on the semiconductor substrate, and a gap of one unit wiring layout grid spacing or more still remains between the wiring and the wiring on both sides. changes the access pointer corresponding to the wire to be moved to the access pointer of one unit wire placement grid in the moving direction.

この配置位置の移動により、配線間の短絡の確率を低下
させることができる。LSIの歩留りの向上となるし、
信軌性の向上ともなる。
By moving the arrangement position, it is possible to reduce the probability of short circuit between wirings. It will improve the yield of LSI,
It also improves reliability.

〔実施例〕〔Example〕

第1図は本発明を実施する電子計算機システムを示す。 FIG. 1 shows an electronic computer system implementing the present invention.

この図において、20は中央演算装置、(CPU)22
は主メモリ、24はディスク装置、26はデイスプレィ
装置である。これらの装置20.22.24.26はバ
ス28を介して相互に接続される。デイスプレィ装置2
6には、キーボード30が設けられている。そのディス
ク装置24には、前記電子計算機システムに構築されて
いる、前述のような公知のCADによって設計された大
規模集積回路(LSI)についての素子レイアウト、及
びそれら素子を接続する配線を示すデータが格納される
ほか、そのデータを生成するためのプログラム、並びに
第2図に示す本発明の処理フローを実行するプログラム
も格納されている。
In this figure, 20 is a central processing unit (CPU) 22
24 is a main memory, 24 is a disk device, and 26 is a display device. These devices 20.22.24.26 are interconnected via a bus 28. Display device 2
6 is provided with a keyboard 30. The disk device 24 stores data indicating the element layout of a large-scale integrated circuit (LSI) designed by the above-mentioned known CAD, which is built in the computer system, and the wiring connecting these elements. In addition to storing therein, a program for generating the data and a program for executing the processing flow of the present invention shown in FIG. 2 are also stored.

それらデータの内、本発明との関連で必要になる、配線
を示すデータを以下、配線データと呼ぶ。そして、その
配線データは、第3図に示すようなリスト構造で、半導
体基板上での物理的な配線位置を記述している。そのセ
グメントリストを参照番号50で参照する。ただし、第
3図は第4図との具体的関連で表した例を示している。
Among these data, data indicating wiring, which is necessary in connection with the present invention, is hereinafter referred to as wiring data. The wiring data has a list structure as shown in FIG. 3, and describes physical wiring positions on the semiconductor substrate. Reference number 50 refers to the segment list. However, FIG. 3 shows an example expressed in a specific relationship with FIG. 4.

その半導体基板上での物理的な配線の状況の例を第4図
の参照番号54の中に模式的に示す。第4図(第3図)
の左側に示す参照番号52は、前述の第2図に示す本発
明の処理フローを実行するプログラムの中で用いられる
セグメントスタートポインタの各々を示す。それらのセ
グメントスタートポインタは、それぞれ前記半導体基板
上に形成される配線配置格子の横方向ライン毎に1つず
つあって、セグメントリスト内の最初のセグメントを指
している。
An example of the physical wiring situation on the semiconductor substrate is schematically shown in reference numeral 54 in FIG. Figure 4 (Figure 3)
Reference numerals 52 shown on the left side of FIG. 2 indicate each segment start pointer used in a program that executes the processing flow of the present invention shown in FIG. 2 described above. There is one segment start pointer for each horizontal line of the wiring layout grid formed on the semiconductor substrate, and each segment start pointer points to the first segment in the segment list.

そのセグメントスタートポインタは、前記第3図に示す
セグメントリスト構造内の各セグメントのスタートアド
レスである。各セグメントは、当該セグメントによって
記述される配線の始点座標値、終点座標値及びポインタ
、並びにその他の属性データから成る。セグメントは、
前記セグメントスタートポインタによって表される前記
配線配置格子の横方向ライン内に存在する各配線毎にあ
り、それらのセグメントの各々は、前述のポインタによ
ってチェーンされている。ただし、当該横方向ライン内
の最後のセグメントのポインタにはそのチェーン終了デ
ータが置かれ、又1つのセグメントのみの場合には、チ
ェーン無しデータが置かれる。
The segment start pointer is the start address of each segment in the segment list structure shown in FIG. 3 above. Each segment consists of a starting point coordinate value, an ending point coordinate value, a pointer, and other attribute data of the wiring described by the segment. The segment is
For each wire existing within a horizontal line of the wire placement grid represented by the segment start pointer, each of those segments is chained by said pointer. However, the chain end data is placed in the pointer of the last segment in the horizontal line, and if there is only one segment, no-chain data is placed.

前述のようなシステム構成の下での本発明の処理を、以
下に説明する。
The processing of the present invention under the system configuration as described above will be explained below.

本発明の処理を開始するに先立って、前述のように、デ
ィスク装置24には、LSIの素子レイアウト及びその
配線を示すデータは、従来公知のCAD技法の下に生成
されて格納されているものとする。その配線及びその配
線データの例は、それぞれ第4図及び第3図に示すよう
なものであるとする。第2図に示す処理フローを実行す
るプログラムもディスク装置24に格納されているもの
とする。
Prior to starting the process of the present invention, as described above, data indicating the element layout of the LSI and its wiring is stored in the disk device 24, which has been generated using the conventionally known CAD technique. shall be. It is assumed that examples of the wiring and the wiring data are as shown in FIG. 4 and FIG. 3, respectively. It is assumed that a program for executing the processing flow shown in FIG. 2 is also stored in the disk device 24.

ディスク装置24に格納されている配線データについて
の、第2図に示す処理が開始されると、ディスク装置2
4から所定量ずつ配線データが主メモリ22へ読み込ま
れてその配線データにつき隣合う配線をサーチする(第
2図のSl参照)。
When the process shown in FIG. 2 regarding the wiring data stored in the disk device 24 is started, the disk device 2
A predetermined amount of wiring data from 4 is read into the main memory 22, and adjacent wiring is searched for the wiring data (see Sl in FIG. 2).

このサーチは、前述のセグメントスタートポインタを用
いて行ない、そのセグメントスタートポインタでアクセ
スされる各配線に対して施される。
This search is performed using the segment start pointer described above, and is applied to each wiring accessed by the segment start pointer.

その隣合う配線の各々につき、当該配線の両隣が空いで
いるか否かの判定を行なう(第2図の32参照)。当該
配線の両隣が空いていないならば(第2図の82のno
参照)、次の隣合う配線のサーチを行なう(第2図のS
1参照)、隣合う配線の内の片側がその当該配線全長に
渡って空いている場合には、該配線対応のセグメントス
タートポインタを前記空いている片側の配線配置格子対
応に変更してその配線の移動を行なう。その移動は、そ
の片側へ移動した状態においてその移動方向において隣
りとなる配線配置格子位置に配線が存在していないこと
を条件とする。これを第5図及び第6図を用いて説明す
ると、この移動前に第3番目の配線配置格子に対応する
セグメントスタートポインタとされていた配線■、■及
び■のためのセグメントスタートポインタは、第2番目
の配線配置格子のためのセグメントスタートポインタと
される(第5図及び第6図の52参照)。この移動は、
第1番目の配線配置格子の配線位置に配線部の配線がな
いから許される。このセグメントスタートポインタから
チェーンされる各セグメントのセグメントリスト内の位
置は、そのままである。
For each of the adjacent wires, it is determined whether or not both sides of the wire are vacant (see 32 in FIG. 2). If both sides of the wiring are not empty (No. 82 in Figure 2)
) and searches for the next adjacent wiring (see S in Figure 2).
(Refer to 1), if one side of the adjacent wiring is empty over the entire length of the wiring, change the segment start pointer corresponding to the wiring to correspond to the wiring layout grid of the empty side and start that wiring. move. This movement is conditioned on the condition that no wiring exists in the adjacent wiring placement grid position in the direction of movement in the state of movement to one side. To explain this using FIGS. 5 and 6, the segment start pointers for the wires ■, ■, and ■ that were set as the segment start pointers corresponding to the third wiring layout grid before this movement are as follows: This is used as the segment start pointer for the second wiring layout grid (see 52 in FIGS. 5 and 6). This movement is
This is allowed because there is no wiring in the wiring section at the wiring position of the first wiring layout grid. The position in the segment list of each segment chained from this segment start pointer remains the same.

隣合う配線の内の片側がその当該配線の一部に渡って空
いている場合には、その移動対象となる配線部分(第6
図の点線部分参照)に伴った新たなセグメントの生成を
行なう。その新たなセグメントは第6図の■及び0であ
る。セグメント[相]の生成は、そのセグメントスター
トポインタをセグメント■のセグメントスタートポイン
タと同一とし、当該セグメントの始点座標値を、例えば
216とし、終点座標値をそのままとして為される。
If one side of the adjacent wiring is vacant over a part of the wiring, the wiring part to be moved (the sixth
(See the dotted line in the figure) A new segment is generated. The new segments are ■ and 0 in FIG. A segment [phase] is generated by setting its segment start pointer to be the same as the segment start pointer of segment (2), setting the starting point coordinate value of the segment to 216, for example, and leaving the ending point coordinate value unchanged.

生成されたセグメント[相]は、配線データ内の最後の
セグメント@の次に置かれるが(第5図参照)、このセ
グメント[相]をセグメント■からチェーンされるよう
に、8亥セグメント■内のポインタは、セグメント■が
置かれる位置を指すように修正される。又、セグメント
■の生成は、そのセグメントスタートポインタを第9番
目の配線配置格子に対応するセグメントスタートポイン
タとし、当該セグメント内の始点座標値及び終点座標値
を、例えば151及び216として為される(第6図参
照)。セグメント@はセグメント■の次に置かれる(第
5図の50参照)。セグメント■の移動は第10番目の
配線配置格子の配線位置に配線部の配線がないから許さ
れる。
The generated segment [phase] is placed next to the last segment @ in the wiring data (see Figure 5), but this segment [phase] is placed within the 8 p segment ■ so that it is chained from segment ■. The pointer is modified to point to the location where segment ■ is placed. Furthermore, the generation of segment (■) is performed by setting the segment start pointer to the segment start pointer corresponding to the 9th wiring layout grid, and setting the start point coordinate value and end point coordinate value within the segment to, for example, 151 and 216 ( (See Figure 6). Segment @ is placed next to segment ■ (see 50 in FIG. 5). The movement of segment (2) is allowed because there is no wiring in the wiring section at the wiring position of the 10th wiring layout grid.

同様にして、セグメント■は、その配線全体の移動を、
又セグメント@は、その配線全体の移動、若しくはその
一部の移動が行なわれる。セグメント@が表わす配線の
一部移動の場合は、セグメント■が表わす配線の一部移
動と同様であり、その移動を一点鎖線で表わし、その移
動を表わすセグメント■で表わされている。
Similarly, segment ■ moves its entire wiring,
In addition, for the segment @, the entire wiring or a part of the wiring is moved. The partial movement of the wiring represented by the segment @ is similar to the partial movement of the wiring represented by the segment ■, and the movement is represented by a dashed-dotted line, and the movement is represented by the segment ■.

上述のような移動処理が、完了したとき(第2図の54
参照)、移動後の配線データをファイルする(第2図の
85参照)。セグメント[相]はセグメントリスト内の
セグメント■の次に置かれる。
When the above-mentioned movement process is completed (54 in FIG.
), and file the wiring data after movement (see 85 in FIG. 2). Segment [phase] is placed next to segment ■ in the segment list.

その場合に、セグメント■のポインタはセグメント@を
指すポインタに修正され、セグメント■のポインタはチ
ェーン終了データとされる。
In this case, the pointer of the segment ■ is corrected to a pointer pointing to the segment @, and the pointer of the segment ■ is made the chain end data.

なお、前記実施例においては、配線の移動を次の配線配
置格子への移動だけを説明したが、移動後の配線データ
への本発明を、その許容し得る限度において繰返し適用
することは、何ら妨げられない。
In addition, in the above embodiment, only the movement of the wiring to the next wiring layout grid was explained, but there is no need to repeatedly apply the present invention to the wiring data after the movement within the permissible limit. unhindered.

〔発明の効果〕〔Effect of the invention〕

以上述べたところから明らかなように本発明によれば、
従来の技法の下に生成された配線データに付与されてい
る配線間情報の有効利用により、配線粗領域における配
線を移動させるようにしたので、隣り合う配線短絡の確
率を低下させることができ、LSIの歩留り、信頼性の
向上に役立つ。
As is clear from the above description, according to the present invention,
By effectively utilizing the inter-wire information added to the wiring data generated using conventional techniques, the wires in the rough wiring area are moved, so the probability of short-circuiting between adjacent wires can be reduced. Helps improve LSI yield and reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を実施する電子計算機システムを示す図
、 第2図は本発明の処理フローを示す図、第3図はセグメ
ントリスト及びセグメントスタートポインタを示す図、 第4図は半導体基板上の配線例及びこれとの関係を示す
セグメントスタートポインタを示す図、第5図及び第6
図は第3図及び第4図に示す例での移動を示す図である
。 50はセグメントリスト、 52はセグメントスタートポインタ、 54は半導体基板上の配線例である。 第1図乃至第4図において、 20はCPU。 22は主メモリ、 24はディスク装置、 26はデイスプレィ装置、 28はハス、 30はキーボード、 縁り月苑ハ色ず3電テ露す爾1杉驚システム第1図 不発Bitのか理フロー 第2図 !jl劇1円64Tυ杉λ c7/7トグヌト(From−To) 田 グン/FソズL汲v1〆ントズ7−トホイノタを承IG
ヨネ多少汐rta、つクン/FゲスF乙ぢりメ/Lズタ
ーF刀でインタとのd!乞がイβつ第 図 ε元打グア/FスクーUポインタε示ず図第 図 第 図
Fig. 1 is a diagram showing a computer system implementing the present invention, Fig. 2 is a diagram showing a processing flow of the present invention, Fig. 3 is a diagram showing a segment list and a segment start pointer, and Fig. 4 is a diagram showing a semiconductor substrate. Figures 5 and 6 show wiring examples and segment start pointers showing the relationship thereto.
The figure is a diagram showing movement in the example shown in FIGS. 3 and 4. 50 is a segment list, 52 is a segment start pointer, and 54 is an example of wiring on a semiconductor substrate. In FIGS. 1 to 4, 20 is a CPU. 22 is the main memory, 24 is the disk device, 26 is the display device, 28 is the lotus, 30 is the keyboard, figure! jl play 1 yen 64Tυsugiλ c7/7 Togunut (From-To) Tagun/F Sozu L 汲v1〆Tozu 7-Tohoinota wo IG
Yone some Shio rta, Tsukun/F Gesu F Otsujirime/L Zuta F Katana with Inta d! Beggar I β 1 Diagram ε Moto Uchi Gua / F School U Pointer ε No Diagram Diagram Diagram Diagram

Claims (1)

【特許請求の範囲】[Claims] (1)半導体基板上に形成される各素子間を接続する配
線であって同一配線配置格子位置上に存在する各配線対
応の配線位置表示データを各配線位置対応に割り当てら
れたアクセスポインタで読出し可能に格納するCADシ
ステムにおいて、 前記配線位置表示データを対応アクセスポインタを用い
て読み出して前記半導体基板上で両隣となる配線対応の
配線位置表示データ内の配線区間のデータの比較を為し
、 比較された配線位置表示データ対応の配線が前記半導体
基板上の単位配線配置格子間隔だけ移動させた状態にお
いて隣り合う配線との間になお、1単位配線配置格子間
隔以上の間隔で隣り合うならば該移動対象配線の配線位
置表示データのアクセスポインタを前記移動方向におい
て1つ隣りとなる配線配置格子のアクセスポインタへ変
更することを特徴とするLSI配線変更方法。
(1) Read the wiring position display data for each wiring that connects each element formed on the semiconductor substrate and exists on the same wiring layout grid position using the access pointer assigned to each wiring position. In the CAD system, the wiring position display data is read out using the corresponding access pointer, and the data of the wiring section in the wiring position display data corresponding to the wirings on both sides on the semiconductor substrate are compared. If the wiring corresponding to the wiring position display data is moved by the unit wiring arrangement grid spacing on the semiconductor substrate and the adjacent wirings are still adjacent to each other at an interval of one unit wiring arrangement grid spacing or more, then An LSI wiring changing method, characterized in that the access pointer of the wiring position display data of the wiring to be moved is changed to the access pointer of the wiring placement grid that is one adjacent in the movement direction.
JP1327585A 1989-12-18 1989-12-18 LSI wiring change method Expired - Lifetime JP2829072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1327585A JP2829072B2 (en) 1989-12-18 1989-12-18 LSI wiring change method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1327585A JP2829072B2 (en) 1989-12-18 1989-12-18 LSI wiring change method

Publications (2)

Publication Number Publication Date
JPH03188649A true JPH03188649A (en) 1991-08-16
JP2829072B2 JP2829072B2 (en) 1998-11-25

Family

ID=18200699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1327585A Expired - Lifetime JP2829072B2 (en) 1989-12-18 1989-12-18 LSI wiring change method

Country Status (1)

Country Link
JP (1) JP2829072B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063673A1 (en) * 2000-02-22 2001-08-30 Hitachi, Ltd. Semiconductor integrated circuit and its manufacturing method
WO2004034463A1 (en) * 2002-10-10 2004-04-22 Fujitsu Limited Layout method, layout apparatus, layout program, and recording medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063673A1 (en) * 2000-02-22 2001-08-30 Hitachi, Ltd. Semiconductor integrated circuit and its manufacturing method
WO2004034463A1 (en) * 2002-10-10 2004-04-22 Fujitsu Limited Layout method, layout apparatus, layout program, and recording medium
US7512921B2 (en) 2002-10-10 2009-03-31 Fujitsu Limited Method and apparatus for designing integrated circuit enabling the yield of integrated circuit to be improved by considering random errors

Also Published As

Publication number Publication date
JP2829072B2 (en) 1998-11-25

Similar Documents

Publication Publication Date Title
US6966045B2 (en) Method and computer program product for estimating wire loads
KR100201979B1 (en) Semiconductor circuit device
US7831944B2 (en) Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
US8510702B2 (en) Interactive routing editor with symbolic and geometric views for integrated circuit layout
JPH05151303A (en) Inter hierarchy delay allocating method
Sarrafzadeh et al. Single-layer global routing
JPH03188649A (en) Lsi wiring modifying method
JP6981296B2 (en) Bus wiring search program, bus wiring search method and information processing device
JP2523702B2 (en) Automatic wiring method for semiconductor integrated circuits
CN108875116B (en) Method, computer system and non-transitory computer-readable medium for cell placement
JP3498674B2 (en) Semiconductor integrated circuit device, clock wiring method, and recording medium
JP2001267429A (en) Layout design device and method
CN112183006A (en) Time delay evaluation method and device and readable storage medium
JP4420342B2 (en) Clip net wiring method, wiring program, and wiring design support device
JPS63222440A (en) Automatic wiring method for semiconductor integrated circuit
JP3214332B2 (en) Layout method for semiconductor integrated circuit device
JP2674054B2 (en) Event-driven wiring processing method
JPH05334397A (en) Layout design assisting device
JP2687699B2 (en) Parallel wiring processing method for integrated circuit
US8572531B2 (en) Timing verification support device generating second circuit data including circuit elements identified from first circuit data and timing verification support method
US20100257503A1 (en) Post-routing coupling fixes for integrated circuits
JPH05151313A (en) Layout method for semiconductor integrated circuit
JP3132655B2 (en) Clock net layout method and layout device in semiconductor integrated circuit
CN114492271A (en) Method for creating and using time delay database and equipment
JP2967796B2 (en) Layout design method for semiconductor integrated circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12