JPH03188552A - Gain parallel calculating device for kalman filter - Google Patents
Gain parallel calculating device for kalman filterInfo
- Publication number
- JPH03188552A JPH03188552A JP32800889A JP32800889A JPH03188552A JP H03188552 A JPH03188552 A JP H03188552A JP 32800889 A JP32800889 A JP 32800889A JP 32800889 A JP32800889 A JP 32800889A JP H03188552 A JPH03188552 A JP H03188552A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- calculation
- data memory
- arithmetic unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 35
- 230000006870 function Effects 0.000 claims abstract description 3
- 239000011159 matrix material Substances 0.000 abstract description 62
- 230000017105 transposition Effects 0.000 abstract description 2
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
Landscapes
- Multi Processors (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号処理、画像処理等に用いられるカルマンフ
ィルタの高速ゲイン計算に利用される計算装置に関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a calculation device used for high-speed gain calculation of a Kalman filter used in signal processing, image processing, etc.
従来のカルマンフィルタの高速ゲイン計算には、第7図
に示すようなシストリックアレイ方式の行列内積計算装
置8t−用いた装置が使われてき九。For high-speed gain calculation of conventional Kalman filters, a device using a systolic array type matrix inner product calculation device 8t as shown in FIG. 7 has been used.
第8図は第7図の基本演算装置の構成を示す。FIG. 8 shows the configuration of the basic arithmetic unit shown in FIG. 7.
カルマンフィルタのダイン計算は、行列内積計算と逆行
列計算と転置行列計算から成るが、第7図の従来装置で
は、行列内積計算のみを行列内積計算装置8で行い、そ
の他の計算は中央演算処理装置9が行りている。Dyne calculation of a Kalman filter consists of matrix inner product calculation, inverse matrix calculation, and transposed matrix calculation, but in the conventional device shown in FIG. 7, only matrix inner product calculation is performed by matrix inner product calculation device 8, and other calculations are performed by central processing unit 9 is going.
従来の装置では、1回のカルマンフィルタゲイン計算に
おいて
(リ 逆行列計算と転置行列計算は行列内積計算結果か
ら計算を行うので、行列内積計算装置から中央演算処理
装置へのデータ転送が必要である。In conventional devices, in one Kalman filter gain calculation (re), the inverse matrix calculation and the transposed matrix calculation are performed from the matrix inner product calculation results, so it is necessary to transfer data from the matrix inner product calculation device to the central processing unit.
(2)行列内積計算結果からさらに行列内積計算を行う
場合に、中央演算処理装置を介しての、行列内積計算装
置のデータメモリ間のデータの受は渡しが必要である。(2) When performing further matrix inner product calculations from the matrix inner product calculation results, it is necessary to transfer data between the data memories of the matrix inner product calculation device via the central processing unit.
従りて中央演算処理装置と行列内積計算装置間でのデー
タ転送が数回必要となプ、1回のカルマンフィルタのゲ
イン計算時間が長くなル、リアルタイムでの信号処理へ
の適用が困難でありた。Therefore, it is necessary to transfer data several times between the central processing unit and the matrix inner product calculation device, and it takes a long time to calculate the gain of the Kalman filter once, making it difficult to apply it to signal processing in real time. Ta.
本発明はこれらの問題を解決する装置を提供することを
目的とする。The present invention aims to provide a device that solves these problems.
〔課題を解決するための手段〕
本発明に係るカルマンフィルタのゲイン並列計算装置は
n個の基本演算装置1と、n個のデータメモリ2と、中
央演算装置3からなるカルマンフィルタのダイン計算装
置において、各基本演算装置は乗算器4と加算減器5と
内部レジスタ6からなるとともに2つの入力と1つの出
力と除算機能を備え、各データメモリは1つの入力と2
つの出力を備え、前記1個の基本演算装置1はn×nの
2次元アレイ状に配置し、前記n個の各データメモリか
らの第1の出力を割り当てられている行に配置されてい
るn個の基本演算装置の第1の入力に並列に接続し、各
データメモリからの第2の出力を割り当てられている列
の第1行目に配置されている基本演算装置の第2の入力
に接続し、第1行目から第n行目に配置されている各基
本演算装置の出力をそれぞれ同一列の次行く配置されて
いる基本演算装置の第2の入力に接続し、第1行に配置
されている各基本装置の出力をそれぞれ同じ列に割)当
てられているデータメモリの入力と接続することを特徴
とする。[Means for Solving the Problems] A Kalman filter gain parallel calculation device according to the present invention is a Kalman filter dyne calculation device comprising n basic calculation units 1, n data memories 2, and a central processing unit 3. Each basic arithmetic unit consists of a multiplier 4, an adder/subtractor 5, and an internal register 6, and has two inputs, one output, and a division function, and each data memory has one input and two
The one basic arithmetic unit 1 is arranged in an n×n two-dimensional array, and the first output from each of the n data memories is arranged in a row to which it is assigned. a second input of the elementary arithmetic unit connected in parallel to the first input of the n elementary arithmetic units and arranged in the first row of the column to which the second output from each data memory is assigned; Connect the outputs of the basic arithmetic units arranged in the first to nth rows to the second inputs of the next basic arithmetic units in the same column, and The output of each basic device arranged in the same column is connected to the input of the data memory assigned to the same column.
中央演算処理装置から行列データ金データメモリに入力
し、データメモリから各基本演算装置にデータを出力す
る。各基本演算装置は並列に演算上複数ステップ行ない
、その行列計算(行列内積計算、逆行列計算、行列転置
計算)の結果をデータメモリに格納することを〈ル返し
て、途中で中央演算処理装置とのデータ転送を行うこと
なしに、1回のカルマンフィルタゲイン計算を完了する
。Matrix data is input from the central processing unit to the data memory, and data is output from the data memory to each basic processing unit. Each basic arithmetic unit performs multiple steps of calculation in parallel, and stores the results of matrix calculations (matrix inner product calculation, matrix inverse calculation, matrix transposition calculation) in data memory. One Kalman filter gain calculation is completed without data transfer with the
本発明装置の実施例を第1図〜第6図に示す。 Embodiments of the apparatus of the present invention are shown in FIGS. 1 to 6.
(1)装置構成例
第1図は、基本演算装置の数がn X n =3 X
3=9の場合につき、本発明装置に係る実施例によるカ
ルマンフィルタのゲイン並列計算装置の構成を示す。(1) Device configuration example In FIG. 1, the number of basic arithmetic units is n x n = 3 x
3=9, the configuration of a Kalman filter gain parallel calculation device according to an embodiment of the device of the present invention will be shown.
第1図の点線で囲った部分が本発明の特徴を示す部分で
ある。第2図には第1図の基本演算装置の内部構成を示
す。The part surrounded by the dotted line in FIG. 1 is the part showing the features of the present invention. FIG. 2 shows the internal configuration of the basic arithmetic unit shown in FIG. 1.
各基本演算装置は乗算器4、加減算器5、内部レジスタ
6、除算用テーブル7から成)、2つの入力と1つの出
力を備える。第1図の実施例では基本演算装置1−1〜
1−9を3X3の2次元アレイ状に配置し、データメモ
リ2−1の第1の出力を基本演算装置1−1.1−:1
,1−3の第1の入力に接続する。同様にデータメモリ
2−2と2−3の第1の出力を基本演算装置J −4,
,1−5。Each basic arithmetic unit includes a multiplier 4, an adder/subtractor 5, an internal register 6, and a division table 7), and has two inputs and one output. In the embodiment of FIG. 1, the basic arithmetic unit 1-1~
1-9 are arranged in a 3x3 two-dimensional array, and the first output of the data memory 2-1 is connected to the basic arithmetic unit 1-1.1-:1.
, 1-3. Similarly, the first outputs of the data memories 2-2 and 2-3 are connected to the basic arithmetic unit J-4,
, 1-5.
1−6と1−1,1−8.1−9の第1の入力に接続す
る。1-6 and 1-1, 1-8. Connect to the first input of 1-9.
データメモリ:l−1,2−2,2−3の第2の出力は
、それぞれ基本演算装置1−1.1−2゜1−3の第2
の入力に接続する。The second output of data memory: l-1, 2-2, 2-3 is the second output of basic arithmetic unit 1-1.1-2゜1-3, respectively.
Connect to the input of
第1行目〜第2行目に配置されている基本演算装置1−
1.1−2.1−3.1−4.1−5゜1−6の出力は
それぞれ同一列の次行に配置されている基本演算装置1
−4.1−5.1−6゜1−7.1−8.1−9の第2
の入力に接続する。Basic arithmetic unit 1- arranged in the 1st to 2nd rows
The outputs of 1.1-2.1-3.1-4.1-5゜1-6 are the basic arithmetic unit 1 arranged in the next row of the same column.
-4.1-5.1-6゜1-7.1-8.1-9 second
Connect to the input of
第3行目に配置されている基本演算装置1−7゜1−1
1.1−11の出力はそれぞれデータメモリ2−1.2
−2.2−3の入力に接続する。Basic arithmetic unit 1-7゜1-1 located in the third row
1.1-11 outputs are respectively data memory 2-1.2
-2. Connect to the input of 2-3.
計算する行列データを与える中央演算処理装置3はデー
タメモリ2−1.2−2.2−3と接続する。A central processing unit 3 providing matrix data to be calculated is connected to a data memory 2-1.2-2.2-3.
(2)カルマンフィルタのゲイン計算
カルマンフィルタの247行列にの計算式は次の3式に
なる。(2) Kalman filter gain calculation The calculation formula for the 247 matrix of the Kalman filter is the following three formulas.
■Z = P −KHP
■P = FZF’+ GQG”
■l(= P H(HPH”+R)”’ここで、各文字
は行列を表し、その次数はに、tを正整数として、
Z 、 P 、 F 、 Q 、 G ・k X kL
、R・・・tXt
K ・・・kXt
H・・・tXk
である。■Z = P -KHP ■P = FZF'+ GQG" ■l(= P H(HPH"+R)"'Here, each character represents a matrix, its order is , t is a positive integer, Z , P, F, Q, G・k×kL
, R...tXt K...kXt H...tXk.
本発明のカルマンフィルタダイン並列計算装置は、次数
nが、
n≧MAX (k 、 t )
であれば適用可能である。tた。に、を妙iよシ大きい
場合でも、k、tがnの整数倍であれば。The Kalman filter dyne parallel computing device of the present invention is applicable if the order n is n≧MAX (k, t). It was. Even if k and t are integer multiples of n, even if I is larger than i.
行列tn×nの小行列に展開することにょル適用可能に
なる。This method can be applied to expansion into a small matrix of matrix tn×n.
ここでは、h=tとして■■■の計算式が(ケース1)
D=C+ムXB
(ケース2) D=C+AXBT
ただしA # s p c t o Fih x k行
列(c=ot含む)、の行列内積計算、転置行列を含む
内積計算、および逆行列の計算に分解されることを示す
。Here, assuming h=t, the calculation formula for ■■■ is (Case 1)
D=C+MUXB (Case 2) D=C+AXBT However, A # s p c t o Fih Indicates that the
■Z = P −KHP
1) /’=KXH
2) Z = P −r X P
■P = FZE + GQG”
1)、4=GQ
2)π=AGT
3)Σ=FZ
4)P=π+ΣF?
■に= P H(HPH”+R)”−’1)Φ=HP
2)Ω=R+ΦH?
3)Ω =Ωの逆行列
4)F=PH
5)K =TI’Ω−1
(ケース1)
(ケース1)
(ケースl)
(ケース2)
(逆行列)
(ケース1)
(ケース1)
(ケース1)
(ケース2)
(ケース1)
(ケース2)
ココテ、7’、A、x、Σ、Φ、Q、FijkXk行列
である。■Z = P -KHP 1) /'=KXH 2) Z = P -r ■ = P H(HPH"+R)"-'1) Φ=HP 2) Ω=R+ΦH? 3) Ω = Inverse matrix of Ω 4) F=PH 5) K = TI'Ω-1 (Case 1) (Case 1) (Case l) (Case 2) (Inverse matrix) (Case 1) (Case 1) (Case 1) (Case 2) (Case 1) (Case 2) Kokote, 7', A, x, Σ , Φ, Q, are FijkXk matrices.
(3)行列内積計算例(転置行列も含む)(1)の装置
構成例によυ、k:++:3の3×3行列の場合につき
(2)で示した(ケース1)、(ケース2)の計算の実
施例を示す。(3) Matrix inner product calculation example (including transposed matrix) Based on the device configuration example in (1), the case of a 3×3 matrix with υ, k:++:3 is shown in (2) (Case 1), (Case An example of the calculation of 2) is shown below.
最初に、中央演算処理装置から行列データの第1列をデ
ータメモリ1に、第2列をデータメモリ2に、第3列を
データメモリ3に与えるものとする。以下の計算結果の
行列も同じ割当てで格納されるので計算結果の行列を周
込た行列計算が可能となる。First, it is assumed that the first column of matrix data is provided to the data memory 1, the second column to the data memory 2, and the third column to the data memory 3 from the central processing unit. Since the matrices of the calculation results below are also stored in the same allocation, it is possible to perform matrix calculations that include the matrix of the calculation results.
(ケース1)
D=C+AXBの計算
手順10、行列Bの要素を各データメモリの第2の出力
から各基本演算装置の内部レジスタに与える。(Case 1) Calculation procedure 10 of D=C+AXB: Give the elements of matrix B from the second output of each data memory to the internal register of each basic arithmetic unit.
その割当ては第3図における基本演算装置を示す部分に
書かれている。この時、4ステツプの演算が必要である
。The assignment is written in the part showing the basic arithmetic unit in FIG. At this time, four steps of calculation are required.
手順2.第3図に示したデータ入力シータンスによシ行
列内積演算を行う。ただし各基本演算装置の内部レジス
タから出力される乗算器への入力データは全ステップに
おいて割当てられ九Bの要素である。6ステツプ後に第
3図に示すように行列りの全要素がデータメモリに格納
される。Step 2. A matrix inner product operation is performed using the data input cetance shown in FIG. However, the input data to the multiplier output from the internal register of each basic arithmetic unit is allocated in all steps and is 9B elements. After six steps, all elements of the matrix are stored in the data memory as shown in FIG.
(ケース2) D = C+ A X BTO計算 計算手順1刊 出力から各基本演算装置の内部レジスタに与える。(Case 2) D = C + A X BTO calculation Calculation procedure 1st issue The output is given to the internal register of each basic arithmetic unit.
その割当ては第4図のようになる.この時4ステツプの
演算が必要である。The allocation is shown in Figure 4. At this time, four steps of calculation are required.
手順2.第4図に示し九データ人カシーケンスによシ,
ケース1の場合と同様に内積演算を行°う。Step 2. According to the nine data person sequence shown in Figure 4,
The inner product calculation is performed in the same way as in case 1.
6ステツプ後に第4図に示すように行列りの全要素がデ
ータメモリに格納される。After six steps, all elements of the matrix are stored in the data memory as shown in FIG.
(4)逆行列計算
kXk行列人の逆行列は
A7’ = adj A/ l A lで求められる.
ここに、adjAは人の全因子行列で、IAIは人の行
列式である1行列式は行列O要素の積と和、差で表され
、全因子行列の要素は、小行列式によって計算される。(4) Inverse matrix calculation The inverse matrix of a kXk matrix person is calculated by A7' = adj A/ l A l.
Here, adjA is the person's total factor matrix, and IAI is the person's determinant.One determinant is expressed by the product, sum, and difference of O elements of the matrix, and the elements of the total factor matrix are calculated by the minor determinant. Ru.
よって^−1の各要素は行列要素の積と和差と1回の逆
数計算とで求められる。Therefore, each element of ^-1 can be found by multiplying matrix elements, sum-difference, and performing one reciprocal calculation.
従って本発明のカルマンフィルタ並列計算装置では、デ
ータメモリ内の任意の行列要素の積、和。Therefore, in the Kalman filter parallel computing device of the present invention, the product and sum of arbitrary matrix elements in the data memory.
差の演算と除算が可能なので、逆行列計算が可能となる
。Since difference operations and divisions are possible, inverse matrix calculations are possible.
(逆行列計算例)
(1)の装置構成例によシ3×3行列の逆行列計算の実
施例を示す。(Example of Inverse Matrix Calculation) An example of inverse matrix calculation of a 3×3 matrix will be described based on the device configuration example in (1).
1)行列式の計算
3×3行列Aの逆行列IAIは
I A I=a11(azza5s agzazs)−
alz(azlasg−asti2g)+a1s(&z
1as2−a31azz)である。1) Calculation of determinant The inverse matrix IAI of the 3×3 matrix A is I A I=a11(azza5s agzazs)−
alz(azlasg-asti2g)+a1s(&z
1as2-a31azz).
第1項の計算のデータ入力シーケンスを第5図に示す。The data input sequence for the calculation of the first term is shown in FIG.
同様に第2項、第3項上京めてその和を計算することに
よシIAIが計算され、その結果がデータメモリに格納
される。Similarly, IAI is calculated by calculating the sum of the second and third terms, and the result is stored in the data memory.
2)1/IAIの計算
(1)の装置構成例での除算は、除算用テーブルによる
逆数の近似値を用いて2回の乗算、加減算による収束計
算によシ、可能となる。2) Calculation of 1/IAI The division in the device configuration example (1) can be performed by performing convergence calculations using two multiplications and addition/subtraction using an approximation of the reciprocal using the division table.
3)逆行列B瓢A−1の各要素は
bl 1 = (1/ IA I )x(a22’55
− asza2a)b1z= (1/IAI)x(as
zalx−aszall)b1a= (1/IAI)X
(atzazs−atsazz)bz1= (1/ A
I)x(azaasl−a2tass)bzz= (1
/IAI )X(&5iat1−a!11m1りb2B
= (1/IAI)X(alsazt−allaza)
bs1= (1/ IA I )X(121m52−
a2z’51)bsz= (1/IAI )X(151
112−aszall)bss−(1/IAI)X(a
11a2z−a12a21)で与えられる0例えばbs
sは2)で計算した1/IAIt用りて第6図のデータ
入力シーケンスで計算され、その結果がデータメモIJ
JK格納される。3) Each element of the inverse matrix B-A-1 is bl 1 = (1/ IA I ) x (a22'55
- asza2a)b1z= (1/IAI)x(as
zalx-aszall)b1a= (1/IAI)X
(azzazs-atsazz)bz1= (1/A
I) x (azaasl-a2tass)bzz= (1
/IAI)X(&5iat1-a!11m1rib2B
= (1/IAI)X(alsazt-allaza)
bs1= (1/IA I)X(121m52-
a2z'51) bsz= (1/IAI)X(151
112-aszall) bss-(1/IAI)X(a
11a2z-a12a21) 0 e.g. bs
s is calculated using the 1/IAIt calculated in 2) according to the data input sequence shown in Figure 6, and the result is stored in the data memo IJ.
JK is stored.
本発明は前述のように構成されているので以下に記載す
るような効果を奏する。Since the present invention is configured as described above, it produces the effects described below.
(1) 従来の装置では1図のカルマンフィルタ。(1) Conventional equipment uses a Kalman filter as shown in Figure 1.
rイン計算にお匹て、少なくとも9回必要であった中央
演算処理装置と行列計算装置とのデータ転送が、全く不
要になった。In line with the r-in calculation, data transfer between the central processing unit and the matrix calculation device, which was required at least nine times, is no longer necessary.
(2)そのため1回のカルマンフィルタゲインの計算時
間を大幅に短縮することができ、実際の信号処理等への
適用範囲を広げることができる。(2) Therefore, the time required to calculate the Kalman filter gain for one time can be significantly shortened, and the range of application to actual signal processing etc. can be expanded.
第1図は本発明の実施例に係るカルマンフィルターのダ
イン並列計算装置の構成を示す図、第2図は第1図の基
本演算装置の構成を示す図、第3図は本発明の実施例に
係る行列内積計算(ケース1)のデータ入力シーケンス
を示す図。
第4図は本発明の実施例に係る行列内積計算(ケース2
)のデータ入力シーケンスを示す図、第5図は本発明の
実施例に係る行列式計算のデータ入力シータンスを示す
図、
第6図は本発BAo実施例に係る逆行列要IRcbss
)の計算のデータ入力シータンスを示す図、第7図は従
来のカルマンフィルタダインの並列計算装置を示す図、
第8図は第7図の基本演算装置1oの構成を示す図であ
る。
1.1−1〜1−9・・・基本演算装置、! 、 2−
1〜2−3・・・データメモリ、3・・・中央演算処理
装置、4・・・乗算器、5・・・加減算器、6・・・内
部レジスタ、7・・・除算用テーブル、8・・・行列内
積計算装置、9・・・中央演算処理装置、1o−1〜1
o−9・・・基本演算装置、11−1〜11−3・・・
行データメモリ、12−1〜12−6・・・列データメ
モリ、13゜14・°・ラッチ、15・・・乗算器、1
6・・・加減算器。FIG. 1 is a diagram showing the configuration of a dyne parallel computing device for a Kalman filter according to an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of the basic arithmetic device in FIG. 1, and FIG. 3 is an embodiment of the present invention. The figure which shows the data input sequence of the matrix inner product calculation (case 1) concerning. FIG. 4 shows matrix inner product calculation (case 2) according to the embodiment of the present invention.
), FIG. 5 is a diagram showing the data input sequence of determinant calculation according to the embodiment of the present invention, and FIG. 6 is the inverse matrix required IRcbss according to the BAo embodiment of the present invention.
), FIG. 7 is a diagram showing a conventional Kalman filter dyne parallel computing device, and FIG. 8 is a diagram showing the configuration of the basic arithmetic device 1o in FIG. 7. 1.1-1 to 1-9...Basic arithmetic device,! , 2-
DESCRIPTION OF SYMBOLS 1-2-3... Data memory, 3... Central processing unit, 4... Multiplier, 5... Addition/subtraction device, 6... Internal register, 7... Division table, 8 ...Matrix inner product calculation device, 9...Central processing unit, 1o-1 to 1
o-9...Basic arithmetic unit, 11-1 to 11-3...
Row data memory, 12-1 to 12-6... Column data memory, 13°14.° Latch, 15... Multiplier, 1
6... Addition/subtraction device.
Claims (1)
(2)と、中央演算装置(3)からなるカルマンフィル
タのゲイン計算装置において、 各基本演算装置は乗算器(4)と加算減器(5)と内部
レジスタ(6)からなるとともに2つの入力と1つの出
力と除算機能を備え、 各データメモリは1つの入力と2つの出力を備え、前記
n^2個の基本演算装置(1)はn×nの2次元アレイ
状に配置し、前記n個の各データメモリからの第1の出
力を割り当てられている行に配置されているn個の基本
演算装置の第1の入力に並列に接続し、各データメモリ
からの第2の出力を割り当てられている列の第1行目に
配置されている基本演算装置の第2の入力に接続し、 第1行目から第n行目に配置されている各基本演算装置
の出力をそれぞれ同一列の次行に配置されている基本演
算装置の第2の入力に接続し、第n行に配置されている
各基本装置の出力をそれぞれ同じ列に割り当てられてい
るデータメモリの入力と接続することを特徴とするカル
マンフィルターのゲイン並列計算装置。[Claims] In a Kalman filter gain calculation device consisting of n^2 basic arithmetic units (1), n data memories (2), and a central arithmetic unit (3), each basic arithmetic unit performs multiplication. It consists of an adder/subtractor (4), an adder/subtractor (5), and an internal register (6), and has two inputs, one output, and a division function, and each data memory has one input and two outputs, and the n^ The two basic arithmetic units (1) are arranged in an n×n two-dimensional array, and the n basic arithmetic units (1) are arranged in a row to which the first output from each of the n data memories is assigned. connected in parallel to a first input of the arithmetic unit, and a second output from each data memory connected to a second input of the elementary arithmetic unit arranged in the first row of the assigned column; The output of each basic arithmetic unit arranged in the first to nth rows is connected to the second input of the basic arithmetic unit arranged in the next row of the same column, and A Kalman filter gain parallel calculation device characterized in that the outputs of each basic device are connected to the inputs of data memories allocated to the same column.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32800889A JPH03188552A (en) | 1989-12-18 | 1989-12-18 | Gain parallel calculating device for kalman filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32800889A JPH03188552A (en) | 1989-12-18 | 1989-12-18 | Gain parallel calculating device for kalman filter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03188552A true JPH03188552A (en) | 1991-08-16 |
Family
ID=18205483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32800889A Pending JPH03188552A (en) | 1989-12-18 | 1989-12-18 | Gain parallel calculating device for kalman filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03188552A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111045595A (en) * | 2018-10-12 | 2020-04-21 | 美光科技公司 | Integrated circuit memory devices and methods implemented therein and computing devices |
-
1989
- 1989-12-18 JP JP32800889A patent/JPH03188552A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111045595A (en) * | 2018-10-12 | 2020-04-21 | 美光科技公司 | Integrated circuit memory devices and methods implemented therein and computing devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4601006A (en) | Architecture for two dimensional fast fourier transform | |
US3775602A (en) | Real time walsh-hadamard transformation of two-dimensional discrete pictures | |
JPH0793294A (en) | Two-dimensional discrete cosine transformation device two-dimensional inverse discrete cosine transformation device and digital signal processor | |
JPH07117948B2 (en) | Computer equipment | |
JP7401513B2 (en) | Sparse matrix multiplication in hardware | |
JPH08335885A (en) | Two-dimensional dct circuit | |
JPH06243161A (en) | Discreteness cosine converting circuit | |
Ungar | Generalized hyperbolic functions | |
JPH03188552A (en) | Gain parallel calculating device for kalman filter | |
JP3185211B2 (en) | Matrix data multiplier | |
GB2206428A (en) | Computer | |
JPS6373472A (en) | Product sum arithmetic method | |
JP2529229B2 (en) | Cosine converter | |
JPS59100972A (en) | Color picture processor | |
JPH06274314A (en) | Data-processing system | |
JP2941192B2 (en) | Parallel storage for image processing using linear transformation | |
Taylor et al. | The E ects of Communication Overhead on the Speedup of Parallel 3-D Finite Element Applications | |
JPH04307662A (en) | Discrete cosine converter and adverse discrete cosine converter | |
SU736033A1 (en) | Processor for digital processing of seismic information | |
JPS58163061A (en) | Parallel picture processor | |
JP3715666B2 (en) | Orthogonal transformation apparatus and method | |
Holzheuer et al. | Parallel Simulation of Transmission Line Systems on Printed Circuit Boards. | |
JPS60238974A (en) | Discrete matrix decomposing device | |
JPS6041391B2 (en) | butterfly calculation circuit | |
JPH1011421A (en) | Simultaneous linear equation solution for parallel arithmetic processing |