JPH03177891A - Display system - Google Patents
Display systemInfo
- Publication number
- JPH03177891A JPH03177891A JP1315309A JP31530989A JPH03177891A JP H03177891 A JPH03177891 A JP H03177891A JP 1315309 A JP1315309 A JP 1315309A JP 31530989 A JP31530989 A JP 31530989A JP H03177891 A JPH03177891 A JP H03177891A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- image information
- displays
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は表示システムに係り、特に、複数のディスプレ
イを備えた表示システムにおいて、各々のディスプレイ
に画像情報を表示するための制御に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a display system, and particularly relates to control for displaying image information on each display in a display system equipped with a plurality of displays. .
光ディスクの如き大容量の記憶装置に種々の画像情報を
登録する一方、検索コードにより目的とする画像情報を
検索してディスプレイに表示する様ないわゆる画像検索
表示装置が知られている。2. Description of the Related Art A so-called image search and display device is known in which various image information is registered in a large-capacity storage device such as an optical disk, and at the same time, a search code is used to search for target image information and display it on a display.
例えばその1つとして特開昭62−72067号公報に
示される様なものが挙げられる。For example, one example is the one shown in Japanese Patent Application Laid-Open No. 62-72067.
上記公知例の技術は1台のディスプレイに画像情報を表
示しようとするものであるが、最近複数のディスプレイ
に画像情報を表示したいという要求が生じている。Although the above-mentioned known technology attempts to display image information on one display, recently there has been a demand for displaying image information on a plurality of displays.
この様な要求に応じえるための表示システムとして1例
えば第5図に示される様なものが考えられる。即ち1分
岐回路55のコネクタ56に複数のディスプレイ52,
53.54を接続し、表示用の信号51をケーブルで分
岐することにより各コネクタ56に与えるものである。One possible display system to meet such demands is one shown in FIG. 5, for example. That is, a plurality of displays 52,
53 and 54, and the display signal 51 is sent to each connector 56 by branching it with a cable.
しかし乍ら、この様な技術によれば1分岐しようとする
コネクタの数に実装上の物理的制約があり、しかも接続
されるケーブルの長さにも信号を伝送する上で限度があ
る。However, according to such technology, there are physical restrictions on the number of connectors that can be branched into one connector, and there is also a limit on the length of the cable to be connected in terms of signal transmission.
本発明の目的は、接続されるディスプレイの数に制限が
なく、かつ表示のための信号の減衰及び位相ずれがない
様な複数のディスプレイを備える表示システムを提供す
ることにある。An object of the present invention is to provide a display system including a plurality of displays in which there is no limit to the number of connected displays and there is no attenuation or phase shift of signals for display.
上記目的を達成するために1本発明は、画像情報を入力
するスキャナの如き画像入力手段と、入力された画像情
報を記憶する光ディスクの如き記憶装置と、少なくとも
該記憶装置から出力される画像情報を印字するプリンタ
と、少なくとも該記憶装置から出力される画像情報を表
示するディスプレイと、これら画像入力手段、記憶装置
プリンタ及びディスプレイを制御する制御装置を有する
表示システムにおいて実現される。斯るシステムにおい
て、本発明は該制御装置から送出される、該画像情報を
示すディスプレイ信号を少なくとも2つの同じディスプ
レイ信号に順次分岐するための直列に接続された複数段
の分岐回路と、各分岐回路の1つの出力端に各々接続さ
れるディスプレイとを有すると共に、該各分岐回路は、
夫々ディスプレイ信号の減衰を防止しかつこの信号の位
相を合わせるための回路を備えてなり、上記各ディスプ
レイには同じ画像情報が表示される様に構成したもので
ある。To achieve the above object, the present invention provides an image input means such as a scanner for inputting image information, a storage device such as an optical disk for storing the inputted image information, and at least image information output from the storage device. The present invention is realized in a display system that includes a printer that prints the image information, a display that displays at least image information output from the storage device, and a control device that controls these image input means, the storage device printer, and the display. In such a system, the present invention includes a plurality of branching circuits connected in series for sequentially branching a display signal indicating the image information sent from the control device into at least two identical display signals; a display each connected to one output of the circuit, and each branch circuit comprises:
Each display is equipped with a circuit for preventing attenuation of the display signal and matching the phase of the signal, so that the same image information is displayed on each display.
上記の様な構成において、各分岐回路は入力されるディ
スプレイ信号と同様のディスプレイ信号を2つに分岐し
て夫々出力する0分岐回路において、ディスプレイ信号
は位相合わせ回路によってその位相が補償されると共に
、信号の減衰が補償される。出力されるディスプレイ信
号の1つは次段の分岐回路に与えられると共に、他の1
つのディスプレイ信号はディスプレイに与えられる。こ
の様に構成することにより、各ディスプレイには同じ画
像情報が表示される。また、各分岐回路は信号の減衰及
び位相ずれを防止する手段を備えているので、分岐回路
間を接続するケーブルの長さに影響されることなく、複
数のディスプレイが接続できる。In the above configuration, each branch circuit branches a display signal similar to the input display signal into two and outputs the two, and the display signal is compensated for its phase by the phase matching circuit, and , signal attenuation is compensated. One of the output display signals is given to the next stage branch circuit, and the other one is
Two display signals are provided to the display. With this configuration, the same image information is displayed on each display. Furthermore, since each branch circuit is equipped with means for preventing signal attenuation and phase shift, multiple displays can be connected without being affected by the length of the cable connecting the branch circuits.
第1図は本発明の一実施例による画像表示システムのブ
ロック図である。第1図において、システム全体を制御
する制御装置10には画像入力器11、プリンタ12、
及び記憶装置13が接続されるほか、複数の分岐回路3
,4,6.7が直列に接続される。FIG. 1 is a block diagram of an image display system according to an embodiment of the present invention. In FIG. 1, a control device 10 that controls the entire system includes an image input device 11, a printer 12,
and storage device 13 are connected, as well as a plurality of branch circuits 3
, 4, 6.7 are connected in series.
ここで、画像入力器11は例えばスキャナであり、入力
すべき画像をスキャンして読み取る0画像入力riII
より入力された画像情報は、制御装置10において一定
のアルゴリズムに従って圧縮され、光ディスクの如き記
憶装置13に記憶される。プリンタ12は例えば記憶装
置13から読出された画像情報を伸長して印字する。Here, the image input device 11 is, for example, a scanner, and is an image input device that scans and reads an image to be input.
The input image information is compressed in a control device 10 according to a certain algorithm and stored in a storage device 13 such as an optical disk. The printer 12 decompresses and prints the image information read from the storage device 13, for example.
分岐回路3,4,6.7には夫々ディスプレイ15.1
6.17が接続され、かつ分岐回路3には、キーボード
14が接続される。ここで、キーボード14を備えるデ
ィスプレイ15を例えば基本ディスプレイと称し、ディ
スプレイ16.17を増設ディスプレイと称することに
する。キーボード14は例えばファンクションキーを備
え、光ディスクに記憶されている画像情報を検索するた
めの検索コードを入力することができる。光ディスク1
3より検索された画像情報は制御装置10において伸長
され、ディスプレイ信号に変換されて、分岐回路3,4
,6.7を介して各々ディスプレイ15,16.17に
表示されることになる。Branch circuits 3, 4 and 6.7 each have a display 15.1.
6.17 is connected to the branch circuit 3, and the keyboard 14 is also connected to the branch circuit 3. Here, the display 15 provided with the keyboard 14 will be referred to as a basic display, and the displays 16 and 17 will be referred to as additional displays. The keyboard 14 includes, for example, function keys, and allows input of a search code for searching image information stored on the optical disc. optical disc 1
The image information retrieved from 3 is decompressed in the control device 10, converted into a display signal, and sent to branch circuits 3 and 4.
, 6.7, and are displayed on the displays 15, 16.17, respectively.
分岐回路3,4,6.7は入力されるディスプレイ信号
を2つの同一ディスプレイ信号に分岐する。従って、制
御袋W1から送出されるディスプレイ信号は分岐回路3
によって分岐されてディスプレイ15に送られる。同時
に分岐回路3の他の出力端に同様のディスプレイ信号を
出力する。そして、ディスプレイ信号は分岐回路4,6
.7を介して後段のディスプレイ16.17に各々送ら
れる。而して、ディスプレイ15,16.17には、同
様の画像情報が表示されることになる。Branch circuits 3, 4, 6.7 branch the input display signal into two identical display signals. Therefore, the display signal sent out from the control bag W1 is transmitted to the branch circuit 3.
is branched and sent to the display 15. At the same time, a similar display signal is output to the other output terminal of the branch circuit 3. And the display signal is sent to branch circuits 4 and 6.
.. 7 to subsequent displays 16 and 17, respectively. Thus, similar image information will be displayed on the displays 15, 16, and 17.
第2図は分岐回路の一例を示すブロック図である。制御
袋QIIOより送出されるディスプレイ信号26は、通
常、水平同期信号、垂直同期信号、及びビデオデータを
含む(第3図参照)。一般に画像表示システムに用いら
れるディスプレイは高精細であることが望ましいので、
1ドツトのスキャン時間は数nsと高速であり、データ
はパラレル転送されることが多い。この場合ディスプレ
イ側でデータを取り込むためにクロックがインタフェー
ス信けに存在する。FIG. 2 is a block diagram showing an example of a branch circuit. The display signal 26 sent out by control bag QIIO typically includes a horizontal sync signal, a vertical sync signal, and video data (see FIG. 3). Generally, it is desirable for displays used in image display systems to have high definition.
The scanning time for one dot is as fast as several ns, and data is often transferred in parallel. In this case, a clock is present at the interface to capture data on the display side.
本実施例の場合、ディスプレイ信号26はTTLレベル
のディジタル信号であり、水平同期信号1本、垂直同期
信号1本、ビデオデータ16本及びビデオデータ取込み
用のクロック1本より成る。In the case of this embodiment, the display signal 26 is a TTL level digital signal, and consists of one horizontal synchronization signal, one vertical synchronization signal, 16 video data, and one clock for capturing video data.
各信号の関係は第3図に示される。ビデオデータの中心
にクロックの立下りエツジがくるように規定され、これ
によりデータの取り込みが保証される。また水平同期信
号から最初のデータまでの時間t□がディスプレイ面の
表示開始位置を決定する。The relationship between each signal is shown in FIG. The falling edge of the clock is specified to be in the center of the video data, thereby ensuring data capture. Further, the time t□ from the horizontal synchronizing signal to the first data determines the display start position on the display surface.
第2図において、受信回路21はディスプレイ信号26
を受は取る。このとき上述したクロックに同期して、水
平同期信号、垂直同期信号、及びビデオデータがラッチ
回路22に取り込まれる。In FIG. 2, the receiving circuit 21 includes a display signal 26.
I will take it. At this time, the horizontal synchronization signal, vertical synchronization signal, and video data are taken into the latch circuit 22 in synchronization with the above-mentioned clock.
ラッチ回路22に入力された信号は、位相合わせ回路2
3を介して送信回路24.25に夫々送られ、送信回路
24.25から出力信号27.28として出力される。The signal input to the latch circuit 22 is transmitted to the phase matching circuit 2.
3 to transmitting circuits 24.25, and output from the transmitting circuits 24.25 as output signals 27.28.
これらの出力信号27.28の内容はこの分岐回路3,
4..6.7に入力されたディスプレイ信号26と同じ
であり、出力信号27は例えばディスプレイ15,16
.17に送られ、出力信号28は例えば次段の分岐回路
に送られる。The contents of these output signals 27 and 28 are as follows:
4. .. The output signal 27 is the same as the display signal 26 input to 6.7, and the output signal 27 is, for example,
.. 17, and the output signal 28 is sent to, for example, a branch circuit at the next stage.
本発明においては、分岐回路間を接続するケーブルの長
さに制限されることなく、かついずれのディスプレイに
も位相ずれなくディスプレイ信号を表示せんとするもの
である。そこで、ケーブルによる信号の減衰に対しては
出力信号27.28の電気的信号レベルを補償すると共
に、出力信号27.28の位相を入力信号26と合わせ
る様に工夫している。このために位相合わせ回路23が
設けられる。The present invention is intended to display display signals without being limited by the length of cables connecting branch circuits and without phase shift on any display. Therefore, the electrical signal levels of the output signals 27 and 28 are compensated for the signal attenuation caused by the cable, and the phases of the output signals 27 and 28 are matched with the input signal 26. For this purpose, a phase matching circuit 23 is provided.
第4図に本発明の一実施例による位相合わせ回路23の
回路図を示す。この図において、44はn段目の第3図
に示す送信回路24と、n+1段目の第3図に示す受信
回路21と1両回路を接続するケーブルとを統合して示
すブロックである。FIG. 4 shows a circuit diagram of the phase matching circuit 23 according to an embodiment of the present invention. In this figure, 44 is a block that integrates the transmission circuit 24 shown in FIG. 3 in the nth stage, the receiving circuit 21 shown in FIG. 3 in the n+1 stage, and a cable that connects both circuits.
n段目のラッチ回路41.42の出力信号がn+1段目
のラッチ回路45.46の入力となるまでに、用いる素
子の伝搬遅延時間の差と、データとクロックの位相を合
わせるために、バッファ回路23 a 〜23 c及び
ノット回路23d〜23eが設けられる。即ち、水平及
び垂直同期信号の如き同期系信号の総合遅延時間よりデ
ータ系の総合遅延時間が小さい場合には、データ系信号
に即ちビデオデータに、計算で保証できる時間分のバッ
ファ回路23a〜23cを挿入し信号を遅らせる。Before the output signal of the n-th stage latch circuit 41.42 becomes the input to the n+1-stage latch circuit 45.46, a buffer is required to compensate for the difference in propagation delay time of the elements used and to match the phases of the data and clock. Circuits 23a to 23c and knot circuits 23d to 23e are provided. That is, when the total delay time of the data system is smaller than the total delay time of synchronization signals such as horizontal and vertical synchronization signals, the buffer circuits 23a to 23c are provided for the data system signal, that is, the video data, for a time that can be guaranteed by calculation. Insert and delay the signal.
クロック系には位相を90度変えて同様に遅延時間を合
わせるため、ノット回路23d〜23eおよびバッファ
回路23a〜23cが挿入される。In the clock system, knot circuits 23d to 23e and buffer circuits 23a to 23c are inserted in order to change the phase by 90 degrees and similarly match the delay time.
上述したラッチ回路22に各信号をクロックの立下りエ
ツジでラッチするためラッチ回路の出力はクロックの立
下りを変化点とする信号に変換されることになる。従っ
て、この位相合わせ回路23によりデータの中心にクロ
ックの立下りエツジがくるように位相が合わせられる。Since each signal is latched in the latch circuit 22 described above at the falling edge of the clock, the output of the latch circuit is converted into a signal whose change point is the falling edge of the clock. Therefore, the phase adjustment circuit 23 adjusts the phase so that the falling edge of the clock is placed at the center of the data.
また、データ系信号と同期系信号の伝搬遅延が等しくな
るように位相t□が合わせられる。この様に位相合わせ
回路23により信号の減衰を防止すると共に、位相ずれ
が防止される。Furthermore, the phases t□ are matched so that the propagation delays of the data system signal and the synchronization system signal are equal. In this way, the phase matching circuit 23 prevents signal attenuation and also prevents phase shift.
本実施例によれば、接続されるディスプレイの台数に応
じて分岐回路を接続すればよい、またケーブルの接続距
離を延ばすためにはディスプレイを接続しないで、必要
とする距離だけケーブルと上述した分岐回路を多段に接
続することもできる。According to this embodiment, it is only necessary to connect branch circuits according to the number of displays to be connected, and in order to extend the cable connection distance, without connecting any displays, the cable is connected for the required distance and the above-mentioned branch circuit is connected. Circuits can also be connected in multiple stages.
分岐回路の間のケーブルの長さをQ (m)とすれ4 ばn段の接続でnxg(m)となる。Let the length of the cable between the branch circuits be Q (m) 4 If n stages are connected, nxg(m) is obtained.
本発明によれば、分岐回路を多段に接続する様にして、
ディスプレイ信号の減衰及び位相ずれを防止することに
より、これらの影響を次段に及ぼさないので、何台のデ
ィスプレイも接続することができる。According to the present invention, by connecting branch circuits in multiple stages,
By preventing display signal attenuation and phase shift, these effects do not affect the next stage, so any number of displays can be connected.
また、基本ディスプレイに表示される信号と同一の信号
を取出して、次段のディスプレイに与えることができる
ので複数のディスプレイに同一の情報が表示できる。Furthermore, since the same signal as that displayed on the basic display can be extracted and applied to the next display, the same information can be displayed on multiple displays.
第■図は本発明の一実施例による画像表示システムのブ
ロック図、第2図は分岐回路の一例を示すブロック図、
第3図はディスプレイ信号を示す信号図、第4図は位相
合わせ回路23の一例を示す回路図、第5図は従来者え
られ得る分岐回路の一例を示す図。
10・・・制御装置、 13・・・記憶装置。
3.4,6.7・・・分岐回路、
15゜
16゜
17・・・ディスプレイ、
11・・・画像入力器。
12・・・プリンタ。
晃
!
の
第2
目
晃
う
目
忍4
図FIG. 2 is a block diagram of an image display system according to an embodiment of the present invention, FIG. 2 is a block diagram showing an example of a branch circuit,
FIG. 3 is a signal diagram showing a display signal, FIG. 4 is a circuit diagram showing an example of the phase matching circuit 23, and FIG. 5 is a diagram showing an example of a branch circuit that can be obtained by the prior art. 10...Control device, 13...Storage device. 3.4, 6.7... Branch circuit, 15°16°17... Display, 11... Image input device. 12...Printer. Akira! 2nd Awakening Eye Shinobu 4 Figure
Claims (1)
画像情報を記憶する記憶装置と、少なくとも該記憶装置
から出力される画像情報を印字するプリンタと、少なく
とも該記憶装置から出力される画像情報を表示するディ
スプレイと、これら画像入力手段、記憶装置プリンタ及
びディスプレイを制御する制御装置を有する表示システ
ムにおいて、該制御装置から送出される、該画像情報を
示すディスプレイ信号を少なくとも2つの同じディスプ
レイ信号に順次分岐するための直列に接続された複数段
の分岐回路と、各分岐回路の1つの出力端に各々接続さ
れるディスプレイとを有すると共に、該各分岐回路は、
夫々ディスプレイ信号の減衰を防止しかつこの信号の位
相を合わせるための回路を備えて構成され、上記各ディ
スプレイには同じ画像情報が表示されることを特徴とす
る表示システム。(1) An image input means for inputting image information, a storage device for storing the input image information, a printer for printing at least the image information output from the storage device, and at least an image output from the storage device In a display system having a display that displays information, an image input means, a storage device printer, and a control device that controls the display, a display signal indicating the image information sent from the control device is combined with at least two same display signals. It has a plurality of stages of branch circuits connected in series for sequentially branching to a display, and a display connected to one output end of each branch circuit, and each branch circuit has:
1. A display system comprising a circuit for preventing attenuation of each display signal and adjusting the phase of the signal, wherein the same image information is displayed on each display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1315309A JPH03177891A (en) | 1989-12-06 | 1989-12-06 | Display system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1315309A JPH03177891A (en) | 1989-12-06 | 1989-12-06 | Display system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03177891A true JPH03177891A (en) | 1991-08-01 |
Family
ID=18063847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1315309A Pending JPH03177891A (en) | 1989-12-06 | 1989-12-06 | Display system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03177891A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008145902A (en) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | Multiscreen display device |
JP2009009533A (en) * | 2007-06-29 | 2009-01-15 | Citizen Finetech Miyota Co Ltd | Production display device |
-
1989
- 1989-12-06 JP JP1315309A patent/JPH03177891A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008145902A (en) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | Multiscreen display device |
JP2009009533A (en) * | 2007-06-29 | 2009-01-15 | Citizen Finetech Miyota Co Ltd | Production display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10021374B2 (en) | Camera system and camera control method | |
EP0134008A2 (en) | External synchronizing method and apparatus for information transmission system | |
US8237980B2 (en) | Serial interface device and image forming apparatus | |
JPH07255067A (en) | System and method for packing data in video processor | |
US8718463B2 (en) | Camera adaptor box and camera control method | |
US20060017853A1 (en) | Method of composing video signal, apparatus to compose video signal, display system, display apparatus and control method of display apparatus | |
EP0781054A2 (en) | Method of encoding and decoding for data transmission | |
US6950151B1 (en) | Device for changing channels in a digital television reception system | |
KR20010032043A (en) | System and methods for 2-tap/3-tap flicker filtering | |
US5619343A (en) | Image reading apparatus for reading both sides of a double-sided original | |
JPH03177891A (en) | Display system | |
KR19990072809A (en) | Atm switch circuit capable of increasing use efficiency of address memory, and atm switch circuit controlling method | |
KR100429436B1 (en) | Image data displaying system, image drawing apparatus, image drawing method and recording medium recorded with image drawing program | |
EP0612168A2 (en) | Data communication apparatus | |
EP0746154A2 (en) | A subpicture signal vertical compression circuit | |
EP0334553A2 (en) | Analog controlled mixer | |
US20020001041A1 (en) | Video transmission apparatus | |
US5774589A (en) | Image processing system | |
EP0067316A2 (en) | Digital scan converter for video signals | |
JPH09163182A (en) | Frame synchronization system | |
JPH0537580A (en) | Signal synchronization system in parallel transmission | |
KR940008863B1 (en) | Connecting apparatus for vga | |
JPH05173530A (en) | Multiinput video signal display device | |
JP3796206B2 (en) | Image processing device | |
KR960010925B1 (en) | Method for capturing video signal and apparatus therefor |