JPH03177109A - Ｐコード発生器のシーケンス・サイクルを短縮する装置および方法 - Google Patents
Ｐコード発生器のシーケンス・サイクルを短縮する装置および方法Info
- Publication number
- JPH03177109A JPH03177109A JP2325131A JP32513190A JPH03177109A JP H03177109 A JPH03177109 A JP H03177109A JP 2325131 A JP2325131 A JP 2325131A JP 32513190 A JP32513190 A JP 32513190A JP H03177109 A JPH03177109 A JP H03177109A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- signal
- generating
- output
- sequencer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000004904 shortening Methods 0.000 title description 7
- 239000013598 vector Substances 0.000 claims abstract description 56
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 3
- 230000036316 preload Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S11/00—Systems for determining distance or velocity not using reflection or reradiation
- G01S11/02—Systems for determining distance or velocity not using reflection or reradiation using radio waves
- G01S11/08—Systems for determining distance or velocity not using reflection or reradiation using radio waves using synchronised clocks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
- G01S19/30—Acquisition or tracking or demodulation of signals transmitted by the system code related
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル信号処理、特に広域測位システム（
Ｇ Ｐ Ｓ ： Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎ
ｇ Ｓｙｓｔｅｍ）受信機の信号処理器における［［Ｉ
（Ｐ）コード発生器のサイクルが短縮されたシーケンス
のための装置および方法に関するのもである。
Ｇ Ｐ Ｓ ： Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎ
ｇ Ｓｙｓｔｅｍ）受信機の信号処理器における［［Ｉ
（Ｐ）コード発生器のサイクルが短縮されたシーケンス
のための装置および方法に関するのもである。
（背景の技術）
広域測位システム（ＧＰＳ）は軌道上の１８個の衛星に
基づく航法システムである。完全な稼働状態においては
１８個の衛星は確実に連続２４時間稼働するよう、選ば
れた３つの傾きを有する１２時間の円形軌道に均等に分
散される。このＧＰＳは世界中のいづれのユーザに対し
てもきわめて正確な３次の位置および速度情報をもたら
す。
基づく航法システムである。完全な稼働状態においては
１８個の衛星は確実に連続２４時間稼働するよう、選ば
れた３つの傾きを有する１２時間の円形軌道に均等に分
散される。このＧＰＳは世界中のいづれのユーザに対し
てもきわめて正確な３次の位置および速度情報をもたら
す。
通常、４次元（緯度、経度、高度および時間）における
正確な位置決定のためには４個の衛星が必要とされる。
正確な位置決定のためには４個の衛星が必要とされる。
この位置決定は総計１８個から選択された衛星からのＲ
Ｆ信号の伝送時間の計測に基づくものである。各衛星は
１５７５．４２ＭＨｚのＬ１信号および１２２７．６Ｍ
ＨｚのＬ２信号の一組のＬバンドの搬送波信号を送信す
る。このＬｌおよびＬ２信号は２つの擬似ランダム雑音
（ＰＲＮ）コード、すなわち、伝送時間の正確な測定の
ためのＰコードおよび伝送時間のコース計測のためのも
のであり、多くの商業用途のために好適な所望の信号に
容易にロックするためのＣ／穴（コース／捕捉）コード
によって２相に変調される。
Ｆ信号の伝送時間の計測に基づくものである。各衛星は
１５７５．４２ＭＨｚのＬ１信号および１２２７．６Ｍ
ＨｚのＬ２信号の一組のＬバンドの搬送波信号を送信す
る。このＬｌおよびＬ２信号は２つの擬似ランダム雑音
（ＰＲＮ）コード、すなわち、伝送時間の正確な測定の
ためのＰコードおよび伝送時間のコース計測のためのも
のであり、多くの商業用途のために好適な所望の信号に
容易にロックするためのＣ／穴（コース／捕捉）コード
によって２相に変調される。
Ｐコードは広域測位システムの主要な航法擬似ランダム
雑音（ＰＲＮ）変化コードである。Ｐコードはく拡散ス
ペクトラム形態で〉チップ（ｃｈｉｐ）と称される、ビ
ットの繰り返しシーケンスである。
雑音（ＰＲＮ）変化コードである。Ｐコードはく拡散ス
ペクトラム形態で〉チップ（ｃｈｉｐ）と称される、ビ
ットの繰り返しシーケンスである。
ＮＡＶＳＴＡＲＧＰＳ受信機におけるＰヨー１発生器は
あるＮＡＶＳＴＡＲＧＰＳ衛星のＰヨー１発生器により
発生されるＰコードを再生し、各衛星は独自のＰコード
を生成する。しかしながら、発生されるＰコードが衛星
のＰコードと同じである限り、ユーザ受信機のＰヨー１
発生器の設計は変化しうる。従来のＰヨー１発生器は４
段のシフト・レジスタを含み、各段は入力レジスタを含
み、シフト・レジスタに初期化状態ベクトル・ワードを
保持し、ゲートするために多重化を行う。
あるＮＡＶＳＴＡＲＧＰＳ衛星のＰヨー１発生器により
発生されるＰコードを再生し、各衛星は独自のＰコード
を生成する。しかしながら、発生されるＰコードが衛星
のＰコードと同じである限り、ユーザ受信機のＰヨー１
発生器の設計は変化しうる。従来のＰヨー１発生器は４
段のシフト・レジスタを含み、各段は入力レジスタを含
み、シフト・レジスタに初期化状態ベクトル・ワードを
保持し、ゲートするために多重化を行う。
ＧＰＳシステムの新しいものは大規模集１１（ＶＬＳＩ
）回路上で実現される信号処理器を備えたＧＰＳ受信機
を必要とする。このレベルの集積化を成し遂げるために
は信号処理器はＶＬＳ Ｉ回路チップ上にそれを乗せる
ことを容易にするために、最小の回路により設計されな
ければならない。本発明はＰヨー１発生器の一段におけ
る回路の削減を可能ならしめ、その結果、Ｐヨー１発生
器の一部分において信号処理チャネル当たり４倍削減す
ることとなり、この方法は以下の明細書の中で理解され
よう。
）回路上で実現される信号処理器を備えたＧＰＳ受信機
を必要とする。このレベルの集積化を成し遂げるために
は信号処理器はＶＬＳ Ｉ回路チップ上にそれを乗せる
ことを容易にするために、最小の回路により設計されな
ければならない。本発明はＰヨー１発生器の一段におけ
る回路の削減を可能ならしめ、その結果、Ｐヨー１発生
器の一部分において信号処理チャネル当たり４倍削減す
ることとなり、この方法は以下の明細書の中で理解され
よう。
（発明の概要）
広域測位システムのＰヨー１発生器はレンジングＰコー
ドを発生するように相互接続された複数の擬似ランダム
数発生器を含むよう構成されている。そのような発生器
の各々はシーケンサの再初期化に応じて初期ベクトル・
ワードを発生するための回路をより少なくして、そのよ
うなシーケンサのサイクルの短縮が成し遂げられる改善
されたシーケンサを含んでいる。
ドを発生するように相互接続された複数の擬似ランダム
数発生器を含むよう構成されている。そのような発生器
の各々はシーケンサの再初期化に応じて初期ベクトル・
ワードを発生するための回路をより少なくして、そのよ
うなシーケンサのサイクルの短縮が成し遂げられる改善
されたシーケンサを含んでいる。
本発明によれば、擬似ランダム数発生器が複数の段を含
み、シリアル入力と、シリアル出力とを有し、入力信号
に従いシフトするシフト・レジスタ手段と、このシフト
・レジスタ手段の各段の出力に結合してシフト・レジス
タの内容が所定のベクトル・ワードと等しいときデコー
ド信号を発生するデコーダ手段と、デコード信号および
シフト・レジスタ手段の複数の所定段の出力に結合して
、擬似ランダム数発生器のサイクルを短くするために、
シフト・レジスタ手段のシリアル入力に結合されるフィ
ードバック信号を発生するための手段とを含むよう構成
される。シフト・レジスタ手段には初期ベクトル・ワー
ドがあらかじめロードされている。フィードバック信号
発生手段は排他的ＯＲゲートを含んでいる。
み、シリアル入力と、シリアル出力とを有し、入力信号
に従いシフトするシフト・レジスタ手段と、このシフト
・レジスタ手段の各段の出力に結合してシフト・レジス
タの内容が所定のベクトル・ワードと等しいときデコー
ド信号を発生するデコーダ手段と、デコード信号および
シフト・レジスタ手段の複数の所定段の出力に結合して
、擬似ランダム数発生器のサイクルを短くするために、
シフト・レジスタ手段のシリアル入力に結合されるフィ
ードバック信号を発生するための手段とを含むよう構成
される。シフト・レジスタ手段には初期ベクトル・ワー
ドがあらかじめロードされている。フィードバック信号
発生手段は排他的ＯＲゲートを含んでいる。
本発明の更なる特徴によると、広域測位システムのＰヨ
ー１発生器はレンジングＰコードを発生するための複数
の擬似ランダム数発生器を含み、この発生器の各々はレ
ンジングＰコードを決定するためのシーケンサ手段を備
えており、このシーケンサ手段の各々の中に含まれ、複
数の段を含み、シリアル入力と、シリアル出力とを有し
て、入力信号に従いシフトするシフト・レジスタ手段と
、このシフト・レジスタ手段の各段の出力に結合され、
シフト・レジスタ手段の内容が所定のベクトル・ワード
に等しいとき、デコード信号を発生するためのデコーダ
手段と、このデコード信号およびシフト・レジスタ手段
の複数の所定段の出力に結合されて、シーケンサ手段の
周期を短くするために、シフト・レジスタ手段のシリア
ル入力に結合されるフィードバック信号を発生するため
の手段とを備えている。前記擬似ランダム数発生器の各
々はシフト・レジスタ手段内へ初期ベクトル・ワードを
ロードするためのレジスタ手段を含んでいる。フィード
バック信号発生手段は排他的ＯＲゲートを含んでいる。
ー１発生器はレンジングＰコードを発生するための複数
の擬似ランダム数発生器を含み、この発生器の各々はレ
ンジングＰコードを決定するためのシーケンサ手段を備
えており、このシーケンサ手段の各々の中に含まれ、複
数の段を含み、シリアル入力と、シリアル出力とを有し
て、入力信号に従いシフトするシフト・レジスタ手段と
、このシフト・レジスタ手段の各段の出力に結合され、
シフト・レジスタ手段の内容が所定のベクトル・ワード
に等しいとき、デコード信号を発生するためのデコーダ
手段と、このデコード信号およびシフト・レジスタ手段
の複数の所定段の出力に結合されて、シーケンサ手段の
周期を短くするために、シフト・レジスタ手段のシリア
ル入力に結合されるフィードバック信号を発生するため
の手段とを備えている。前記擬似ランダム数発生器の各
々はシフト・レジスタ手段内へ初期ベクトル・ワードを
ロードするためのレジスタ手段を含んでいる。フィード
バック信号発生手段は排他的ＯＲゲートを含んでいる。
Ｐコード発生器は更に、複数の発生器のうちの１番目の
ものの出力および２番目のものの出力に対し、モジュロ
２の合算を行うことによりＸｉ倍信号生成するための手
段と、複数の発生器のうちの３番目のものの出力および
４番目のものの出力に対し、モジュロ２の合算を行うこ
とによりＸ２信号を生成するための手段と、生成された
Ｘｌ信号と生成されたＸ２信号に対してモジュロ２の合
算を行うことによりＰコードを発生するための手段とを
含んでいる。
ものの出力および２番目のものの出力に対し、モジュロ
２の合算を行うことによりＸｉ倍信号生成するための手
段と、複数の発生器のうちの３番目のものの出力および
４番目のものの出力に対し、モジュロ２の合算を行うこ
とによりＸ２信号を生成するための手段と、生成された
Ｘｌ信号と生成されたＸ２信号に対してモジュロ２の合
算を行うことによりＰコードを発生するための手段とを
含んでいる。
本発明の更なる特徴によれば、擬似ランダム数発生器に
おいてシーケンスを発生する方法は、複数の段を備え、
入力信号に応じてシフトするシフト・レジスタ手段に、
シリアル入力およびシリアル出力を設け、前記シフト・
レジスタ手段の内容が所定のベクトル・ワードと等しい
ときにデコード信号を発生し、前記デコード信号および
前記複数の段のうちの所定段の出力に基づきフィードバ
ック信号を発生し、擬似ランダム段発生器のサイクル短
縮を行うために、前記フィードバック信号を前記シフト
・レジスタ手段の前記シリアル入力に結合する、ステッ
プを含んでいる。この方法において、フィードバック信
号を発生するステップが、デコード信号及び複数の段の
所定段の出力を排他的ＯＲゲートに結合することを含ん
でいる。
おいてシーケンスを発生する方法は、複数の段を備え、
入力信号に応じてシフトするシフト・レジスタ手段に、
シリアル入力およびシリアル出力を設け、前記シフト・
レジスタ手段の内容が所定のベクトル・ワードと等しい
ときにデコード信号を発生し、前記デコード信号および
前記複数の段のうちの所定段の出力に基づきフィードバ
ック信号を発生し、擬似ランダム段発生器のサイクル短
縮を行うために、前記フィードバック信号を前記シフト
・レジスタ手段の前記シリアル入力に結合する、ステッ
プを含んでいる。この方法において、フィードバック信
号を発生するステップが、デコード信号及び複数の段の
所定段の出力を排他的ＯＲゲートに結合することを含ん
でいる。
本発明の更なる特徴によれば、広域測位システムのレン
ジングＰコードを生成する方法は、各々がＰコードを決
定するためのシーケンサ手段を備えた、複数の擬似ラン
ダム数発生器により擬似ランダム数のシーケンスを発生
し、このシーケンサ手段の各々の中に、複数の段、シリ
アル入力、およびシリアル出力を有して、入力信号に従
いベクトル・ワードをシフトするためのシフト・レジス
タ手段を設け、シフト・レジスタの内容が所定のベクト
ル・ワードに等しいとき、シフト・レジスタ手段により
デコード信号を発生し、このデコード信号およびシフト
・レジスタ手段の複数の段のうちの所定の段の出力に基
づいてフィードバック信号を生成し、シーケンサ手段の
周期の短縮化を行うために、フィードバック信号をシフ
ト・レジスタ手段のシリアル入力に結合するステップを
含んでいる。この方法は複数の擬似ランダム発生器の各
々のシフト・レジスタ手段の中に所定の初期ベクトル・
ワードをロードするステップを含んでいる。このような
方法において、フィードバック信号を生成するステップ
はデコード信号および複数段のうちの所定の段の出力を
排他的ＯＲゲートに結合することを含んでいる。
ジングＰコードを生成する方法は、各々がＰコードを決
定するためのシーケンサ手段を備えた、複数の擬似ラン
ダム数発生器により擬似ランダム数のシーケンスを発生
し、このシーケンサ手段の各々の中に、複数の段、シリ
アル入力、およびシリアル出力を有して、入力信号に従
いベクトル・ワードをシフトするためのシフト・レジス
タ手段を設け、シフト・レジスタの内容が所定のベクト
ル・ワードに等しいとき、シフト・レジスタ手段により
デコード信号を発生し、このデコード信号およびシフト
・レジスタ手段の複数の段のうちの所定の段の出力に基
づいてフィードバック信号を生成し、シーケンサ手段の
周期の短縮化を行うために、フィードバック信号をシフ
ト・レジスタ手段のシリアル入力に結合するステップを
含んでいる。この方法は複数の擬似ランダム発生器の各
々のシフト・レジスタ手段の中に所定の初期ベクトル・
ワードをロードするステップを含んでいる。このような
方法において、フィードバック信号を生成するステップ
はデコード信号および複数段のうちの所定の段の出力を
排他的ＯＲゲートに結合することを含んでいる。
（実施例）
さて、第１図を参照すると、従来のＰコード発生器１０
のブロック図が示されており、このＰコード発生器は２
つの擬似ランダム数コード、ＸｌおよびＸ２またはＸＩ
（ｔ）およびＸ２（ｔ−ｉｔ〉、なお、“ｔ”は１つ
のＰコード・ビットまたは（拡散スペクトラム形態では
）チップ（ｃｈｉｐ）の期間でありｉ”は３７個の別個
のＰコード・フェーズの発生せしめうる１乃至３７の整
数である、のモジュロ２の合算により、１０．２３Ｍｂ
ｐｓのＰコード・パターンＰｉ（ｔ）を生成する。
のブロック図が示されており、このＰコード発生器は２
つの擬似ランダム数コード、ＸｌおよびＸ２またはＸＩ
（ｔ）およびＸ２（ｔ−ｉｔ〉、なお、“ｔ”は１つ
のＰコード・ビットまたは（拡散スペクトラム形態では
）チップ（ｃｈｉｐ）の期間でありｉ”は３７個の別個
のＰコード・フェーズの発生せしめうる１乃至３７の整
数である、のモジュロ２の合算により、１０．２３Ｍｂ
ｐｓのＰコード・パターンＰｉ（ｔ）を生成する。
このＰコードはレンジング（ｒａｎｇｉｎｇ＞コードで
あり、それは実際には１０．２３Ｍｂｐｓのチッピング
・レートを有する、２６７日長（ｄａｙ−ｌｏｎｇ ）
のコードの７日（ｄａｙ ）のセグメントである。７日
のセグメントは上述したような、各々１５，３４５．０
００チツプおよび１５，３４５，０３７チツプの長さを
有するＸｌおよびＸ２の２つのサブシーケンスの排他的
ＯＲゲート３８により生成されるモジュロ２の合算であ
る。Ｘ１チツプは各々、排他的ＯＲゲート３４に接続さ
れたＸＩＡ発生器１２およびＸＩＢ発生器１４により生
成されるＸ１ＡおよびＸＩＢ信号の合算値のモジュロ２
により生成される。同様に、Ｘ２チツプは各々、排他的
ＯＲゲート３６に接続されたＸ２Ａ発生器１６むよびＸ
２Ｂ発生器１８により生成されるＸ２ＡおよびＸ２Ｂ信
号の合算値のモジュロ２により生成される。
あり、それは実際には１０．２３Ｍｂｐｓのチッピング
・レートを有する、２６７日長（ｄａｙ−ｌｏｎｇ ）
のコードの７日（ｄａｙ ）のセグメントである。７日
のセグメントは上述したような、各々１５，３４５．０
００チツプおよび１５，３４５，０３７チツプの長さを
有するＸｌおよびＸ２の２つのサブシーケンスの排他的
ＯＲゲート３８により生成されるモジュロ２の合算であ
る。Ｘ１チツプは各々、排他的ＯＲゲート３４に接続さ
れたＸＩＡ発生器１２およびＸＩＢ発生器１４により生
成されるＸ１ＡおよびＸＩＢ信号の合算値のモジュロ２
により生成される。同様に、Ｘ２チツプは各々、排他的
ＯＲゲート３６に接続されたＸ２Ａ発生器１６むよびＸ
２Ｂ発生器１８により生成されるＸ２ＡおよびＸ２Ｂ信
号の合算値のモジュロ２により生成される。
さらに、第１図を参照すると、ＸＩＡ発生器には１０．
２３Ｍｂｐｓのレートでクロック入力されるＸＩＡシー
ケンサを含み、４０９２チツプに周期（サイクル）が短
くされた１２段のシフトレジスタ２７を備えている。同
様に、ＸＩＢ発生器１４は４０９３チツプに周期が短く
された１２段のシフト・レジスタを備えたＸＩＢシーケ
ンサ（図示せず〉を含んでいる。さらには、Ｘ２Ａ発生
器１６およびＸ２Ａ発生器１８は同様なシーケンサを備
えている。全ての発生器１２〜１８が１０．２３Ｍｂｐ
ｓの信号ＦＯによりクロック入力される。各発生器１２
，１４，１６．１８の状態は各発生器１２〜１８のシフ
ト・レジスタ中の２値のシーケンス値を規定するベクト
ル・ワードとして表現されうる。このベクトルはシフト
・レジスタの各段の２値の状態を含んでいる。シフト方
向は下位段１から高位段１２への方向である。
２３Ｍｂｐｓのレートでクロック入力されるＸＩＡシー
ケンサを含み、４０９２チツプに周期（サイクル）が短
くされた１２段のシフトレジスタ２７を備えている。同
様に、ＸＩＢ発生器１４は４０９３チツプに周期が短く
された１２段のシフト・レジスタを備えたＸＩＢシーケ
ンサ（図示せず〉を含んでいる。さらには、Ｘ２Ａ発生
器１６およびＸ２Ａ発生器１８は同様なシーケンサを備
えている。全ての発生器１２〜１８が１０．２３Ｍｂｐ
ｓの信号ＦＯによりクロック入力される。各発生器１２
，１４，１６．１８の状態は各発生器１２〜１８のシフ
ト・レジスタ中の２値のシーケンス値を規定するベクト
ル・ワードとして表現されうる。このベクトルはシフト
・レジスタの各段の２値の状態を含んでいる。シフト方
向は下位段１から高位段１２への方向である。
■２番目の段はシリアル出力を出力する、このベクトル
は現在の出力および１１の将来の出力を順番に表わす、
ＸＩＡシーケンサ２６の出力に結合されたデコーダ２８
は４０９２番目のチップが発生し、３７５０分周カウン
タ３０への信号を出力するときを検出する。１２段のシ
フト・レジスタ２７の通常の４０９５チツプのサイクル
はＸｌの期間内のＸ１Ａシーケンスの連続するサイクル
の間に、ＸＩＡシーケンスに対するＸＩＢシーケンスの
先行をひきおこすために、通常の４０９５チツプのシー
ケンスのｆ＆後の３チツプを省略することによって短縮
化される。ＸＩＡシーケンサ内の１２段のシフト・レジ
スタ２７の再初期化はデコーダ２８が選択（ＳＥＬ）信
号２９を発生するときに起こる。同様の方法により、Ｘ
ＩＢ発生器１４は、４０９３にサイクルが短くされ、そ
れにより通常の４０９３チツプのＸＩＢシーケンスの最
後の２チツプが省略される１２段のシフト・レジスタを
含むＸＩＢシーケンサを備えている。これにより、Ｘｌ
の期間内の各ＸＩＡサイクルに対して、１チツプ分遅延
するＸＩＢのシーケンスの位相がもたらされる。Ｘｌの
期間はＸＩＢのサイクルの整数値ではない、３７５０の
Ｘ１Ａのサイクル（１５３４５０００）チップを含んで
いる。この状況を調節するために、ＸＩＢのシフト・レ
ジスタはその３７４９番目のサイクルの最後の状態（４
０９３）において保留される。それはＸＡシフト・レジ
スタがその３７５０番目のサイクル（３４３の更なるチ
ップ）を完遂するまで、この状態にとどまる。３７５０
番目のＸＩＡサイクルの完遂は新しいＸｉのサイクルを
開始するＸＩＡおよびＸ１Ｂの両シフト・レジスタの再
初期化をひきおこす、このような再初期化は１２ビツト
のレジスタＢ２２内に初期化ベクトルを保持することに
より成し遂げられ、レジスタＢ２２の出力はマルチプレ
クサ２４に結合される。また、マルチプレクサ２４に結
合されるのは初期化の際、異なるベクトルをロードし、
捕捉またはトラッキング・モードのために用いられる。
は現在の出力および１１の将来の出力を順番に表わす、
ＸＩＡシーケンサ２６の出力に結合されたデコーダ２８
は４０９２番目のチップが発生し、３７５０分周カウン
タ３０への信号を出力するときを検出する。１２段のシ
フト・レジスタ２７の通常の４０９５チツプのサイクル
はＸｌの期間内のＸ１Ａシーケンスの連続するサイクル
の間に、ＸＩＡシーケンスに対するＸＩＢシーケンスの
先行をひきおこすために、通常の４０９５チツプのシー
ケンスのｆ＆後の３チツプを省略することによって短縮
化される。ＸＩＡシーケンサ内の１２段のシフト・レジ
スタ２７の再初期化はデコーダ２８が選択（ＳＥＬ）信
号２９を発生するときに起こる。同様の方法により、Ｘ
ＩＢ発生器１４は、４０９３にサイクルが短くされ、そ
れにより通常の４０９３チツプのＸＩＢシーケンスの最
後の２チツプが省略される１２段のシフト・レジスタを
含むＸＩＢシーケンサを備えている。これにより、Ｘｌ
の期間内の各ＸＩＡサイクルに対して、１チツプ分遅延
するＸＩＢのシーケンスの位相がもたらされる。Ｘｌの
期間はＸＩＢのサイクルの整数値ではない、３７５０の
Ｘ１Ａのサイクル（１５３４５０００）チップを含んで
いる。この状況を調節するために、ＸＩＢのシフト・レ
ジスタはその３７４９番目のサイクルの最後の状態（４
０９３）において保留される。それはＸＡシフト・レジ
スタがその３７５０番目のサイクル（３４３の更なるチ
ップ）を完遂するまで、この状態にとどまる。３７５０
番目のＸＩＡサイクルの完遂は新しいＸｉのサイクルを
開始するＸＩＡおよびＸ１Ｂの両シフト・レジスタの再
初期化をひきおこす、このような再初期化は１２ビツト
のレジスタＢ２２内に初期化ベクトルを保持することに
より成し遂げられ、レジスタＢ２２の出力はマルチプレ
クサ２４に結合される。また、マルチプレクサ２４に結
合されるのは初期化の際、異なるベクトルをロードし、
捕捉またはトラッキング・モードのために用いられる。
１２ビツトのレジスタＡからの出力である。レジスタＡ
は日の時間および週の時間から決定される１から４０９
５までのインデックス（ｉｎｄｅｘ）に関連するベクト
ルを含んでいる。レジスタＡはＧＰＳ信号を捕捉するた
めのサーチ・モードの間に更新され、レジスタＡはドツ
プラ・シフトによるトラッキング・モードの間に更新さ
れる。またレジスタＡは１つの衛星のトラックから他の
ものに多重化し、再び元に戻すために更新される。１２
ビツトのレジスタＢ２２およびマルチプレクサ２４は再
初期化のための適当な初期化ベクトルをロードするため
に、ＸＩＡ、Ｘ１Ｂ、Ｘ２ＡおよびＸ２Ｂの発生器１２
〜１８の各々のシーケンサへの入力のところで必要とさ
れ、そのことがかなりの数の回路を必要とする。発生器
１２〜１８の各々の中の１２ビツトのレジスタＢ２２お
よびマルチプレクサ２４のために必要とされる回路なし
で、この再初期化が戒しうれば、単一のＶＬＳ Ｉ回路
上に信号処理器を完全に実現することがより行い易くな
る。単一のＶＬＳＩ回路上に実現されるための信号処理
器内のＰツー１発生器についてこのような回路削減を以
下に説明する。
は日の時間および週の時間から決定される１から４０９
５までのインデックス（ｉｎｄｅｘ）に関連するベクト
ルを含んでいる。レジスタＡはＧＰＳ信号を捕捉するた
めのサーチ・モードの間に更新され、レジスタＡはドツ
プラ・シフトによるトラッキング・モードの間に更新さ
れる。またレジスタＡは１つの衛星のトラックから他の
ものに多重化し、再び元に戻すために更新される。１２
ビツトのレジスタＢ２２およびマルチプレクサ２４は再
初期化のための適当な初期化ベクトルをロードするため
に、ＸＩＡ、Ｘ１Ｂ、Ｘ２ＡおよびＸ２Ｂの発生器１２
〜１８の各々のシーケンサへの入力のところで必要とさ
れ、そのことがかなりの数の回路を必要とする。発生器
１２〜１８の各々の中の１２ビツトのレジスタＢ２２お
よびマルチプレクサ２４のために必要とされる回路なし
で、この再初期化が戒しうれば、単一のＶＬＳ Ｉ回路
上に信号処理器を完全に実現することがより行い易くな
る。単一のＶＬＳＩ回路上に実現されるための信号処理
器内のＰツー１発生器についてこのような回路削減を以
下に説明する。
さて、第２Ａおよび２Ｂ図、第３Ａおよび３Ｂ図、およ
び第４図を参照すると、出願人の発明によるＰツー１発
生器およびそのタイミング図が示されている。第２Ａお
よび２Ｂ図は本発明のＸ１発生器５０の部分の論理ブロ
ック図を形成しており、第３Ａおよび３Ｂ図はＰコード
を発生するためのロジックを含む、本発明のＸ２の部分
の論理ブロック図を形成している。第２Ａおよび２Ｂ図
において、Ｘ１発生器５０のＸＩＡ発生器の部分は４０
９５から４０９２の状態（ステート）またはチップにサ
イクルが短縮された１２段のシフトレジスタ５４を備え
たＸＩＡシーケンサ５２を含んでいる。シフト・レジス
タ５４の段の出力は４０９１チツプのデコーダ５８に結
合される。１２ビツトのＸ１Ａレジスタ５７の出力は初
期ベクトル・ワードをシフト・レジスタ５４に予めロー
ドするために、かつサーチおよびトラッキング・モード
の間に他のベクトルをロードするために、シフト・レジ
スタ５４の段の入力に入力される。シフト・レジスタ５
４のための初期ベクトル・ワードは００１００１００１
０００である。ＸＩＡシーゲンサ５２はインデックス４
０９２になると、シフト・レジスタ５４内のベクトル・
ワードは表２に示されるとおり、０００１００１００１
００である６次のＦＯクロック・パルスでシフト・レジ
スタ５４をシフトさせ、１番目の段が排他的ＯＲゲート
５６によって、ゼロを含むことを確認することにより、
シフト・レジスタ５４はその初期ベクトル・ワードを含
むこととなり、こうして周期短縮化が起こる。シフト・
レジスタ５４の段から選択される出力またはタップはシ
フト・レジスタ５６の１番目の段のシリアル入力に入力
される出力を有する排他的ＯＲゲート５６に接続される
。
び第４図を参照すると、出願人の発明によるＰツー１発
生器およびそのタイミング図が示されている。第２Ａお
よび２Ｂ図は本発明のＸ１発生器５０の部分の論理ブロ
ック図を形成しており、第３Ａおよび３Ｂ図はＰコード
を発生するためのロジックを含む、本発明のＸ２の部分
の論理ブロック図を形成している。第２Ａおよび２Ｂ図
において、Ｘ１発生器５０のＸＩＡ発生器の部分は４０
９５から４０９２の状態（ステート）またはチップにサ
イクルが短縮された１２段のシフトレジスタ５４を備え
たＸＩＡシーケンサ５２を含んでいる。シフト・レジス
タ５４の段の出力は４０９１チツプのデコーダ５８に結
合される。１２ビツトのＸ１Ａレジスタ５７の出力は初
期ベクトル・ワードをシフト・レジスタ５４に予めロー
ドするために、かつサーチおよびトラッキング・モード
の間に他のベクトルをロードするために、シフト・レジ
スタ５４の段の入力に入力される。シフト・レジスタ５
４のための初期ベクトル・ワードは００１００１００１
０００である。ＸＩＡシーゲンサ５２はインデックス４
０９２になると、シフト・レジスタ５４内のベクトル・
ワードは表２に示されるとおり、０００１００１００１
００である６次のＦＯクロック・パルスでシフト・レジ
スタ５４をシフトさせ、１番目の段が排他的ＯＲゲート
５６によって、ゼロを含むことを確認することにより、
シフト・レジスタ５４はその初期ベクトル・ワードを含
むこととなり、こうして周期短縮化が起こる。シフト・
レジスタ５４の段から選択される出力またはタップはシ
フト・レジスタ５６の１番目の段のシリアル入力に入力
される出力を有する排他的ＯＲゲート５６に接続される
。
ＸＩＡシーケンサ５・２については、段６，８．１１お
よび１２からのタップは、ＸＩＡＥＰＯＣＨの符号の付
された４０９２デコ一ド信号を伴って排他的ＯＲゲート
５６に接続される。４０９２デコ一ド信号（ＸＩＡＥＰ
ＯＣＨ）はシフト・レジスタ５４の４０９１の状態をデ
コードし、この出力を第４図に示されるようなＸ１Ａシ
ーケンサ５２内の４０９２の状態またはインデックスの
発生の時点で、４０９２デコードまたはＸＩＡＥＰＯＣ
Ｈｉ号を発生する前に１クロツクの期間の遅延をもたら
すＤフリップフロップ６０に入力することにより生成さ
れる。実際の４０９１のデコードはＰコード発生器内の
全てのカウンタおよびレジスタが同期してリセットしう
るように行われる。
よび１２からのタップは、ＸＩＡＥＰＯＣＨの符号の付
された４０９２デコ一ド信号を伴って排他的ＯＲゲート
５６に接続される。４０９２デコ一ド信号（ＸＩＡＥＰ
ＯＣＨ）はシフト・レジスタ５４の４０９１の状態をデ
コードし、この出力を第４図に示されるようなＸ１Ａシ
ーケンサ５２内の４０９２の状態またはインデックスの
発生の時点で、４０９２デコードまたはＸＩＡＥＰＯＣ
Ｈｉ号を発生する前に１クロツクの期間の遅延をもたら
すＤフリップフロップ６０に入力することにより生成さ
れる。実際の４０９１のデコードはＰコード発生器内の
全てのカウンタおよびレジスタが同期してリセットしう
るように行われる。
次の多項式は本発明による、ＸＩＡ発生器内のその入力
についてみたときのシフト・レジスタ５４のサイクル短
縮化を記述している。
についてみたときのシフト・レジスタ５４のサイクル短
縮化を記述している。
ＸＩＡ＝１＋Ｘ６＋Ｘ８＋Ｘ１１＋Ｘ１２＋４０９２Ｄ
ＥＣＯＤＥ ４０９２デコ一ド信号またはＸＩＡＥＰＯＣＨは３７５
０分周のカウンタて゛あるカウンタ６４に入力される。
ＥＣＯＤＥ ４０９２デコ一ド信号またはＸＩＡＥＰＯＣＨは３７５
０分周のカウンタて゛あるカウンタ６４に入力される。
レジスタＸＩＡ （ＣＮＴ）６２はそのような計数を予
めロードするためのカウンタ６４の入力に接続されてい
る。カウンタ６４の出力はＸＩＥＰＯＣＨ信号を発生す
るＡＮＤゲート６６に入力される。ＸＩＥＰＯＣＨは３
７５０ＸＩＡ、サイクルまたは３７５０ｘ４０９２＝１
５゜３４５．０００チツプとして定義される。ＸＩＥＰ
ＯＣＨ信号はＺカウンタ７０に接続されるＤフリップフ
ロップ６７にクロック入力される。Ｚカウンタ７０は４
０３，１９９分周のカウンタであり、−週間の終わりに
Ｐコード発生器シーケンスを容易にリセットしうるもの
である。ＸＩＥＰＯＣＲ信号は１．５秒毎に発生し、Ｚ
カウンタ７０によりカウントされる。よって、１．５秒
Ｘ４０３．２００ＸＩＥＰＯＣＨ信号＝１週間。その週
の最後のＸＩＥＰＯＣＨの間、４０３，１９９分周のカ
ウンタ７０のターミナル・カウント（ＴＣ）はアクティ
ブとなる。３７５０分周のカウンタ６４が１にリセット
されると、それは３７５０分周のターミナル・カウント
がアクティブとなるときの次の３７５０ＸＩＡＥＰＯＣ
Ｈ信号をカウントする。ＡＮＤゲート７２は３７５０分
周のカウンタロ４および４０３，１９９分周のＺカウン
タ７０の両者が各々のターミナル・カウント（ＴＣ）を
アクティブにするとき、ＥＮＤ ＷＥＥＫ信号を生成
する。５ＴＡＲＴ ＷＥＥＫ信号はＡＮＤゲート７４
により生成される。ＥＮＤ ＷＥＥＫレジスタ７８は
第４図に示されるようなｌチップ長信号である５ＴＡＲ
Ｔ ＷＥＥＫ信号により同期してリセットされる。４
０９１チツプ・デユーダ５８、カウンタ６４およびＺカ
ウンタ７０の出力はＡＮＤゲート７４に入力される。Ｘ
ＩＡシーケンサ５２が４０９２カウントとなり、カウン
タ６４およびＺカウンタ７０の両者がアクティブなター
ミナル・カウント出力を出力するとき、ＡＮＤゲート７
４はＰヨー１発生器を、Ｐツー１発生器のＸＩＡ、Ｘ１
Ｂ、Ｘ２ＡおよびＸ２Ｂシーゲンサ内の初期開始ベクト
ルへとロール・オーバせしめる５ＴＡＲＴ ＷＥＥＫ
信号を発生する。
めロードするためのカウンタ６４の入力に接続されてい
る。カウンタ６４の出力はＸＩＥＰＯＣＨ信号を発生す
るＡＮＤゲート６６に入力される。ＸＩＥＰＯＣＨは３
７５０ＸＩＡ、サイクルまたは３７５０ｘ４０９２＝１
５゜３４５．０００チツプとして定義される。ＸＩＥＰ
ＯＣＨ信号はＺカウンタ７０に接続されるＤフリップフ
ロップ６７にクロック入力される。Ｚカウンタ７０は４
０３，１９９分周のカウンタであり、−週間の終わりに
Ｐコード発生器シーケンスを容易にリセットしうるもの
である。ＸＩＥＰＯＣＲ信号は１．５秒毎に発生し、Ｚ
カウンタ７０によりカウントされる。よって、１．５秒
Ｘ４０３．２００ＸＩＥＰＯＣＨ信号＝１週間。その週
の最後のＸＩＥＰＯＣＨの間、４０３，１９９分周のカ
ウンタ７０のターミナル・カウント（ＴＣ）はアクティ
ブとなる。３７５０分周のカウンタ６４が１にリセット
されると、それは３７５０分周のターミナル・カウント
がアクティブとなるときの次の３７５０ＸＩＡＥＰＯＣ
Ｈ信号をカウントする。ＡＮＤゲート７２は３７５０分
周のカウンタロ４および４０３，１９９分周のＺカウン
タ７０の両者が各々のターミナル・カウント（ＴＣ）を
アクティブにするとき、ＥＮＤ ＷＥＥＫ信号を生成
する。５ＴＡＲＴ ＷＥＥＫ信号はＡＮＤゲート７４
により生成される。ＥＮＤ ＷＥＥＫレジスタ７８は
第４図に示されるようなｌチップ長信号である５ＴＡＲ
Ｔ ＷＥＥＫ信号により同期してリセットされる。４
０９１チツプ・デユーダ５８、カウンタ６４およびＺカ
ウンタ７０の出力はＡＮＤゲート７４に入力される。Ｘ
ＩＡシーケンサ５２が４０９２カウントとなり、カウン
タ６４およびＺカウンタ７０の両者がアクティブなター
ミナル・カウント出力を出力するとき、ＡＮＤゲート７
４はＰヨー１発生器を、Ｐツー１発生器のＸＩＡ、Ｘ１
Ｂ、Ｘ２ＡおよびＸ２Ｂシーゲンサ内の初期開始ベクト
ルへとロール・オーバせしめる５ＴＡＲＴ ＷＥＥＫ
信号を発生する。
さらに、第２Ａおよび２Ｂ図を参照すると、Ｘ１発生器
５０のＸｌＢ発生器の部分は４０９５から４０９３の状
態（ステート）、インデックスまたはチップへとサイク
ルが短縮された１２段のシフト・レジスタ８８を備えた
Ｘ１Ｂシーケンサ８６を含んでいる。シフト・レジスタ
８８の段の出力は４０９２のチップ・デコーダ９６に入
力される。シフト・レジスタ８４の段の入力はシフト・
レジスタ８８に初期ベクトル・ワードを予めロードレ、
サーチおよびトラッキング・モードの間に他のベクトル
をロードするためのＸＩＢレジスタ８８の出力に結合さ
れる。シフト・レジスタ８８のための初期ベクトル・ワ
ードは０１０１０１０１０１００である。ＸＩＢシーゲ
ンサ８８が４０９３のインデックスとなると、シフト・
レジスタ８８内に保持されるベクトル・ワードは表２に
示されるとおり００１０１０１０１０１０である。
５０のＸｌＢ発生器の部分は４０９５から４０９３の状
態（ステート）、インデックスまたはチップへとサイク
ルが短縮された１２段のシフト・レジスタ８８を備えた
Ｘ１Ｂシーケンサ８６を含んでいる。シフト・レジスタ
８８の段の出力は４０９２のチップ・デコーダ９６に入
力される。シフト・レジスタ８４の段の入力はシフト・
レジスタ８８に初期ベクトル・ワードを予めロードレ、
サーチおよびトラッキング・モードの間に他のベクトル
をロードするためのＸＩＢレジスタ８８の出力に結合さ
れる。シフト・レジスタ８８のための初期ベクトル・ワ
ードは０１０１０１０１０１００である。ＸＩＢシーゲ
ンサ８８が４０９３のインデックスとなると、シフト・
レジスタ８８内に保持されるベクトル・ワードは表２に
示されるとおり００１０１０１０１０１０である。
次のＦｏクロック・パルスでシフト・レジスタ８８をシ
フトさせることにより、かつ１番目の段が排他的ＯＲゲ
ート９０によってゼロを含んでいることを確かめること
によって、シフト・レジスタ８８はその初期化ベクトル
・ワードを含むこととなり、これより、短縮されたサイ
クルが生じる。
フトさせることにより、かつ１番目の段が排他的ＯＲゲ
ート９０によってゼロを含んでいることを確かめること
によって、シフト・レジスタ８８はその初期化ベクトル
・ワードを含むこととなり、これより、短縮されたサイ
クルが生じる。
シフト・レジスタ８８の選択された出力はシフト・レジ
スタ８８の１段目のシリアル入力に結合される出力を有
する排他的ＯＲゲート９０に接続されている。ＸＩＢシ
ーケンサ８６については、１゜２．５，８，９，１０．
１１および１２段目がらの出力はＸＩＢＥＰＯＣＨの符
号が付された４゜９３デコ一ド信号と共に排他的ＯＲゲ
ート９０に入力される。４０９３デコ一ド信号（ＸＩＢ
ＥＰＯＣＩ−１）はシフト・レジスタ５４の第４０９２
番目の状態のデコードし、この出力を、ＸＩＢシーケン
サ８６内で第４０９３番目の状態もしくはインデックス
が発生する際、ＸＩＢＥＰＯＣＨ信号を発生する前に、
１２０ツクの期間の遅延をもたらすＤフリップフロップ
９８に入力することにより生成される１次の多項式は本
発明によるＸＩＢシーケンサ８６内のその入力のところ
でみられる、シフト・レジスタ８８の短縮サイクルを記
述している。
スタ８８の１段目のシリアル入力に結合される出力を有
する排他的ＯＲゲート９０に接続されている。ＸＩＢシ
ーケンサ８６については、１゜２．５，８，９，１０．
１１および１２段目がらの出力はＸＩＢＥＰＯＣＨの符
号が付された４゜９３デコ一ド信号と共に排他的ＯＲゲ
ート９０に入力される。４０９３デコ一ド信号（ＸＩＢ
ＥＰＯＣＩ−１）はシフト・レジスタ５４の第４０９２
番目の状態のデコードし、この出力を、ＸＩＢシーケン
サ８６内で第４０９３番目の状態もしくはインデックス
が発生する際、ＸＩＢＥＰＯＣＨ信号を発生する前に、
１２０ツクの期間の遅延をもたらすＤフリップフロップ
９８に入力することにより生成される１次の多項式は本
発明によるＸＩＢシーケンサ８６内のその入力のところ
でみられる、シフト・レジスタ８８の短縮サイクルを記
述している。
ＸＩＢ＝１＋Ｘ１＋Ｘ２＋Ｘ５＋Ｘ８＋Ｘ９＋ＸＩ Ｏ
＋Ｘ１１＋Ｘ１２＋４０９３ＤＣ０ＤＥ ＸＩＢシフト・レジスタ８８はＡＮＤゲート８２の出力
からのＨＡＬＴ信号により、その３７４９番目のサイク
ルの最終状ｎ（４０９３）に保留される。これはカウン
タ６４がらの３７５０分周のターミナル・カウントがア
クティブであるときに成され得、そして、３４３ （４
０９２−３７４９）チップの後、ＸｌＢ発生器の４０９
２チツプ・デコーダ９６はアクティブ（ｈｉｇｈ）とな
る、これによりＡＮＤゲート８２により生成され、シフ
ト・イネーブル信号、ＳＨＩ ＦＴＥＮを消勢（アクテ
ィブロウ〉させるＤフリップフロップ・レジスタ９４を
セットするＨＡＬＴ信号をアイティブ（ｈｉｇｈ）にせ
しめる、ＸＩＢシーケンサ８６はＸＩＥＰＯＣＨ信号が
レジスタ９４をクリアし、シフト・レジスタ８８を起動
するまでその最終状態（４ｏ９３）に停まる。レジスタ
９４に接続されたＯＲゲート９２はＨＡＬＴ？信号が保
留されるべき所望の状態である状Ｒ４０９３のところで
停止する４゜９２チツプデコーダ９６がら到来してがら
１クロッり・サイクル以上の間、シフト・レジスタ８８
を消勢しつづける。ＸＩＡシーケンサ５２からのＸＩＡ
出力はＸＩＡおよびＸＩＢ信号の合算値のモジュロ２で
あるＸｌを生成するためのＸ１Ｂシーケンサ８６から出
力されるＸＩＢと共に、排他的ＯＲゲート８０に入力さ
れる。
＋Ｘ１１＋Ｘ１２＋４０９３ＤＣ０ＤＥ ＸＩＢシフト・レジスタ８８はＡＮＤゲート８２の出力
からのＨＡＬＴ信号により、その３７４９番目のサイク
ルの最終状ｎ（４０９３）に保留される。これはカウン
タ６４がらの３７５０分周のターミナル・カウントがア
クティブであるときに成され得、そして、３４３ （４
０９２−３７４９）チップの後、ＸｌＢ発生器の４０９
２チツプ・デコーダ９６はアクティブ（ｈｉｇｈ）とな
る、これによりＡＮＤゲート８２により生成され、シフ
ト・イネーブル信号、ＳＨＩ ＦＴＥＮを消勢（アクテ
ィブロウ〉させるＤフリップフロップ・レジスタ９４を
セットするＨＡＬＴ信号をアイティブ（ｈｉｇｈ）にせ
しめる、ＸＩＢシーケンサ８６はＸＩＥＰＯＣＨ信号が
レジスタ９４をクリアし、シフト・レジスタ８８を起動
するまでその最終状態（４ｏ９３）に停まる。レジスタ
９４に接続されたＯＲゲート９２はＨＡＬＴ？信号が保
留されるべき所望の状態である状Ｒ４０９３のところで
停止する４゜９２チツプデコーダ９６がら到来してがら
１クロッり・サイクル以上の間、シフト・レジスタ８８
を消勢しつづける。ＸＩＡシーケンサ５２からのＸＩＡ
出力はＸＩＡおよびＸＩＢ信号の合算値のモジュロ２で
あるＸｌを生成するためのＸ１Ｂシーケンサ８６から出
力されるＸＩＢと共に、排他的ＯＲゲート８０に入力さ
れる。
さて、第３Ａおよび３Ｂ図および第４図を参照すると、
Ｘ２発生器１００が示されており、それは短縮サイクル
のＸ２Ａシーケンサ１０２を備えたＸ２Ａ発生器および
短縮サイクルＸ２Ｂシーケンサ１５２を備えたＸ２Ｂ発
生器を含む。前記Ｘ２ＡおよびＸ２Ｂシーケンサの両者
は前述されたＸ１Ａシーケンサ５２およびＸＩＢシーケ
ンサ８６と同様に機能する。Ｘ２Ａ発生器は４０９２の
状態またはインデックスにサイクルが短縮化された１２
段のシフト・レジスタ１０４を備えたＸ２Ａシーケンサ
１０２を含んでいる。シフト・レジスタ１０４の段の出
力は４０９２チツプ・デコーダ１１０に入力される。シ
フト・レジスタ１０４段の入力に接続された、１２ビツ
トＸ２Ａレジスタ１０８はシフト・レジスタ１０４に初
期ベクトル・ワードを予めロードレ、サーチおよびトラ
ッキング・モードの間に、他のベクトルをロードするよ
う設けられる。シフト・レジスタ１０４のための初期ベ
クトル・ワードは１００１００１００１０１である。Ｘ
２Ａシーケンサが４０９２インデツクスに達すると、シ
フト・レジスタ１０４内に保持されるベクトル・ワード
は表２に示されるように１１００１００１００１０であ
る。次のＦＯクロック・パルスでシフト・レジスタ１０
４をシフトし、１段目が排他的ＯＲゲート１０６によっ
て１を含んでいることを確認することにより、シフト・
レジスタ１０４はその初期ベクトル・ワードを含むこと
となり、ここから短縮サイクルが発生する。シフ）〜・
レジスタ１０４の段からの選択された出力またはタップ
は１０．２３Ｍｂｓのクロック入力が入力されるシフト
・レジスタ１０４の１段目のシリアル入力に接続された
出力を有する排他的ＯＲゲート１０６に接続される。１
３．４，５，７，８，９，１０．１１および１２段目か
らのタップはＸ２ＡＥＰＯＣＨの符号が付された４０９
２デコ一ド信号と共に、排他的ＯＲゲート１０６に接続
される。４０９２デコ一ド信号（Ｘ２ＡＥＰＯＣＨ）は
シフト レジスタ１０４の４０９１の状態をデコードし
、この出力を、Ｘ２Ａシーケンサ１０２内の４０９２の
状態またはインデックスの発生の際、Ｘ２ＡＥＰＯＣＨ
信号を生成する前に、１クロツクの遅延をもたらすＤフ
リップフロップ１１２に入力することにより生成される
０次の多項式は本発明によりＸ２Ａシーケンサ１０２内
の入力のところでみた、シフト・レジスタ１０４のサイ
クル短縮を記述するものである。
Ｘ２発生器１００が示されており、それは短縮サイクル
のＸ２Ａシーケンサ１０２を備えたＸ２Ａ発生器および
短縮サイクルＸ２Ｂシーケンサ１５２を備えたＸ２Ｂ発
生器を含む。前記Ｘ２ＡおよびＸ２Ｂシーケンサの両者
は前述されたＸ１Ａシーケンサ５２およびＸＩＢシーケ
ンサ８６と同様に機能する。Ｘ２Ａ発生器は４０９２の
状態またはインデックスにサイクルが短縮化された１２
段のシフト・レジスタ１０４を備えたＸ２Ａシーケンサ
１０２を含んでいる。シフト・レジスタ１０４の段の出
力は４０９２チツプ・デコーダ１１０に入力される。シ
フト・レジスタ１０４段の入力に接続された、１２ビツ
トＸ２Ａレジスタ１０８はシフト・レジスタ１０４に初
期ベクトル・ワードを予めロードレ、サーチおよびトラ
ッキング・モードの間に、他のベクトルをロードするよ
う設けられる。シフト・レジスタ１０４のための初期ベ
クトル・ワードは１００１００１００１０１である。Ｘ
２Ａシーケンサが４０９２インデツクスに達すると、シ
フト・レジスタ１０４内に保持されるベクトル・ワード
は表２に示されるように１１００１００１００１０であ
る。次のＦＯクロック・パルスでシフト・レジスタ１０
４をシフトし、１段目が排他的ＯＲゲート１０６によっ
て１を含んでいることを確認することにより、シフト・
レジスタ１０４はその初期ベクトル・ワードを含むこと
となり、ここから短縮サイクルが発生する。シフ）〜・
レジスタ１０４の段からの選択された出力またはタップ
は１０．２３Ｍｂｓのクロック入力が入力されるシフト
・レジスタ１０４の１段目のシリアル入力に接続された
出力を有する排他的ＯＲゲート１０６に接続される。１
３．４，５，７，８，９，１０．１１および１２段目か
らのタップはＸ２ＡＥＰＯＣＨの符号が付された４０９
２デコ一ド信号と共に、排他的ＯＲゲート１０６に接続
される。４０９２デコ一ド信号（Ｘ２ＡＥＰＯＣＨ）は
シフト レジスタ１０４の４０９１の状態をデコードし
、この出力を、Ｘ２Ａシーケンサ１０２内の４０９２の
状態またはインデックスの発生の際、Ｘ２ＡＥＰＯＣＨ
信号を生成する前に、１クロツクの遅延をもたらすＤフ
リップフロップ１１２に入力することにより生成される
０次の多項式は本発明によりＸ２Ａシーケンサ１０２内
の入力のところでみた、シフト・レジスタ１０４のサイ
クル短縮を記述するものである。
Ｘ２Ａ＝１＋Ｘ１＋Ｘ３＋Ｘ４＋Ｘ５＋Ｘ７十Ｘ８＋Ｘ
９＋Ｘ１０＋Ｘ１１＋Ｘ１２ ＋４０９２ＤＥＣＯＤＥ ４０９２デコ一ド信号、Ｘ２ＡＥＰＯＣＨは３７５０分
周のカウンタであるカウンタ１２０に入力される。レジ
スタＸ２Ａ （ＣＮＴ）１１８はそのような計数を予め
ロードするため、カウンタ１２０の段の入力に接続され
る。カウンタ１２０および４０９１チツプ・デコーダ１
１０の出力は３７クロツク計数分、Ｘ２ＥＰＯＣＨ信号
の遅延をもたらすＡＮＤゲート１１２によりゲーティン
グされる。これによりＸ２の発生されたコードはＸ１コ
ードより長い３７チツブに拡張される。ＯＲゲート１２
４はそれがＸ２ＥＰＯＣＨ信号によりリセットされるま
で３７分周のカウンタ１３２が起動されたままの状態に
する。ＯＲゲート１２８はＰツー１発生器が再初期化さ
れるとき、３７分周のカウンタ１３２に計数しつづける
よう要求する状態である状態に再初期化されないかもし
れないことを意味するＬＯＡＤＰＸＮ信号によりリセッ
トされうる。ＯＲゲート１３８はＸ２Ａシーケンサ１０
２を停めるためにＥＮＤ ＷＥＥＫ信号または３７５
０分周カウンタ１２０のＴＣのいづれかを許容する。Ｘ
２Ａシーケンサ１０２は３７クロツク計数についてはＸ
２ＥＰＯＣＨの終わりのところで、および充分長い期間
については週の終わりのところで停められる。ＯＲゲー
ト１６４はＸ２Ｂシーケンサについて同じ機能を実行す
る。
９＋Ｘ１０＋Ｘ１１＋Ｘ１２ ＋４０９２ＤＥＣＯＤＥ ４０９２デコ一ド信号、Ｘ２ＡＥＰＯＣＨは３７５０分
周のカウンタであるカウンタ１２０に入力される。レジ
スタＸ２Ａ （ＣＮＴ）１１８はそのような計数を予め
ロードするため、カウンタ１２０の段の入力に接続され
る。カウンタ１２０および４０９１チツプ・デコーダ１
１０の出力は３７クロツク計数分、Ｘ２ＥＰＯＣＨ信号
の遅延をもたらすＡＮＤゲート１１２によりゲーティン
グされる。これによりＸ２の発生されたコードはＸ１コ
ードより長い３７チツブに拡張される。ＯＲゲート１２
４はそれがＸ２ＥＰＯＣＨ信号によりリセットされるま
で３７分周のカウンタ１３２が起動されたままの状態に
する。ＯＲゲート１２８はＰツー１発生器が再初期化さ
れるとき、３７分周のカウンタ１３２に計数しつづける
よう要求する状態である状態に再初期化されないかもし
れないことを意味するＬＯＡＤＰＸＮ信号によりリセッ
トされうる。ＯＲゲート１３８はＸ２Ａシーケンサ１０
２を停めるためにＥＮＤ ＷＥＥＫ信号または３７５
０分周カウンタ１２０のＴＣのいづれかを許容する。Ｘ
２Ａシーケンサ１０２は３７クロツク計数についてはＸ
２ＥＰＯＣＨの終わりのところで、および充分長い期間
については週の終わりのところで停められる。ＯＲゲー
ト１６４はＸ２Ｂシーケンサについて同じ機能を実行す
る。
Ｄフリップフロップ１１６に接続されたＯＲゲート１１
４およびＤフリップフロラ１１フ０に接続されたＯＲゲ
ート１６８はシフト・レジスタ１０４．１５４に入力さ
れるシフト・イネーブル（ＳＨＩＦＴ ＥＮ）信号（
アクティブ・ロウ〉を変化させることにより、シフト・
レジスタ１０４および１５４を停止するための手段をも
たらす。
４およびＤフリップフロラ１１フ０に接続されたＯＲゲ
ート１６８はシフト・レジスタ１０４．１５４に入力さ
れるシフト・イネーブル（ＳＨＩＦＴ ＥＮ）信号（
アクティブ・ロウ〉を変化させることにより、シフト・
レジスタ１０４および１５４を停止するための手段をも
たらす。
さらに、第３Ａおよび３Ｂ図を参照すると、Ｘ２発生器
１００のＸ２Ｂ発生器の部分は４０９３の状態またはチ
ップへとサイクルが短縮された１２段のシフト・レジス
タ１５４を備えたＸ２Ｂシーケンサ１５２を含んでいる
。シフト・レジスタ１５４の段の出力は４０９２のチッ
プ・デコーダ１６０に入力される。シフト・レジスタ１
５４の入力はシフト レジスタ１５４に初期ベクトル・
ワードを予めロードし、サーチおよびトラッキング・モ
ードの間に他のベクトルをロードするためのＸ２Ｂレジ
スタ１５８の出力に接続されている。
１００のＸ２Ｂ発生器の部分は４０９３の状態またはチ
ップへとサイクルが短縮された１２段のシフト・レジス
タ１５４を備えたＸ２Ｂシーケンサ１５２を含んでいる
。シフト・レジスタ１５４の段の出力は４０９２のチッ
プ・デコーダ１６０に入力される。シフト・レジスタ１
５４の入力はシフト レジスタ１５４に初期ベクトル・
ワードを予めロードし、サーチおよびトラッキング・モ
ードの間に他のベクトルをロードするためのＸ２Ｂレジ
スタ１５８の出力に接続されている。
シフト・レジスタ１５４のための初期ベクトル・ワード
は０１０１０１０１０１００である。Ｘ２Ｂシーケンサ
１５２が４０９３のインデックスに達すると、シフト・
レジスタ１５４内に保持されるベクトル・ワードは表２
に示されるとおり０Ｏ１０１０１０１０１０である。次
のＦＯクロック・パルスでシフト・レジスタ１５４をシ
フトさせることにより、かつ１番目の段が排他的ＯＲゲ
ート１５６によってゼロを含んでいることを確かめるこ
とによって、シフト・レジスタ１５４はその初期化ベク
トル・ワードを含むこととなり、これより短縮されたサ
イクルが生じる。シフト・レジスタ１５４からの選択さ
れた出力またはタップはシフト・レジスタ１５４の１番
目のシリアル入力に結合される出力を有する排他的ＯＲ
ゲート１５６に接続されている。Ｘ２Ｂシーケンサ１５
２については、２，３，４，８．９および１２段目から
のタップがＸ：２ＢＥＰＯＣＨの符号が付された４０９
３デコ一ド信号と共に排他的ＯＲゲート１５６に接続さ
れる。４０９３デコ一ド信号（Ｘ２ＢＥＰＯＣＨ）はシ
フト レジスタ１５４の第４０９２番目の状態をデコー
ドし、この出力を、Ｘ２Ｂシーケンサ１５２内で第４０
９３番目の状態またはインデックスが発生する際、Ｘ２
ＢＥＰＯＣＨ信号を発生する前に、１クロツクの期間の
遅延をもたらすＤフリップフロップ１６２に入力するこ
とにより生成される１次の多項式は本発明によるＸ２Ｂ
シーケンサ１５２内のその入力のところでみられる、シ
フト・レジスタ１５４の短縮サイクルを記述している。
は０１０１０１０１０１００である。Ｘ２Ｂシーケンサ
１５２が４０９３のインデックスに達すると、シフト・
レジスタ１５４内に保持されるベクトル・ワードは表２
に示されるとおり０Ｏ１０１０１０１０１０である。次
のＦＯクロック・パルスでシフト・レジスタ１５４をシ
フトさせることにより、かつ１番目の段が排他的ＯＲゲ
ート１５６によってゼロを含んでいることを確かめるこ
とによって、シフト・レジスタ１５４はその初期化ベク
トル・ワードを含むこととなり、これより短縮されたサ
イクルが生じる。シフト・レジスタ１５４からの選択さ
れた出力またはタップはシフト・レジスタ１５４の１番
目のシリアル入力に結合される出力を有する排他的ＯＲ
ゲート１５６に接続されている。Ｘ２Ｂシーケンサ１５
２については、２，３，４，８．９および１２段目から
のタップがＸ：２ＢＥＰＯＣＨの符号が付された４０９
３デコ一ド信号と共に排他的ＯＲゲート１５６に接続さ
れる。４０９３デコ一ド信号（Ｘ２ＢＥＰＯＣＨ）はシ
フト レジスタ１５４の第４０９２番目の状態をデコー
ドし、この出力を、Ｘ２Ｂシーケンサ１５２内で第４０
９３番目の状態またはインデックスが発生する際、Ｘ２
ＢＥＰＯＣＨ信号を発生する前に、１クロツクの期間の
遅延をもたらすＤフリップフロップ１６２に入力するこ
とにより生成される１次の多項式は本発明によるＸ２Ｂ
シーケンサ１５２内のその入力のところでみられる、シ
フト・レジスタ１５４の短縮サイクルを記述している。
Ｘ２Ｂ＝１＋Ｘ２＋Ｘ３＋Ｘ４＋Ｘ８＋Ｘ９＋Ｘ１２＋
４０９３ＤＥＣＯＤＥ Ｘ２Ａシーケンサ１０２からのＸ２Ａ出力はＸ２Ａおよ
びＸ２Ｂ信号のモジュロ２の合算値であるＸ２を生成す
るためのＸ２Ｂシーケンサ１５２から出力されるＸ２Ｂ
と共に排他的ＯＲゲート１７２に入力される。そして、
Ｘ２信号はＸｌおよびＸ２信号のモジュロ２の合算値で
あるＰコードを生成するために、排他的ＯＲゲート８０
により生成されるＸｌ信号と共に、排他的ＯＲゲート１
７４に入力される。
４０９３ＤＥＣＯＤＥ Ｘ２Ａシーケンサ１０２からのＸ２Ａ出力はＸ２Ａおよ
びＸ２Ｂ信号のモジュロ２の合算値であるＸ２を生成す
るためのＸ２Ｂシーケンサ１５２から出力されるＸ２Ｂ
と共に排他的ＯＲゲート１７２に入力される。そして、
Ｘ２信号はＸｌおよびＸ２信号のモジュロ２の合算値で
あるＰコードを生成するために、排他的ＯＲゲート８０
により生成されるＸｌ信号と共に、排他的ＯＲゲート１
７４に入力される。
ＮＡＶＳＴＡＲＧＰＳ衛星のためのＰコードは各衛星に
対し独自のものである。例えば、衛星１のためのＸ２コ
ードはＸ１コードに対し１チツプだけ遅れており、衛星
５についてはＸ２コードはＸ１コードに対し５チツプだ
け遅れている。この遅延は週の始めに来るのみである。
対し独自のものである。例えば、衛星１のためのＸ２コ
ードはＸ１コードに対し１チツプだけ遅れており、衛星
５についてはＸ２コードはＸ１コードに対し５チツプだ
け遅れている。この遅延は週の始めに来るのみである。
Ｘ２Ａシーケンサ１０２およびＸ２Ｂシーケンサ１５２
は衛星番号によって週の始まり信号を遅延させることに
より、シフトすることを保留する０週の始まり信号はＸ
ＩＡシーケンサ５２およびＸＩＢシークンサ８６をリセ
ットし、他方Ｘ２Ａシーケンサ１０２およびＸ２Ｂシー
ケンサ１５２は各々、状態４０９１および４０９２のと
ころで停められる。
は衛星番号によって週の始まり信号を遅延させることに
より、シフトすることを保留する０週の始まり信号はＸ
ＩＡシーケンサ５２およびＸＩＢシークンサ８６をリセ
ットし、他方Ｘ２Ａシーケンサ１０２およびＸ２Ｂシー
ケンサ１５２は各々、状態４０９１および４０９２のと
ころで停められる。
衛星番号カウンタ１４８はＰコードがそのためにエミュ
レートされるようセットされる衛星の番号までカウント
アツプし、そして、Ｘ２ＡおよびＸ２Ｂシーケンサ１０
２．１５２は計数しつづけるようにリセットされる。レ
ジスタ１５０は衛星番号カウンタ１４８に合わせて初期
化するようにカウンタ１４８に接続されており、これに
より、そのＴＣはインアクティブ（ｌｏｗ）である。５
ＴＡＲＴ ＷＥＥＫ信号が発生すると、衛星番号カウ
ンタ１４８は起動され、カウントを開始する。ＯＲゲー
ト１４４およびＤフリップフロップ１４６は５ＴＡＲＴ
ＷＥＥＫ信号が１クロツク パルスの間のみアクテ
ィブであるので、衛星番号カウンタ１４８を起動状態の
ままとする。
レートされるようセットされる衛星の番号までカウント
アツプし、そして、Ｘ２ＡおよびＸ２Ｂシーケンサ１０
２．１５２は計数しつづけるようにリセットされる。レ
ジスタ１５０は衛星番号カウンタ１４８に合わせて初期
化するようにカウンタ１４８に接続されており、これに
より、そのＴＣはインアクティブ（ｌｏｗ）である。５
ＴＡＲＴ ＷＥＥＫ信号が発生すると、衛星番号カウ
ンタ１４８は起動され、カウントを開始する。ＯＲゲー
ト１４４およびＤフリップフロップ１４６は５ＴＡＲＴ
ＷＥＥＫ信号が１クロツク パルスの間のみアクテ
ィブであるので、衛星番号カウンタ１４８を起動状態の
ままとする。
さて、第２Ａおよび２Ｂ図、第３Ａおよび３Ｂ図、表１
および表２を参照すると、表１は００１００１００１０
００である初期ベクトルのシーケンスと共に、ＸＩＡシ
ーケンサ５２により後続して出される状態ベクトル・シ
ーケンスおよび対応するインデックスを示している（な
お、最上位ピッ）（ＭＳＢ）は左端であり、最下位ビッ
ト（ＬＳＢ〉は右端である）。初期ベクトルはＸＩＡレ
ジスタ５７を介してシフト・レジスタ５４に取り込まれ
る。１０．２３Ｍｂｓのクロック（Ｆｏ）はＸ１Ａシー
ケンサが通常、インデックスｌに戻る前のサイクル短縮
のために、Ｘ１Ａシーケンサ５２のための、４０９２の
状態またはインデックスにのぼる複数の状態でＸＩＡシ
ーケンサ５６にインデックスを付する。サイクルの短縮
化によりシーケンサ５２は４０９５のインデックスの後
の代わりに４０９２のインデックスの後に、初期ベクト
ルの状Ｒ（インデックス１）に復帰する。公知技術にお
いては４０９２インデツクスの後に、シフト・レジスタ
５４に初期ベクトルを取り込むことが必要であった。し
かしながら、本発明によれば、４０９２のデコード信号
（ＸＩＡＥＰＯＣＨ）は所定の段のタップと共に排他的
ＯＲゲート５６にフィードバックされ、排他的ＯＲゲー
ト５６の出力によりシフト・レジスタ５４は所望の初期
ベクトル状態を取り込むための更なる回路を必要とする
ことなく、初期ベクトル状態、それはＸＩＡシーケンサ
５２の中では００１００１００１０００であるが、を開
始する６表１は４０９２の後の次のインデックスがイン
デックス１である、４０９２インデツクス後に起こるサ
イクル短縮化を、シフト・レジスタ５４に取り込まれる
正しい初期ベクトルと共に示している。表２はＸＩＡ、
ＸＩＢ、Ｘ２Ａ、Ｘ２Ｂ発生器の各々のための初期ベク
トルおよび各インデックスのところで生成されるＰコー
ドを伴った４ｏ９５のインデックスにわたるシーケンス
の一部分を示している。しかしながら、Ｐコードを適宜
発生するために、ＸＩＡシーケンサ５６およびＸ２Ａシ
ーケンサ１０６は４０９２インデツクスにサイクルが短
縮され、Ｘ１Ｂシーケンサ８６およびＸ２Ｂシーケンサ
１５２は４０９３インデツクスにサイクルが短縮されて
いる。
および表２を参照すると、表１は００１００１００１０
００である初期ベクトルのシーケンスと共に、ＸＩＡシ
ーケンサ５２により後続して出される状態ベクトル・シ
ーケンスおよび対応するインデックスを示している（な
お、最上位ピッ）（ＭＳＢ）は左端であり、最下位ビッ
ト（ＬＳＢ〉は右端である）。初期ベクトルはＸＩＡレ
ジスタ５７を介してシフト・レジスタ５４に取り込まれ
る。１０．２３Ｍｂｓのクロック（Ｆｏ）はＸ１Ａシー
ケンサが通常、インデックスｌに戻る前のサイクル短縮
のために、Ｘ１Ａシーケンサ５２のための、４０９２の
状態またはインデックスにのぼる複数の状態でＸＩＡシ
ーケンサ５６にインデックスを付する。サイクルの短縮
化によりシーケンサ５２は４０９５のインデックスの後
の代わりに４０９２のインデックスの後に、初期ベクト
ルの状Ｒ（インデックス１）に復帰する。公知技術にお
いては４０９２インデツクスの後に、シフト・レジスタ
５４に初期ベクトルを取り込むことが必要であった。し
かしながら、本発明によれば、４０９２のデコード信号
（ＸＩＡＥＰＯＣＨ）は所定の段のタップと共に排他的
ＯＲゲート５６にフィードバックされ、排他的ＯＲゲー
ト５６の出力によりシフト・レジスタ５４は所望の初期
ベクトル状態を取り込むための更なる回路を必要とする
ことなく、初期ベクトル状態、それはＸＩＡシーケンサ
５２の中では００１００１００１０００であるが、を開
始する６表１は４０９２の後の次のインデックスがイン
デックス１である、４０９２インデツクス後に起こるサ
イクル短縮化を、シフト・レジスタ５４に取り込まれる
正しい初期ベクトルと共に示している。表２はＸＩＡ、
ＸＩＢ、Ｘ２Ａ、Ｘ２Ｂ発生器の各々のための初期ベク
トルおよび各インデックスのところで生成されるＰコー
ドを伴った４ｏ９５のインデックスにわたるシーケンス
の一部分を示している。しかしながら、Ｐコードを適宜
発生するために、ＸＩＡシーケンサ５６およびＸ２Ａシ
ーケンサ１０６は４０９２インデツクスにサイクルが短
縮され、Ｘ１Ｂシーケンサ８６およびＸ２Ｂシーケンサ
１５２は４０９３インデツクスにサイクルが短縮されて
いる。
これにより好ましい実施例の説明を終わる。しかしなが
ら、多くの応用例および変形例が本発明の概念の精神お
よび範囲がら逸脱することなく、本技術分野の当業者に
とって明白である。したがって、本発明の範囲は添付の
請求の範囲のみにより制限されるものである。
ら、多くの応用例および変形例が本発明の概念の精神お
よび範囲がら逸脱することなく、本技術分野の当業者に
とって明白である。したがって、本発明の範囲は添付の
請求の範囲のみにより制限されるものである。
６２−
第１図は各々が２つのレジスタを伴ったシーケンサおよ
びそのシーケンサの入力に接続されたマルチプレクサを
備えた４つの発生器ｘＩＡ、Ｘ２Ａ、ＸＩＢおよびＸ２
Ｂを含む公知のＰツー１発生器のブロック図である。 第２Ａおよび２Ｂ図はＰコードを発生するための本発明
のＸｌの部分の論理ブロック図である。 第３Ａおよび３Ｂ図はＰコードを発生するためのロジッ
クを含む、本発明のＸ２の部分の論理ブロック図である
。 第４図はＰツー１発生器のタイミング図である。 （外４名）
びそのシーケンサの入力に接続されたマルチプレクサを
備えた４つの発生器ｘＩＡ、Ｘ２Ａ、ＸＩＢおよびＸ２
Ｂを含む公知のＰツー１発生器のブロック図である。 第２Ａおよび２Ｂ図はＰコードを発生するための本発明
のＸｌの部分の論理ブロック図である。 第３Ａおよび３Ｂ図はＰコードを発生するためのロジッ
クを含む、本発明のＸ２の部分の論理ブロック図である
。 第４図はＰツー１発生器のタイミング図である。 （外４名）
Claims (1)
- 【特許請求の範囲】 １、複数の段を含み、シリアル入力と、シリアル出力と
を有し、入力信号に従いシフトするシフト・レジスタ手
段と、 前記シフト・レジスタ手段の各段の出力に結合され前記
シフト・レジスタの内容が所定のベクトル・ワードと等
しいときデコード信号を発生するデコーダ手段と、 前記デコード信号および前記シフト・レジスタ手段の複
数の所定段の出力に結合して、擬似ランダム数発生器の
サイクルを短くするために、前記シフト・レジスタ手段
の前記シリアル入力に結合されるフィードバック信号を
発生するための手段と、 を含む擬似ランダム数発生器。 ２、前記シフト・レジスタ手段に初期ベクトル・ワード
があらかじめロードされている請求項１記載の擬似ラン
ダム数発生器。 ３、前記フィードバック信号発生手段は排他的ＯＲゲー
トを含む請求項１記載の擬似ランダム数発生器。 ４、各々がレンジングＰコードを決定するためのシーケ
ンサ手段を備えている、前記レンジングＰコードを発生
するための複数の擬似ランダム数発生器と、 前記シーケンサ手段の各々の中に含まれ、複数の段を含
み、シリアル入力と、シリアル出力とを有して、入力信
号に従いシフトするシフト・レジスタ手段と、 前記シフト・レジスタ手段の各段の出力に結合され、前
記シフト・レジスタ手段の内容が所定のベクトル・ワー
ドに等しいとき、デコード信号を発生するためのデコー
ダ手段と、 前記デコード信号および前記シフト・レジスタ手段の複
数の所定段の出力に結合されて、前記シーケンサ手段の
サイクルを短くするために、前記シフト・レジスタ手段
の前記シリアル入力に結合されるフィードバック信号を
発生するための手段と、 を含む広域測位システムのＰコード発生器。 ５、前記擬似ランダム数発生器の各々は前記シフト・レ
ジスタ手段内へ初期ベクトル・ワードをロードするため
のレジスタ手段を含んでいる請求項４記載のＰコード発
生器。 ６、前記フィードバック信号発生手段は排他的ＯＲゲー
トを含んでいる請求項４記載のＰコード発生器。 ７、前記Ｐコード発生器は、 前記複数の発生器のうちの１番目のものの出力および２
番目のものの出力に対し、モジュロ２の合算を行うこと
によりＸ１信号を生成するための手段と、 前記複数の発生器のうちの３番目のものの出力および４
番目のものの出力に対し、モジュロ２の合算を行うこと
によりＸ２信号を生成するための手段と、 前記生成されたＸ１信号と前記生成されたＸ２信号に対
してモジュロ２の合算を行うことにより前記Ｐコードを
発生するための手段と、 を含む請求項４記載のＰコード発生器。 ８、複数の段を備え、入力信号に応じてシフトするシフ
ト・レジスタ手段に、シリアル入力およびシリアル出力
を設け、 前記シフト・レジスタ手段の内容が所定のベクトル・ワ
ードと等しいときにデコード信号を発生し、 前記デコード信号および前記複数の段のうちの所定段の
出力に基づきフィードバック信号を発生し、 擬似ランダム数発生器のサイクル短縮を行うために、前
記フィードバック信号を前記シフト・レジスタ手段の前
記シリアル入力に結合する、ステップを含む、擬似ラン
ダム数発生器内でシーケンスを発生する方法。 ９、前記シフト・レジスタ手段の中に所定の初期ベクト
ル・ワードをロードするステップを含む請求項８記載の
方法。 １０、前記フィードバック信号を発生するステップは前
記デコード信号および前記複数段のうちの所定段の出力
を排他的ＯＲゲートに結合することを含む請求項８記載
の方法。 １１、各々がＰコードを決定するためのシーケンサ手段
を備えた、複数の擬似ランダム数発生器により擬似ラン
ダム数のシーケンスを発生し、前記シーケンサ手段の各
々の中に、複数の段、シリアル入力、およびシリアル出
力を有して、入力信号に従いベクトル・ワードをシフト
するためのシフト・レジスタ手段を設け、 前記シフト・レジスタの内容が所定のベクトル・ワード
に等しいとき、シフト・レジスタ手段の各段の出力に結
合されたデコーダ手段によりデコード信号を発生し、 前記デコード信号および前記シフト・レジスタ手段の複
数の段のうちの所定の段の出力に基づいてフィードバッ
ク信号を生成し、 前記シーケンサ手段のサイクルの短縮化を行うために、
前記フィードバック信号を前記シフト・レジスタ手段の
前記シリアル入力に結合する、ステップを含む広域測位
システムのレンジングＰコードを発生する方法。 １２、前記複数の擬似ランダム数発生器の各々の前記シ
フト・レジスタ手段の中に、所定の初期ベクトル・ワー
ドをロードするステップを含む請求項１１記載の方法。 １３、前記フィードバック信号を生成する前記ステップ
は前記デコード信号および前記複数段のうちの所定の段
の出力を排他的ＯＲゲートに結合することを含む請求項
１１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/441,855 US5068872A (en) | 1989-11-27 | 1989-11-27 | Apparatus and method for short cycling sequences of a p-code generator |
| US441855 | 1989-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03177109A true JPH03177109A (ja) | 1991-08-01 |
Family
ID=23754570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2325131A Pending JPH03177109A (ja) | 1989-11-27 | 1990-11-27 | Ｐコード発生器のシーケンス・サイクルを短縮する装置および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5068872A (ja) |
| EP (1) | EP0430520A3 (ja) |
| JP (1) | JPH03177109A (ja) |
| CA (1) | CA2029815C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9008151D0 (en) * | 1990-04-10 | 1990-06-06 | British Telecomm | Data communication |
| JPH05145515A (ja) * | 1991-11-19 | 1993-06-11 | Canon Inc | スペクトル拡散通信装置 |
| JPH0969047A (ja) * | 1995-09-01 | 1997-03-11 | Sony Corp | Ｒｉｓｃ型マイクロプロセッサおよび情報処理装置 |
| US6064690A (en) * | 1997-05-13 | 2000-05-16 | Yozan Inc. | Spread spectrum communication system |
| US6249582B1 (en) * | 1997-12-31 | 2001-06-19 | Transcrypt International, Inc. | Apparatus for and method of overhead reduction in a block cipher |
| TW472468B (en) * | 1999-05-10 | 2002-01-11 | Sony Electronics Inc | A scalable method for generating long codes using gold sequences |
| US6981010B1 (en) | 2000-08-02 | 2005-12-27 | Board Of Regents Of The University Of Nebraska | System and method for generating psuedo-noise sequences |
| ATE511663T1 (de) * | 2007-10-16 | 2011-06-15 | Qualcomm Inc | Multiphasencodegenerator und gnss-empfänger |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA923603A (en) * | 1970-09-23 | 1973-03-27 | Canadian Marconi Company | Circuit for avoiding false lock |
| SU1091146A1 (ru) * | 1983-01-24 | 1984-05-07 | Предприятие П/Я Г-4190 | Генератор последовательности @ -чисел Фибоначчи |
| US4611183A (en) * | 1984-04-30 | 1986-09-09 | Motorola, Inc. | Digital decorrelating random data generator |
| US4754465A (en) * | 1984-05-07 | 1988-06-28 | Trimble Navigation, Inc. | Global positioning system course acquisition code receiver |
| US4785410A (en) * | 1985-06-05 | 1988-11-15 | Clarion Co., Ltd. | Maximum length shift register sequences generator |
| US4827514A (en) * | 1986-09-03 | 1989-05-02 | Motorola, Inc. | Method and apparatus to detect and recover a pseudo-random sequence |
| US4821294A (en) * | 1987-07-08 | 1989-04-11 | California Institute Of Technology | Digital signal processor and processing method for GPS receivers |
| US4847862A (en) * | 1988-04-07 | 1989-07-11 | Trimble Navigation, Ltd. | Global positioning system course acquisition code receiver |
-
1989
- 1989-11-27 US US07/441,855 patent/US5068872A/en not_active Expired - Fee Related
-
1990
- 1990-11-13 CA CA002029815A patent/CA2029815C/en not_active Expired - Fee Related
- 1990-11-19 EP EP19900312553 patent/EP0430520A3/en not_active Ceased
- 1990-11-27 JP JP2325131A patent/JPH03177109A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0430520A3 (en) | 1992-03-25 |
| CA2029815C (en) | 1994-02-15 |
| EP0430520A2 (en) | 1991-06-05 |
| US5068872A (en) | 1991-11-26 |
| CA2029815A1 (en) | 1991-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967992B1 (en) | Method and apparatus for receiving GPS/GLONASS signals | |
| JPH04309879A (ja) | 広域位置判定システム・デジタル・レシーバ | |
| US20100210206A1 (en) | Gnss receiver and signal tracking circuit and system | |
| JP2007505292A (ja) | 衛星測位システム受信機のための制御と機能 | |
| US7023905B2 (en) | Correlation and demodulation circuit for a receiver for signals modulated by a specific code | |
| EP1964275A1 (en) | Performing a correlation in reception of a spread spectrum signal | |
| US10735123B2 (en) | Universal pseudorandom noise code generator | |
| JP2006058297A (ja) | 最初に概略位置を知ることなしに無線周波数信号受信器の定位方法とその方法を実行する受信器 | |
| JPH03177109A (ja) | Ｐコード発生器のシーケンス・サイクルを短縮する装置および方法 | |
| US6369753B1 (en) | Host-independent monolithic integrated circuit for RF downconversion and digital signal processing of GPS signals | |
| US7706431B2 (en) | System and method for providing optimized receiver architectures for combined pilot and data signal tracking | |
| US6965631B2 (en) | Low power passive correlators for multichannel global positioning system signal receiver | |
| WO1993005588A1 (en) | Improvement in p code generation | |
| JP2002290154A (ja) | 特に無線周波数信号受信器用の数値制御発振器 | |
| JP4771637B2 (ja) | ディジタル相関の方法及び装置 | |
| US6825801B1 (en) | Outer loop test generator for global positioning system | |
| US7184461B2 (en) | High speed precision pseudo random noise shift control for fast multiple channel global positioning system signal re-tracking | |
| JP2001281324A (ja) | コード発生器 | |
| US8437435B2 (en) | Correlation computation method, device and system | |
| JP5128585B2 (ja) | Ｃｄｍａ受信機において、捕捉、追跡およびホスティングにハードウェアおよびソフトウェアを使用する方法 | |
| RU2144210C1 (ru) | Шестиканальный параллельный коррелятор для приемников спутниковых радионавигационных систем | |
| RU2118054C1 (ru) | Приемник спутниковых радионавигационных систем | |
| WO2023211314A1 (ru) | Генератор псевдослучайных последовательностей приемника сигналов глобальных навигационных спутниковых систем | |
| CN114296111A (zh) | 一种兼容连续和脉冲导航信号的测距码生成方法 | |
| JP2006170701A (ja) | 時刻設定回路及びこれを用いた携帯無線通信装置 |