JPH0317571A - Ｆｅｔの容量評価法 - Google Patents
Ｆｅｔの容量評価法Info
- Publication number
- JPH0317571A JPH0317571A JP15309289A JP15309289A JPH0317571A JP H0317571 A JPH0317571 A JP H0317571A JP 15309289 A JP15309289 A JP 15309289A JP 15309289 A JP15309289 A JP 15309289A JP H0317571 A JPH0317571 A JP H0317571A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- capacitance
- fet
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000011156 evaluation Methods 0.000 claims description 22
- 238000005259 measurement Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 101100536690 Beauveria bassiana tenC gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は電界効果トランジスタ（ＦＥＴ）の容量評価
法に関する。
法に関する。
（従来の技術）
ＦＥＴの容量評価は，ＦＥＴのＲＦ特性、例えば利得，
雑音指数、スイッチング特性などの推定に重要な役割を
有するとともに．ＦＥＴを用いた回路を設計する場合の
基礎データ集積という意味でも重要である． とりわけ、砒化ガリウム（ＧａＡｓ）を用いたＦＥＴの
ように，マイクロ波あるいはミリ波といった高周波で使
用される素子においては、その素子の持つ容量の評価が
重要であるが、その容量値が非常に小さいため評価方法
が難しくなっている。
雑音指数、スイッチング特性などの推定に重要な役割を
有するとともに．ＦＥＴを用いた回路を設計する場合の
基礎データ集積という意味でも重要である． とりわけ、砒化ガリウム（ＧａＡｓ）を用いたＦＥＴの
ように，マイクロ波あるいはミリ波といった高周波で使
用される素子においては、その素子の持つ容量の評価が
重要であるが、その容量値が非常に小さいため評価方法
が難しくなっている。
ＧａＡｓＦ Ｅ Ｔでは、例えばマイクロ波におけるい
わゆるＳパラメータの測定値から、容量値を推定する方
法が用いられている。この方法では，第５図のような等
価回路を仮定し、Ｓパラメータの周波数依存性を最も良
く表わすように各等価回路要素の値を決めている。
わゆるＳパラメータの測定値から、容量値を推定する方
法が用いられている。この方法では，第５図のような等
価回路を仮定し、Ｓパラメータの周波数依存性を最も良
く表わすように各等価回路要素の値を決めている。
第５図において、Ｓ．Ｄ．ＧはそれぞれＦＥＴのソース
、ドレイン及びゲートの各電極を表わし、Ｒｓ． Ｒｄ
． Ｒｇ． Ｒｉｎ． Ｒｄｓは純抵抗、Ｃｇｓ． Ｃ
ｇｄ． Ｃｄｓは容量、Ｌｓ． Ｌｃｌ Ｌｇはインダ
クタンス、ｇｍは相互コンダクタンスを夫々表わす等価
回路要素である。
、ドレイン及びゲートの各電極を表わし、Ｒｓ． Ｒｄ
． Ｒｇ． Ｒｉｎ． Ｒｄｓは純抵抗、Ｃｇｓ． Ｃ
ｇｄ． Ｃｄｓは容量、Ｌｓ． Ｌｃｌ Ｌｇはインダ
クタンス、ｇｍは相互コンダクタンスを夫々表わす等価
回路要素である。
これらの等価回路要素の値を決める具体的な方法は，各
等価回路要素の値が夫々独立に変化したときのＳパラメ
ータの値とその周波数依存性とをコンピュータで夫々計
算し，この計算値と測定値との差が最も小さくなったと
きの各等価回路要素の値を求める。このようにしてＦＥ
Ｔの容量としてゲート・ソース間容量Ｃｇｓ、ゲート・
ドレイン間容量Ｃｇｄ．ソース・ドレイン間容量Ｃｄｓ
を求めるものである。
等価回路要素の値が夫々独立に変化したときのＳパラメ
ータの値とその周波数依存性とをコンピュータで夫々計
算し，この計算値と測定値との差が最も小さくなったと
きの各等価回路要素の値を求める。このようにしてＦＥ
Ｔの容量としてゲート・ソース間容量Ｃｇｓ、ゲート・
ドレイン間容量Ｃｇｄ．ソース・ドレイン間容量Ｃｄｓ
を求めるものである。
しかしながら，上記従来のＦＥＴの容量評価法では、マ
イクロ波のような高周波での測定であるため、高価な測
定器が必要であること、多数の等価回路要素の値を夫々
独立に変化させながら、その各々に対するＳパラメータ
の値とその周波数依存性とを計算するため非常に手間が
かかること、また、それにもかかわらずＣｇｓ． Ｃｇ
ｄ， Ｃｄｓの各評価結果は５％以内の精度では得られ
ないこと，等の問題点がある。ここでＣｇｓ． Ｃｇｄ
，Ｃｄｓの精度が良くならない理由は、高周波での測定
であるため，被測定対象のインダクタンス成分（第４図
の等価回路ではＬｇ． Ｌｄ， Ｌｓ）のＳパラメータ
計算値への寄与が大きく、しかもこれらの周波数依存性
がＣｇｓなとの容量成分と同様であるため、両者を適切
に分離して評価できないためである。
イクロ波のような高周波での測定であるため、高価な測
定器が必要であること、多数の等価回路要素の値を夫々
独立に変化させながら、その各々に対するＳパラメータ
の値とその周波数依存性とを計算するため非常に手間が
かかること、また、それにもかかわらずＣｇｓ． Ｃｇ
ｄ， Ｃｄｓの各評価結果は５％以内の精度では得られ
ないこと，等の問題点がある。ここでＣｇｓ． Ｃｇｄ
，Ｃｄｓの精度が良くならない理由は、高周波での測定
であるため，被測定対象のインダクタンス成分（第４図
の等価回路ではＬｇ． Ｌｄ， Ｌｓ）のＳパラメータ
計算値への寄与が大きく、しかもこれらの周波数依存性
がＣｇｓなとの容量成分と同様であるため、両者を適切
に分離して評価できないためである。
（発明が解決しようとする課題）
従来のＦＥＴの容量評価法は、高価な測定器に依存せざ
るを得す、その測定結果をもとに計算するのに複雑な演
算を必要とし、また評価結果も満足できる精度で得られ
ないため改善が要望されていた。
るを得す、その測定結果をもとに計算するのに複雑な演
算を必要とし、また評価結果も満足できる精度で得られ
ないため改善が要望されていた。
この発明は上記の欠点を改良するもので．ＦＥＴの容量
評価を比較的安価な測定器による測定と、その測定値を
用いた簡単な計算ででき、しかも評価結果が５％よりも
十分に良い精度で得られるＦＥＴの容量評価法を提供す
ることを目的とする。
評価を比較的安価な測定器による測定と、その測定値を
用いた簡単な計算ででき、しかも評価結果が５％よりも
十分に良い精度で得られるＦＥＴの容量評価法を提供す
ることを目的とする。
（課題を解決するための手段）
第１の発明は、ＦＥＴの容量評価法において、ドレイン
開放時のゲート・ソース間容量、ソース開放時のゲート
・ドレイン間容量、及びソース・ドレイン間短絡時のゲ
ート・ソース間容量の各測定値から、ＦＥＴのゲート・
ソース間容量，ゲート・ドレイン間容量、及びソース・
ドレイン間容量を評価することを特徴とする。
開放時のゲート・ソース間容量、ソース開放時のゲート
・ドレイン間容量、及びソース・ドレイン間短絡時のゲ
ート・ソース間容量の各測定値から、ＦＥＴのゲート・
ソース間容量，ゲート・ドレイン間容量、及びソース・
ドレイン間容量を評価することを特徴とする。
第２の発明は、前記第１の発明によるＦＥＴの容量評価
法において、ＦＥＴのソース・ドレイン間抵抗が十分大
きくなるバイアス条件下で測定された、ドレイン開放時
のゲート・ソース間容量を？１、ソース開放時のゲート
・ドレイン間容量を０２、及びソース・ドレイン間短絡
時のゲート・ソース間容量をＣ３としたとき、下記（１
） （２） （３）式によりＦＥＴのゲート・ソース間
容量Ｃｇｓ、ゲート・ドレイン間容量（４ｄ、及びソー
ス・ドレイン間容量Ｃｄｓを求めることを特徴とする。
法において、ＦＥＴのソース・ドレイン間抵抗が十分大
きくなるバイアス条件下で測定された、ドレイン開放時
のゲート・ソース間容量を？１、ソース開放時のゲート
・ドレイン間容量を０２、及びソース・ドレイン間短絡
時のゲート・ソース間容量をＣ３としたとき、下記（１
） （２） （３）式によりＦＥＴのゲート・ソース間
容量Ｃｇｓ、ゲート・ドレイン間容量（４ｄ、及びソー
ス・ドレイン間容量Ｃｄｓを求めることを特徴とする。
Ｃｇｓ＝Ｃ，／｛１＋ψ．，（Ｃ，−Ｃ，）／Ｃ．（Ｃ
，−雨） （１）Ｃｇｄ＝Ｃ，／（１＋ψ頁；；
■ζ＝：雨｝（２）Ｃｄｓ＝Ｃ， （Ｃ１＋Ｃ． −Ｃ
３ ）／（ （２Ｇ，−Ｃ■−Ｃ，）＋（Ｃ，十０２）
ψＵ；コ＝：砺元．Ｃ．｝ （３）（作 用） 上記のようないずれの発明のＦＥＴの容量評価法におい
ても、マイクロ波のような高周波での測定を用いる必要
がないため、比較的安価な測定器だけで測定が行うこと
ができ、その測定値を用いた簡単な数式を用いた計算で
評価でき、かつ評価結果が十分高い精度で得ることがで
きる。
，−雨） （１）Ｃｇｄ＝Ｃ，／（１＋ψ頁；；
■ζ＝：雨｝（２）Ｃｄｓ＝Ｃ， （Ｃ１＋Ｃ． −Ｃ
３ ）／（ （２Ｇ，−Ｃ■−Ｃ，）＋（Ｃ，十０２）
ψＵ；コ＝：砺元．Ｃ．｝ （３）（作 用） 上記のようないずれの発明のＦＥＴの容量評価法におい
ても、マイクロ波のような高周波での測定を用いる必要
がないため、比較的安価な測定器だけで測定が行うこと
ができ、その測定値を用いた簡単な数式を用いた計算で
評価でき、かつ評価結果が十分高い精度で得ることがで
きる。
（実施例）
以下、この発明によるＦＥＴの容量評価法の実施例を図
面を参照し詳細に説明する。
面を参照し詳細に説明する。
まず，第ｌ図は，第５図とは相違して． １００ｋＨｚ
ないし１００ＭＨｚという比較的低周波での等価回路モ
デルとして仮定して表わしている。
ないし１００ＭＨｚという比較的低周波での等価回路モ
デルとして仮定して表わしている。
第１図において．Ｓ．Ｄ．Ｇは夫々ＦＥＴのソース，ド
レイン及びゲートの各電極を表わし、Ｒｇｓ． Ｒｇｄ
， Ｒｃｈは純抵抗，Ｃｓ， Ｃｄ．Ｃｄｓ， Ｃｊは
容量を夫々表わす等価回路要素である。ここで、Ｒｃｈ
およびＣｊはゲートバイアスによりその値が変化するが
、これ以外の等価回路要素の値はゲートバイアスを変化
しても実質的に一定値を保つ。
レイン及びゲートの各電極を表わし、Ｒｇｓ． Ｒｇｄ
， Ｒｃｈは純抵抗，Ｃｓ， Ｃｄ．Ｃｄｓ， Ｃｊは
容量を夫々表わす等価回路要素である。ここで、Ｒｃｈ
およびＣｊはゲートバイアスによりその値が変化するが
、これ以外の等価回路要素の値はゲートバイアスを変化
しても実質的に一定値を保つ。
なお、Ｃｄｓについては第５図に示したマイクロ波領域
におけ．るＣｄｓとは同じ値となる。また、第１図にお
けるＣｊとＣｓの和，ＣｊとＣｄの和についてももしバ
イアス条件が同じであれば夫々第５図におけるＣｇｓ，
Ｃｇｄと同じ値となる。
におけ．るＣｄｓとは同じ値となる。また、第１図にお
けるＣｊとＣｓの和，ＣｊとＣｄの和についてももしバ
イアス条件が同じであれば夫々第５図におけるＣｇｓ，
Ｃｇｄと同じ値となる。
そこで、ＦＥＴの各電極間の容量を、１００ｋＨｚない
し１００ＭＨｚの範囲で選択されたある周波数で測定す
るとき、通常、容量を表わす等価回路要素が示すインピ
ーダンスはＲｃｈ以外の純抵抗を表わす等価回路要素が
示すインピーダンスに比べ十分太きい。Ｒｃｈについて
は、ソース・ドレイン間のチャネルが開いているとき、
即ちオン状態では、他の純抵抗と同様に小さなインピー
ダンスを示すが、チャネルが閉じているとき、即ちオフ
状態では十分大きなインピーダンスを示す。
し１００ＭＨｚの範囲で選択されたある周波数で測定す
るとき、通常、容量を表わす等価回路要素が示すインピ
ーダンスはＲｃｈ以外の純抵抗を表わす等価回路要素が
示すインピーダンスに比べ十分太きい。Ｒｃｈについて
は、ソース・ドレイン間のチャネルが開いているとき、
即ちオン状態では、他の純抵抗と同様に小さなインピー
ダンスを示すが、チャネルが閉じているとき、即ちオフ
状態では十分大きなインピーダンスを示す。
以下、オフ状態で考えることとする。
第２図はソース・ドレイン間のチャネルが閉じたオフ状
態のＦＥＴの等価回路図である。オフ状態ではＲｃｈが
十分大きいので，第１図に示したＦＥＴの等価回路モデ
ルからＲｃｈが省略して示されている． いまＦＥＴの各電極間の容量を測定する場合を考えるに
際し、夫々第２図におけるＣｓとＣｊとの和をＣｇｓ．
ＣｄとＣｊの和をＣｇｄとし、またＲｇｓ． Ｒｇｄ
は、Ｃｄｓ及びＣｇｓ，Ｃｇｄに比べ十分にインピーダ
ンスが小さいため省くことができるので第３図に表すこ
とができる。
態のＦＥＴの等価回路図である。オフ状態ではＲｃｈが
十分大きいので，第１図に示したＦＥＴの等価回路モデ
ルからＲｃｈが省略して示されている． いまＦＥＴの各電極間の容量を測定する場合を考えるに
際し、夫々第２図におけるＣｓとＣｊとの和をＣｇｓ．
ＣｄとＣｊの和をＣｇｄとし、またＲｇｓ． Ｒｇｄ
は、Ｃｄｓ及びＣｇｓ，Ｃｇｄに比べ十分にインピーダ
ンスが小さいため省くことができるので第３図に表すこ
とができる。
本発明によるＦＥＴの容量評価法の一実施例を第３図を
参照し説明する。まず、ドレイン開放でゲート・ソース
間の容量を測定し、その測定値をＣ０とすると， Ｃ， ＝Ｃｇｓ＋Ｃｄｓ−Ｃｇｄ／（Ｃｄｓ＋Ｃｇｄ）
（４）となる。次に，ソース開放でゲート
・ドレイン間の容量を測定し，その測定値を０２とする
と、Ｃ， ＝Ｃｇｄ＋Ｃｄｓ−Ｃｇｓ／ （Ｃｄｓ十Ｃ
ｇｓ） （５）となる。そして、ソース
・ドレイン短絡でゲート・ソース間の容量を測定し，そ
の測定値をＣ，とすると ？３＝ Ｃｇｓ ＋ Ｃｇｄ
（６）となる。上記各式（４） （５） （
６）を、未知数ＣｇＳ．Ｃｄｓ、Ｃｇｄに関する連立方
程式と見なして解くと、前述の下記（１）（２） （３
）式を得ることができる。即ち、ソース・ドレイン間の
チャネルが閉じたオフ状態におけるＦＥＴの容量Ｃｇｓ
． Ｃｇｄ、及びＣｄｓは、上記各測定値Ｃｉ． Ｃ２
，Ｃ，より（１） （２） （３）式を用いて精度良く
求めることができる。
参照し説明する。まず、ドレイン開放でゲート・ソース
間の容量を測定し、その測定値をＣ０とすると， Ｃ， ＝Ｃｇｓ＋Ｃｄｓ−Ｃｇｄ／（Ｃｄｓ＋Ｃｇｄ）
（４）となる。次に，ソース開放でゲート
・ドレイン間の容量を測定し，その測定値を０２とする
と、Ｃ， ＝Ｃｇｄ＋Ｃｄｓ−Ｃｇｓ／ （Ｃｄｓ十Ｃ
ｇｓ） （５）となる。そして、ソース
・ドレイン短絡でゲート・ソース間の容量を測定し，そ
の測定値をＣ，とすると ？３＝ Ｃｇｓ ＋ Ｃｇｄ
（６）となる。上記各式（４） （５） （
６）を、未知数ＣｇＳ．Ｃｄｓ、Ｃｇｄに関する連立方
程式と見なして解くと、前述の下記（１）（２） （３
）式を得ることができる。即ち、ソース・ドレイン間の
チャネルが閉じたオフ状態におけるＦＥＴの容量Ｃｇｓ
． Ｃｇｄ、及びＣｄｓは、上記各測定値Ｃｉ． Ｃ２
，Ｃ，より（１） （２） （３）式を用いて精度良く
求めることができる。
Ｃｇｓ＝Ｃ．／（１＋ Ｃ．（Ｃ，−Ｃ．）／Ｃ．（Ｃ
３ Ｃ２）） （１）Ｃｇｄ＝Ｃ，／｛ｌ＋ψ頁
ξ；π；■：雨｝（２）ＣｄＳ＝Ｃｉ（Ｃｔ＋Ｑ Ｃ３
）／（（２Ｃ３−Ｃ１−Ｃ．）＋（ｃ■十Ｃ．）ψ；；
了［］ロ扁τ｝（３）？ち，ソース・ドレイン間のチャ
ネルが閉じて、オフ状態におけるＦＥＴの容量（４ｓ，
Ｃｇｄ、及びＣｄｓは，上記各測定値Ｃｉ．Ｃ，、Ｃ
３より（１）（２） （３）式を用いて精度良く求める
ことができる。
３ Ｃ２）） （１）Ｃｇｄ＝Ｃ，／｛ｌ＋ψ頁
ξ；π；■：雨｝（２）ＣｄＳ＝Ｃｉ（Ｃｔ＋Ｑ Ｃ３
）／（（２Ｃ３−Ｃ１−Ｃ．）＋（ｃ■十Ｃ．）ψ；；
了［］ロ扁τ｝（３）？ち，ソース・ドレイン間のチャ
ネルが閉じて、オフ状態におけるＦＥＴの容量（４ｓ，
Ｃｇｄ、及びＣｄｓは，上記各測定値Ｃｉ．Ｃ，、Ｃ
３より（１）（２） （３）式を用いて精度良く求める
ことができる。
以上述べたこの発明に係るＦＥＴの容量評価法では、い
わゆるオフ状態のＦＥＴの容量として各測定値Ｃ１、Ｃ
２、Ｃ３からＣｇｓ． Ｃｇｄ、及びＣｄｓを求められ
たが，これらＦＥＴの容量はオフ状態では特に小さな値
となるため、従来の評価法では特に精度が得られなかっ
たものである。従って、オフ状態のＦＥＴの容量で高精
度の評価が必要とされるＦＥＴスイッチの設計、あるい
はＦＥＴスイッチを用いた移相器の設計等においては，
本発明の評価法が極めて有効である。
わゆるオフ状態のＦＥＴの容量として各測定値Ｃ１、Ｃ
２、Ｃ３からＣｇｓ． Ｃｇｄ、及びＣｄｓを求められ
たが，これらＦＥＴの容量はオフ状態では特に小さな値
となるため、従来の評価法では特に精度が得られなかっ
たものである。従って、オフ状態のＦＥＴの容量で高精
度の評価が必要とされるＦＥＴスイッチの設計、あるい
はＦＥＴスイッチを用いた移相器の設計等においては，
本発明の評価法が極めて有効である。
オフ状態のＦＥＴスイッチのソース・ドレイン間全容量
ＣＯＦＦは第３図を参照して次式（７）により与えられ
る． Ｃ■ｐｐ＝ｃｄｓ＋ｃｇｓ−ｃｇｄ／ （Ｃｇｓ＋Ｃｇ
ｄ） （７）このＣＯＦＦの値は、本発明の方法
によれば、少なくともｌ％以内の精度で求めることがで
きる。しかるに従来のＳパラメータから求める方法では
精々５％程度の精度でしか求めることができなかった． なお、本発明の方法によれば、ソース・ドレイン間に有
限のノＳイアス電圧を印加することができないため、通
常Ｓパラメータ測定を行うような有限のドレインバイア
ス下での評価としてのＣｇｓ、Ｃｇｄは直接には求めら
れない．しかしながらソース・ドレイン間電圧Ｖｄｓに
おけるＣｇｓ， Ｃｇｄを以下のように推定することが
可能であり，しかもそれによって十分な精度を得ること
ができる．即ち、ゲート電圧ＶｇｓにおけるＣｇｓの評
価値と、電圧Ｖｇｓ − ＶｄｓにおけるＣｇｄの評価
値とを、ソース・ドレイン間電圧Ｖｄｓ、ソース・ゲー
ト間電圧Ｖｇｓにおける夫々Ｃｇｓ． Ｃｇｄの評価値
とすることである．一方、オン状態のＦＥＴの容量の評
価については，以下のようにして行うことができる．オ
フ状態の第３図に対応するオン状態の等価回路は第４図
のように表わすことができ，この等価回路からわかるよ
うに、オフ状態での３つの測定値Ｃユ、Ｃ２，？，を測
定するのと同じ測定方法で測定したオン状態の３つの測
定値はすべて同一の値Ｃ４となる。このＣ４は次式（８
）で表わされる。
ＣＯＦＦは第３図を参照して次式（７）により与えられ
る． Ｃ■ｐｐ＝ｃｄｓ＋ｃｇｓ−ｃｇｄ／ （Ｃｇｓ＋Ｃｇ
ｄ） （７）このＣＯＦＦの値は、本発明の方法
によれば、少なくともｌ％以内の精度で求めることがで
きる。しかるに従来のＳパラメータから求める方法では
精々５％程度の精度でしか求めることができなかった． なお、本発明の方法によれば、ソース・ドレイン間に有
限のノＳイアス電圧を印加することができないため、通
常Ｓパラメータ測定を行うような有限のドレインバイア
ス下での評価としてのＣｇｓ、Ｃｇｄは直接には求めら
れない．しかしながらソース・ドレイン間電圧Ｖｄｓに
おけるＣｇｓ， Ｃｇｄを以下のように推定することが
可能であり，しかもそれによって十分な精度を得ること
ができる．即ち、ゲート電圧ＶｇｓにおけるＣｇｓの評
価値と、電圧Ｖｇｓ − ＶｄｓにおけるＣｇｄの評価
値とを、ソース・ドレイン間電圧Ｖｄｓ、ソース・ゲー
ト間電圧Ｖｇｓにおける夫々Ｃｇｓ． Ｃｇｄの評価値
とすることである．一方、オン状態のＦＥＴの容量の評
価については，以下のようにして行うことができる．オ
フ状態の第３図に対応するオン状態の等価回路は第４図
のように表わすことができ，この等価回路からわかるよ
うに、オフ状態での３つの測定値Ｃユ、Ｃ２，？，を測
定するのと同じ測定方法で測定したオン状態の３つの測
定値はすべて同一の値Ｃ４となる。このＣ４は次式（８
）で表わされる。
Ｃ，＝Ｃｇｓ＋Ｃｇｄ （８
）オフ状態での測定値Ｃ２Ｃ２、Ｃ，及びオン状態での
測定値Ｃ４からオン状態のＦＥＴの容量Ｃｇｓ， Ｃｇ
ｄは次式（９）（１０）により求めることができる。
）オフ状態での測定値Ｃ２Ｃ２、Ｃ，及びオン状態での
測定値Ｃ４からオン状態のＦＥＴの容量Ｃｇｓ， Ｃｇ
ｄは次式（９）（１０）により求めることができる。
Ｃｇｓ＝（Ｃ４−ΔＣ）／２ （
９）Ｃｇｄ ＝ （Ｃ４＋ΔＣ）／２
（１０）但し、ΔＣ＝らｏ／ｏ＋ｖ’Ｅマロ＝７
５７；石；：ζ丁）−１／（１千近コ■；丁ζ石］訂｝
） （１１）この発明の実施例では、容量Ｃエないし
Ｃ４の測定には、例えばＬＣＲメータを用いることがで
きる。
９）Ｃｇｄ ＝ （Ｃ４＋ΔＣ）／２
（１０）但し、ΔＣ＝らｏ／ｏ＋ｖ’Ｅマロ＝７
５７；石；：ζ丁）−１／（１千近コ■；丁ζ石］訂｝
） （１１）この発明の実施例では、容量Ｃエないし
Ｃ４の測定には、例えばＬＣＲメータを用いることがで
きる。
測定周波数は１００ｋＨｚ程度で十分であり、このよう
な測定に用いるＬＣＲメータは、マイクロ波のＳパラメ
ータを測定する測定器、例えばベクトル・ネットワーク
・アナライザに比べてその構成や取扱いが簡単であり、
また、式（１） （２） （３）及び（９） （１０）
（１１）により測定値からＦＥＴの容量を求めることは
，マイクロ波のＳパラメータから求めるよりも格段に容
易である。更に測定周波数が比較的低いため、インダク
タンス成分の影響を排除でき、従って求められたＦＥＴ
の容量の値は、従来に比し格段に高い精度で求めること
ができる。
な測定に用いるＬＣＲメータは、マイクロ波のＳパラメ
ータを測定する測定器、例えばベクトル・ネットワーク
・アナライザに比べてその構成や取扱いが簡単であり、
また、式（１） （２） （３）及び（９） （１０）
（１１）により測定値からＦＥＴの容量を求めることは
，マイクロ波のＳパラメータから求めるよりも格段に容
易である。更に測定周波数が比較的低いため、インダク
タンス成分の影響を排除でき、従って求められたＦＥＴ
の容量の値は、従来に比し格段に高い精度で求めること
ができる。
以上のように，本発明に係るＦＥＴの容量評価法によれ
ば，比較的簡易な測定器による測定と、その測定値を用
いた簡単な数式による計算とによりＦＥＴの容量評価が
でき、かつ評価結果が十分高い精度で得られる等、実用
上の効果が大である．
ば，比較的簡易な測定器による測定と、その測定値を用
いた簡単な数式による計算とによりＦＥＴの容量評価が
でき、かつ評価結果が十分高い精度で得られる等、実用
上の効果が大である．
第ｌ図は本発明によるＦＥＴの容量評価法の一実施例を
説明するためのＦＥＴの等価回路図、第２図は第１図に
示す回路においてＦＥＴのソース・ドレイン間のチャネ
ルが閉じたオフ状態での等価回路図，第３図は第２図の
等価回路を簡略化した回路図、第４図は第１図に示す回
路においてＦＥＴのソース・ドレイン間のチャネルが開
いたオン状態での等価簡略回路図、第５図は従来のＦＥ
Ｔの容量評価法を説明するためのＦＥＴの等価回路図で
ある。 Ｓ・・・ソース電極、Ｄ・・・ドレイン電極、Ｇ・・・
ゲート電極， Ｒｓ． Ｒｇ， Ｒｄ． Ｒｉｎ， Ｒｄｓ． Ｒｇｓ
． Ｒｇｄ． Ｒｃｈ・・・純抵抗を表わす等価回路定
数 Ｃｇｓ，Ｃｄｓ． Ｃｇｄ． Ｃｓ． Ｃｄ． Ｃｊ−
容量を表わす等価回路定数、 Ｌｇ， Ｌｄ． Ｌｓ・・・インダクタンスを表わす等
価回路定数
説明するためのＦＥＴの等価回路図、第２図は第１図に
示す回路においてＦＥＴのソース・ドレイン間のチャネ
ルが閉じたオフ状態での等価回路図，第３図は第２図の
等価回路を簡略化した回路図、第４図は第１図に示す回
路においてＦＥＴのソース・ドレイン間のチャネルが開
いたオン状態での等価簡略回路図、第５図は従来のＦＥ
Ｔの容量評価法を説明するためのＦＥＴの等価回路図で
ある。 Ｓ・・・ソース電極、Ｄ・・・ドレイン電極、Ｇ・・・
ゲート電極， Ｒｓ． Ｒｇ， Ｒｄ． Ｒｉｎ， Ｒｄｓ． Ｒｇｓ
． Ｒｇｄ． Ｒｃｈ・・・純抵抗を表わす等価回路定
数 Ｃｇｓ，Ｃｄｓ． Ｃｇｄ． Ｃｓ． Ｃｄ． Ｃｊ−
容量を表わす等価回路定数、 Ｌｇ， Ｌｄ． Ｌｓ・・・インダクタンスを表わす等
価回路定数
Claims (2)
- （１）ＦＥＴの容量評価法において、ドレイン開放時の
ゲート・ソース間容量、ソース開放時のゲート・ドレイ
ン間容量、及びソース・ドレイン間短絡時でのゲート・
ソース間容量の各測定値から、ＦＥＴのゲート・ソース
間容量、ゲート・ドレイン間容量、及びソース・ドレイ
ン間容量を評価することを特徴とするＦＥＴの容量評価
法。 - （２）ＦＥＴのソース・ドレイン間抵抗が十分大きくな
るバイアス条件下で測定された、ドレイン開放時のゲー
ト・ソース間容量をＣ＿１、ソース開放時でのゲート・
ドレイン間容量をＣ＿２及びソース・ドレイン間短絡時
のゲート・ソース間容量をＣ＿３としたとき、下記（１
）、（２）、（３）式によりＦＥＴのゲート・ソース間
容量Ｃｇｓ、ゲート・ドレイン間容量Ｃｇｄ、及びソー
ス・ドレイン間容量Ｃｄｓを求めることを特徴とする請
求項（１）記載のＦＥＴの容量評価法。 Ｃｇｓ＝Ｃ＿３／｛１＋√〔Ｃ＿２（ｃ＿３−Ｃ＿１）
／Ｃ＿１（Ｃ＿３−Ｃ＿２）〕｝（１）Ｃｇｄ＝Ｃ＿３
／｛１＋√〔Ｃ＿１（Ｃ＿３−Ｃ＿２）／Ｃ＿２（Ｃ＿
３−Ｃ＿１）〕｝（２）Ｃｄｓ＝Ｃ＿３（Ｃ＿１＋Ｃ＿
２−Ｃ＿３）／｛（２Ｃ＿３−Ｃ＿１−＿Ｃ＿２）＋（
Ｃ＿１＋Ｃ＿２）√〔（Ｃ＿３−Ｃ＿１）（Ｃ＿３−Ｃ
＿２）／Ｃ＿１Ｃ＿２〕｝（３）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15309289A JPH0317571A (ja) | 1989-06-15 | 1989-06-15 | Ｆｅｔの容量評価法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15309289A JPH0317571A (ja) | 1989-06-15 | 1989-06-15 | Ｆｅｔの容量評価法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0317571A true JPH0317571A (ja) | 1991-01-25 |
Family
ID=15554798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15309289A Pending JPH0317571A (ja) | 1989-06-15 | 1989-06-15 | Ｆｅｔの容量評価法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0317571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258549A (ja) * | 2005-03-16 | 2006-09-28 | New Japan Radio Co Ltd | 歪み特性評価方法 |
| JP2008113890A (ja) * | 2006-11-06 | 2008-05-22 | Kazumasa Yamamoto | 挟み具 |
-
1989
- 1989-06-15 JP JP15309289A patent/JPH0317571A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258549A (ja) * | 2005-03-16 | 2006-09-28 | New Japan Radio Co Ltd | 歪み特性評価方法 |
| JP4518561B2 (ja) * | 2005-03-16 | 2010-08-04 | 新日本無線株式会社 | 歪み特性評価方法 |
| JP2008113890A (ja) * | 2006-11-06 | 2008-05-22 | Kazumasa Yamamoto | 挟み具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| McCamant et al. | An improved GaAs MESFET model for SPICE | |
| Lovelace et al. | Extracting small-signal model parameters of silicon MOSFET transistors | |
| Nguyen et al. | A gate-width scalable method of parasitic parameter determination for distributed HEMT small-signal equivalent circuit | |
| Root et al. | Experimental evaluation of large-signal modeling assumptions based on vector analysis of bias-dependent S-parameter data from MESFETs and HEMTs | |
| Smith et al. | RF nonlinear device characterization yields improved modeling accuracy | |
| JPH0317571A (ja) | Ｆｅｔの容量評価法 | |
| Parker et al. | Improved MESFET characterization for analog circuit design and analysis | |
| Osorio et al. | Analytical charge conservative large signal model for MODFETs validated up to MM-wave range | |
| Pla et al. | Nonlinear model for predicting intermodulation distortion in GaAs FET RF switch devices | |
| Zárate-de Landa et al. | A new and better method for extracting the parasitic elements of on-wafer GaN transistors | |
| Foisy et al. | Large-signal relaxation-time model for HEMTs and MESFETs | |
| Cui et al. | On the excess noise factors and noise parameter equations for RF CMOS | |
| Masuda et al. | An accurate distributed small signal FET model for millimeter-wave applications | |
| Rizzoli et al. | An accurate bilateral FET model suitable for general nonlinear and power applications | |
| JP2000101097A (ja) | 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル | |
| Prasad | Nonlinear modeling of FETs for microwave switches and amplifiers | |
| Langrez et al. | Modelling of 0.15 μm dual gate PM-HEMTs by using experimental extraction | |
| JP4518561B2 (ja) | 歪み特性評価方法 | |
| Shimizu et al. | Drain current response delay of FD-SOI MOSFETs in RF operation | |
| Webster et al. | Effect of model derivative discontinuities on cold FET distortion simulations | |
| Staudinger et al. | An examination of data based large signal models for wireless amplifiers | |
| Licqurish et al. | Dual-gate FET modelling | |
| Kushwaha et al. | High-Frequency and Noise Models in BSIM-IMG | |
| Fujii | An improved GaAs MESFET model for the pulsed IV measurement | |
| Cuoco et al. | Experimental verification of the smoothie database model for third and fifth order intermodulation distortion |