JPH03175493A - Television screen display device - Google Patents

Television screen display device

Info

Publication number
JPH03175493A
JPH03175493A JP1316012A JP31601289A JPH03175493A JP H03175493 A JPH03175493 A JP H03175493A JP 1316012 A JP1316012 A JP 1316012A JP 31601289 A JP31601289 A JP 31601289A JP H03175493 A JPH03175493 A JP H03175493A
Authority
JP
Japan
Prior art keywords
circuit
data
display
output
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1316012A
Other languages
Japanese (ja)
Other versions
JPH0833718B2 (en
Inventor
Osamu Hosoya
細谷 理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1316012A priority Critical patent/JPH0833718B2/en
Publication of JPH03175493A publication Critical patent/JPH03175493A/en
Publication of JPH0833718B2 publication Critical patent/JPH0833718B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a various display mode and to improve visual impressions by varying the display color of a multiple-matrix character group gradually on a TV screen with time. CONSTITUTION:The display device uses an n-bit register 13 which input data of a data bus 2 through a CPU, an n-bit counter 14 which counts a vertical synchronizing signal determining one field at the end of the display of an image plane while the value of the n-bit register 13 is regarded as an initial value, a comparator 15 which compares the counted value of the n-bit counter with the counted value of a counter 1 using a horizontal synchronizing signal indicating one scanning line area as its count source, a display color border control circuit 16 which controls the border of a display color according to the output of the comparing circuit, and a polarity switching circuit 17 which changes the polarity of the output of the display color border control circuit. Consequently, the color of display characters can be changed with time and the diversity of the impression display mode of display characters can be improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はテレビジョンC以下TVと称す)画面表示装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a screen display device for television C (hereinafter referred to as TV).

〔従来の技術〕[Conventional technology]

第3図は従来用いられてきたTV画面表示装置の回路構
成のブロック図、第4図は第3図によって得られるTV
画面表示機能を示す表示機能図である。
Fig. 3 is a block diagram of the circuit configuration of a conventionally used TV screen display device, and Fig. 4 shows a TV screen obtained by Fig. 3.
It is a display function diagram showing a screen display function.

次に、従来の回路構成の動作について説明する。Next, the operation of the conventional circuit configuration will be explained.

まず、1つの走査線領域を示す水平同期信号C以下Hs
yna信号と称す)をnビットアップヵウンタ(1)に
送り、カウントアツプに従って画面のすべての走査線領
域を表わすデータを作る。その後、nビットアップカウ
ンタ(1)の出力データと中央演算装置C以下CPUと
称す)(図示せず)を介したデータバス(2)から送ら
れる垂直位置検出データの値を垂直位置検出回路(3)
に送ることで、−走査線の位置即ち画面の垂直位置が決
まる。こうして、画面の垂直位置が決まると、垂直位置
検出回路(3)の出力データをクロック信号を作り出す
発振回路(4)に送って、−走査線中のすべての水平位
置を表わすクロック信号を作り、このクロック信号とC
PUを介したデータバス(2)の水平位置検出データを
水平位置検出回路(5)に与えることにより、画面の水
平位置が決まる。このようにして画面の垂直位置・水平
位置を決定させた後、垂直位置検出回路(3)及び水平
位置検出回路(5)の出力データを各々タイミング制御
回路(6)に送ることで、以下の回路即ち画面表示デー
タメモリC以下CRTRAMと称す)(7)・画面表示
キャラクタメモリC以下CRTROMと称す)(8)・
シフトレジスタ(9)にデータを送るタイミングを制御
している。この後、画面に表示する文字の種類・色の指
定の記憶を行なうCRTRAM (7)に、タイミング
制御回路(6)で制御されたタイミングに従って、CP
Uを介したデータバス(2)から送られる文字の種類・
色の指定を意味したデータの値を書き込む。次に、種類
・色の指定した文字を画面のどのドツトを使って表示す
るのか、つまり文字構成ニ必要なドツトの配列パターン
を記憶したCRTRAM (s)に、タイミング制御回
路(6)でタイミングをはかりながら前記のCRTRA
M (7)の出力データを送ることで、このデータで指
定されたROM内容を読み出し、更にその出力データを
タイミング制御回路(6)でタイミングを制御しつつシ
フトレジスタ(9)に−時記憶させ、この記憶したデー
タとCRTRAM(7)より読み出した色信号選択回路
αOの出力を2人力氏回路0に入力し、その出力を画像
信号出力回路(2)に与えることにより画面表示を行な
っていた。表示文字の表示色を変化させる場合はCRT
RAM(7)のデータを書きかえ色信号選択回路aC>
のデータを変えることにより、第4図に示す如く瞬間的
に行うことができる。そして、1回のフィールド走査に
伴う画面の表示が終ると1フイールドを決める垂直同期
信号C以下V87Q6と絡す)で新たな次の1フイール
ド走査分の画面表示を行なっていた。
First, a horizontal synchronizing signal C or less Hs indicating one scanning line area
yna signal) is sent to an n-bit up counter (1), which produces data representing all the scan line areas of the screen according to the count up. Thereafter, the output data of the n-bit up counter (1) and the value of the vertical position detection data sent from the data bus (2) via the central processing unit C (hereinafter referred to as CPU) (not shown) are converted to the vertical position detection circuit ( 3)
By sending the signal to , the position of the -scan line, that is, the vertical position of the screen is determined. In this way, once the vertical position of the screen is determined, the output data of the vertical position detection circuit (3) is sent to the oscillator circuit (4) which produces a clock signal, - a clock signal representing all horizontal positions in the scanning line; This clock signal and C
The horizontal position of the screen is determined by applying horizontal position detection data from the data bus (2) via the PU to the horizontal position detection circuit (5). After determining the vertical and horizontal positions of the screen in this way, the output data of the vertical position detection circuit (3) and the horizontal position detection circuit (5) are sent to the timing control circuit (6), so that the following Circuit, that is, screen display data memory C (hereinafter referred to as CRTRAM) (7)・Screen display character memory C (hereinafter referred to as CRTROM) (8)・
It controls the timing of sending data to the shift register (9). After this, the CRTRAM (7), which stores the designation of the type and color of characters to be displayed on the screen, is loaded with the CP according to the timing controlled by the timing control circuit (6).
Types of characters sent from data bus (2) via U
Write the data value that specifies the color. Next, the timing control circuit (6) determines which dots on the screen should be used to display the specified character type and color, that is, the timing control circuit (6) stores the dot arrangement pattern required for the character structure. While weighing the above CRTRA
By sending the output data of M (7), the ROM contents specified by this data are read out, and the output data is stored in the shift register (9) at - hours while the timing is controlled by the timing control circuit (6). This stored data and the output of the color signal selection circuit αO read out from the CRTRAM (7) are input to the two-manpower circuit 0, and the output is given to the image signal output circuit (2) for screen display. . If you want to change the display color of displayed characters, use CRT.
Rewrite data in RAM (7) Color signal selection circuit aC>
By changing the data, this can be done instantaneously as shown in FIG. When the display of the screen associated with one field scan is completed, a new screen display for the next one field scan is performed using the vertical synchronizing signal C which determines one field (interacts with V87Q6).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

TV画面表示による情報伝達の機能化が進むにつれて、
′m3図に示したように、従来の回路構成では、TV画
面上の文字の表示色を変化させる場合、瞬間的に行う以
外方法が無かった。これでは、表示形態の多様性視覚へ
の印象が乏しいという問題点があった。
As information transmission through TV screen display becomes more functional,
As shown in Figure 3, in the conventional circuit configuration, the only way to change the display color of characters on a TV screen was to do so instantaneously. This poses a problem in that the variety of display formats does not provide a good visual impression.

この発明は上記のような問題点を解消する為になされた
もので、TV画面上に表示できる多行列文字群の表示色
を時間とともに変化させることを目的とする。
This invention was made to solve the above-mentioned problems, and its object is to change the display color of a multi-column character group that can be displayed on a TV screen over time.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るTV画面表示装置は、文字発生回路に並
列的に付加させたvsynaをカウントソースとし、C
PUを介したデータバスのデータを入力するnビットレ
ジスタと、このnビットレジスタの値を初期値にVsy
neをカウントするnビットカウンタと、このnビット
カウンタのカウント値とHsynaをカウントソースと
するカウンタのカウント値を比較する比較回路と、この
比較回路の出力に応じて表示色の境界を制御する表示色
境界制御回路と、この表示色境界制御回路の出力の極性
をかえる極性切換回路を設けたものである。
The TV screen display device according to the present invention uses vsyna added in parallel to the character generation circuit as a count source, and C
There is an n-bit register that inputs data on the data bus via the PU, and the value of this n-bit register is set to the initial value Vsy.
An n-bit counter that counts ne, a comparison circuit that compares the count value of this n-bit counter with the count value of a counter that uses Hsyna as a count source, and a display that controls the boundaries of display colors according to the output of this comparison circuit. A color boundary control circuit and a polarity switching circuit for changing the polarity of the output of the display color boundary control circuit are provided.

〔作用〕[Effect]

この発明における回路構成は、多行列文字群の表示色を
時間経過に伴ないTV画面上に徐々に変化することがで
きる。
The circuit configuration according to the present invention can gradually change the display color of a multi-column character group on a TV screen over time.

〔実施例〕〔Example〕

以下、この発明の一実施例を図に従って説明する。第1
図はこの発明の一実施例であるTV画面表示装置の回路
構成を示すブロック図、第2図は第1図によって得られ
るTV画面表示機能を示す表示機能図である。
An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is a block diagram showing the circuit configuration of a TV screen display device which is an embodiment of the present invention, and FIG. 2 is a display function diagram showing the TV screen display function obtained by FIG.

第1図において、この回路構成は従来の文字発生回路に
並列的にnビットレジスタ(2)・nビットアップカウ
ンタα4・極性切換回路α乃・比較回路(イ)・表示色
境界制御回路αθを付加させて構成されたものである。
In Figure 1, this circuit configuration includes an n-bit register (2), an n-bit up counter α4, a polarity switching circuit α, a comparison circuit (A), and a display color boundary control circuit αθ in parallel to the conventional character generation circuit. It is configured by adding.

そこで、その回路構成について詳しく説明する。まず、
第1図において、nビットアップカウンタ(1)はHs
yna信号とvayne信号を入力し、その処理データ
を従来の回路構成の一つである垂直位置検出回路(3)
と比較回路0に出力する。
Therefore, the circuit configuration will be explained in detail. first,
In FIG. 1, the n-bit up counter (1) is Hs
The yna signal and the vayne signal are input, and the processed data is sent to the vertical position detection circuit (3), which is one of the conventional circuit configurations.
is output to comparison circuit 0.

nビットレジスタOはCPUを介したデータバス+2)
で送られたデータを入力し、その処理データをnビット
アップカウンタα4に出力する。nビットアップカウン
タα4はVaynOm号とnビットレジスタOの出力デ
ータを入力し、その処理データを比較回路(イ)に出力
する。比較回路(2)はnピッ・トカウンタ(1)とn
ビットアップカウンタα4の出力データを入力し、その
処理データを表示色境界制御回路αGに出力する。表示
色境界制御回路DI3はその処理データを極性切換回路
αのに出力する。3人力氏回路車は従来の回路構成の一
つであるシフトレジスタ(9)と極性切換回路α力の出
力データを入力し、その処理データを画像信号出力回路
υより出力させることによって、本実施例による画面表
示機能を得ている。ここで、従来の回路構成とは第3図
に示した点線内で構成された文字発生回路(2)のこと
で、垂直位置検出回路(3)・タイミング制御回路(6
)・CRTRAM (71・CRTROM (sl・シ
フトレジスタ(9)を用いて、この図の矢印の通りデー
タが動くように回路構成がなされている。
n-bit register O is data bus +2 via CPU)
It inputs the data sent by and outputs the processed data to the n-bit up counter α4. The n-bit up counter α4 inputs the VaynOm number and the output data of the n-bit register O, and outputs the processed data to the comparison circuit (A). Comparison circuit (2) has n pit counter (1) and n
The output data of the bit up counter α4 is input, and the processed data is output to the display color boundary control circuit αG. The display color boundary control circuit DI3 outputs the processed data to the polarity switching circuit α. The three-man power circuit car inputs the output data of the shift register (9) and the polarity switching circuit α, which are one of the conventional circuit configurations, and outputs the processed data from the image signal output circuit υ. Get the screen display function by example. Here, the conventional circuit configuration refers to the character generation circuit (2) configured within the dotted line shown in Figure 3, including the vertical position detection circuit (3) and timing control circuit (6).
)・CRTRAM (71・CRTROM (sl) Using a shift register (9), the circuit is configured so that data moves as shown by the arrow in this figure.

次に動作について説明する。まず、画面のすべての走査
線領域即ちすべての垂直位置を表わすことのできるデー
タを作るために、H87D6信号をnビットアップカウ
ンタ(1)に送る。その後、nビットアップカウンタ(
1)の出力データを従来用いられてきた文字発生回路(
図示せず)に与えると同時に並行して、この実施例に必
要な回路にも与える。
Next, the operation will be explained. First, the H87D6 signal is sent to the n-bit up counter (1) in order to create data that can represent all scan line areas of the screen, ie all vertical positions. After that, the n-bit up counter (
The output data of 1) is converted into a conventional character generation circuit (
(not shown) and, in parallel, to the circuits necessary for this embodiment.

そこで、この実施例に必要な回路の動作を詳してみてみ
ると、まず、CPU (図示せず)を介したデータバス
(2)より表示色の境界の初期値即ち表示色の変化が始
まる位置を設定するデータを、nビットレジスタυに格
納する。この後、nビットレジスタOに格納したデータ
をV87Q6信号で制御しながら一画面に一度カウント
アップさせるnビットアップカウンタα4に与える。
Taking a closer look at the operation of the circuit required for this embodiment, first, a data bus (2) via the CPU (not shown) is used to determine the initial value of the display color boundary, that is, the position where the display color starts to change. The data for setting is stored in the n-bit register υ. Thereafter, the data stored in the n-bit register O is given to an n-bit up counter α4 that counts up once per screen while being controlled by the V87Q6 signal.

そして、nビットアップカウンタ(1)で得られたデー
タと、このnビットカウンタα4の出力データを比較回
路(2)に送ることで画面のすべての走査線を使って表
示色の境界を指定する為の比較制御を行ない、その出力
を表示色境界制御回路Qθに与えることにより表示色の
境界より上側の走査線領域ではハイレベルの信号が、ま
た境界より下側の走査線領域ではロウレベルの信号が出
力されるように処理を行う。この出力をR,G、B色信
号出力端子にそれぞれ対応した極性切換回路αηに入力
し、この出力と色信号選択回路(1(Iの出力と、文字
のドツトパターンが記憶されたシフトレジスタ(9)の
値を3人カー回路(2)に入力し、その出力を画像信号
に送ることによって、第2図のように時間とともに表示
色を塗りかえてゆくことが可能となる。
Then, by sending the data obtained by the n-bit up counter (1) and the output data of this n-bit counter α4 to the comparison circuit (2), the boundaries of display colors are specified using all the scanning lines of the screen. By performing comparison control for the display color boundary and feeding the output to the display color boundary control circuit Qθ, a high level signal is generated in the scanning line area above the display color boundary, and a low level signal is generated in the scanning line area below the boundary. Process so that it is output. This output is input to the polarity switching circuit αη corresponding to the R, G, and B color signal output terminals, and this output and the color signal selection circuit (1 (I output) and the shift register in which the dot pattern of the character is stored ( By inputting the value of 9) into the three-person car circuit (2) and sending its output to the image signal, it becomes possible to change the display color over time as shown in FIG.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、CPUを介したデータ
バスのデータを入力するnビットレジスタと、このnビ
ットレジスタの値を初期値としvsynaをカウントす
るnビットカウンタと、このnビットカウンタのカウン
ト値とHsynaをカウントソースとするカウンタのカ
ウント値を比較する比較回路と、この比較回路の出力に
応じて表示色の境界を制御する表示色境界制御回路と、
この表示色境界制御回路の出力の極性を変える極性切換
回路を用いて構成したので、表示文字の色を時間経過に
従い塗りかえてゆくことができ、これにより表示文字の
印象度表示形態の多様性を向上させることができる。
As described above, according to the present invention, there is an n-bit register that inputs data on a data bus via the CPU, an n-bit counter that counts vsyna with the value of this n-bit register as an initial value, and a comparison circuit that compares the count value with the count value of a counter using Hsyna as a count source; a display color boundary control circuit that controls the boundaries of display colors according to the output of the comparison circuit;
Since it is constructed using a polarity switching circuit that changes the polarity of the output of this display color boundary control circuit, the color of the displayed characters can be changed over time, which allows for a variety of impression display forms of the displayed characters. can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例であるTv画面表示装置の
回路構成を示すブロック図、第2図は第1図によって得
られるTV画面表示機能を示す表示機能図、第3図は従
来のTV画面表示装置の回路構成を示すブロック図、8
4図は第3図によって得られるTV画面表示機能を示す
表示機能図である。 (1)・・・カウンタ、(2)・・・データバス、(3
)・・・垂直位置検出回路、(4)・・・発振回路、(
5)・・・水平位置検出回路、(6)・・・タイミング
制御回路、(7)・・・CRTRAM 、(8)・・・
CRTROM 、 (9)・・・シフトレジスタ、O・
・・nビットレジスタ、αる・・・ロビットカウンタ、
(2)・・・比較回路、aS・・・表示色境界制御回路
、αη・・・極性切換回路。 なお、図中、同一符号は同一 または相当部分を示す。
Fig. 1 is a block diagram showing the circuit configuration of a TV screen display device which is an embodiment of the present invention, Fig. 2 is a display function diagram showing the TV screen display function obtained by Fig. 1, and Fig. 3 is a conventional Block diagram showing the circuit configuration of the TV screen display device, 8
FIG. 4 is a display function diagram showing the TV screen display function obtained by FIG. (1)...Counter, (2)...Data bus, (3
)...Vertical position detection circuit, (4)...Oscillation circuit, (
5)...Horizontal position detection circuit, (6)...Timing control circuit, (7)...CRTRAM, (8)...
CRTROM, (9)...Shift register, O.
... n-bit register, αru ... robit counter,
(2)... Comparison circuit, aS... Display color boundary control circuit, αη... Polarity switching circuit. In addition, the same symbols in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] CPUを介したデータバスのデータと水平同期信号及び
垂直同期信号で制御されたnビットアップカウンタの処
理データとを入力する垂直位置検出回路と、この垂直位
置検出回路の処理データを入力する発振回路と、この発
振回路で発生したクロック信号と前記垂直位置検出回路
の出力データを入力する水平位置検出回路と、この水平
位置検出回路の処理データと前記垂直位置検出回路の出
力データを入力するタイミング制御回路と、このタイミ
ング制御回路で制御されたタイミングとCPUを介した
データバスのデータを入力する画面表示データメモリと
、この画面表示データメモリの処理データとタイミング
制御回路の出力データを入力する画面表示キャラクター
メモリと、この画面表示キャラクタメモリの内容とタイ
ミング制御回路の出力データを入力するシフトレジスタ
とこのシフトレジスタの出力に応じて色信号を出力する
画像信号出力回路に並列的に構成された、nビットレジ
スタと、nビットレジスタの値を入力するnビットカウ
ンタと、このnビットカウンタの出力を入力する比較回
路とこの比較回路の出力に応じて表示色の境界を制御す
る表示色境界制御回路と、この表示色境界制御回路の出
力データを入力とする極性切換回路を備えたことを特徴
とするテレビジョン画面表示装置。
A vertical position detection circuit that inputs data on a data bus via the CPU and processing data of an n-bit up counter controlled by a horizontal synchronization signal and a vertical synchronization signal, and an oscillation circuit that inputs processing data of this vertical position detection circuit. a horizontal position detection circuit that inputs the clock signal generated by this oscillation circuit and the output data of the vertical position detection circuit; and a timing control that inputs the processed data of this horizontal position detection circuit and the output data of the vertical position detection circuit. a screen display data memory for inputting the timing controlled by this timing control circuit and data on the data bus via the CPU; and a screen display for inputting the processed data of this screen display data memory and the output data of the timing control circuit. n configured in parallel with a character memory, a shift register into which the contents of the screen display character memory and output data of the timing control circuit are input, and an image signal output circuit which outputs a color signal in accordance with the output of the shift register. A bit register, an n-bit counter that inputs the value of the n-bit register, a comparison circuit that inputs the output of this n-bit counter, and a display color boundary control circuit that controls the boundaries of display colors according to the output of this comparison circuit. A television screen display device comprising: a polarity switching circuit which inputs output data of the display color boundary control circuit.
JP1316012A 1989-12-04 1989-12-04 Television screen display Expired - Fee Related JPH0833718B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1316012A JPH0833718B2 (en) 1989-12-04 1989-12-04 Television screen display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1316012A JPH0833718B2 (en) 1989-12-04 1989-12-04 Television screen display

Publications (2)

Publication Number Publication Date
JPH03175493A true JPH03175493A (en) 1991-07-30
JPH0833718B2 JPH0833718B2 (en) 1996-03-29

Family

ID=18072269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1316012A Expired - Fee Related JPH0833718B2 (en) 1989-12-04 1989-12-04 Television screen display

Country Status (1)

Country Link
JP (1) JPH0833718B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474489B1 (en) * 2002-08-14 2005-03-10 삼성전자주식회사 HDTV with compansation horizontal synchronizing signal timming

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004500975A (en) 2000-05-16 2004-01-15 リージェンツ オブ ザ ユニバーシティ オブ ミネソタ High throughput particle generator and particle generation method using multiple nozzle spray operations
US20050118344A1 (en) 2003-12-01 2005-06-02 Pacetti Stephen D. Temperature controlled crimping
US9603980B2 (en) 2008-02-26 2017-03-28 CARDINAL HEALTH SWITZERLAND 515 GmbH Layer-by-layer stereocomplexed polymers as drug depot carriers or coatings in medical devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272271A (en) * 1988-04-22 1989-10-31 Matsushita Electric Ind Co Ltd Digital image processing circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272271A (en) * 1988-04-22 1989-10-31 Matsushita Electric Ind Co Ltd Digital image processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474489B1 (en) * 2002-08-14 2005-03-10 삼성전자주식회사 HDTV with compansation horizontal synchronizing signal timming

Also Published As

Publication number Publication date
JPH0833718B2 (en) 1996-03-29

Similar Documents

Publication Publication Date Title
JPH04106593A (en) Still image display device
US5023603A (en) Display control device
JPH08163457A (en) On-screen display device and on-screen display method
US5969727A (en) Method and system for displaying static and moving images on a display device
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
JPH03175493A (en) Television screen display device
US5606656A (en) Image data processing unit for forming a plurality of identical images in a single output image area
JP3354725B2 (en) Display device
JP2853749B2 (en) Television screen display device
JPH08129356A (en) Display device
JPH04301886A (en) Display control circuit
JP2628076B2 (en) Display control circuit
JP3172431B2 (en) Pseudo gradation processor
JPH10240222A (en) Character display control circuit
JPH0348788A (en) Radar display device
KR920008274B1 (en) 16/256 color switching apparatus
JPH10232661A (en) Display device and electronic equipment
JPH04372988A (en) Liquid crystal panel control device
JP2001142434A (en) Liquid crystal display device
JPH03126081A (en) Character display device for display
JPH11212533A (en) Method and device for displaying bit map
JPH07274086A (en) Display controller
JPS63229492A (en) Kana-kanji mixed display system
JPH10282947A (en) On-screen display device
JPH05113769A (en) Cursor display control device and border pattern display control device in display device comprising upper and lower screens

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees