JPH03172971A - Time chart preparing system - Google Patents

Time chart preparing system

Info

Publication number
JPH03172971A
JPH03172971A JP1312467A JP31246789A JPH03172971A JP H03172971 A JPH03172971 A JP H03172971A JP 1312467 A JP1312467 A JP 1312467A JP 31246789 A JP31246789 A JP 31246789A JP H03172971 A JPH03172971 A JP H03172971A
Authority
JP
Japan
Prior art keywords
signal pattern
time
time chart
storage device
chart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1312467A
Other languages
Japanese (ja)
Inventor
Yoshie Nonaka
野中 良恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1312467A priority Critical patent/JPH03172971A/en
Publication of JPH03172971A publication Critical patent/JPH03172971A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the number of times of inputting or the like for the preparation of a time chart and to improve the reliability of its formation by inputting a logical operation expression written by a character string and a signal pattern indicating state information at each required time. CONSTITUTION:The time chart preparation system is constituted of an input device 10, an arithmetic processing unit 20, a storage device 30, and an output device 40. The unit 20 includes a logical operation part 1 for processing logical operation by using data and programs stored in the device 30, a pattern edition part 2 and a chart display part 3. Namely, the unit 20 extracts the programs and data from the device 30 at the time of inputting an operation expression and an operator from the device 10 to use them and displays the processing result on the screen of the device 40. Consequently, the input frequency and input data required for the preparation of the time chart can be reduced, the manhour of time chart preparation can also be reduced and the quality of the time charge can be improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル論理回路の動作を表す時刻ごとの状
態情報の信号パターンを示すタイムチャートの作成方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for creating a time chart showing a signal pattern of status information at each time representing the operation of a digital logic circuit.

〔従来の技術〕[Conventional technology]

従来のタイムチャートの作成方式は、演算処理装置がデ
ィジタル論理回路の時刻ごとに状態情報の入力を受は信
号同志の論理演算式で演算し作成していた。
In the conventional method of creating a time chart, an arithmetic processing unit receives input state information of a digital logic circuit at each time and calculates the same using a logical operation formula for signals.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述しり従、来のタイムチャート作成方式は、時刻ごと
に入力装置から状態情報を受信入力するように構成され
ているので、ディジタル論理回路の時刻ごとの状態情報
量が少ない場合には大きな問題にならないが、ディジタ
ル論理回路の規模が大きくなってくると、演算処理装置
への入力回数が増加し、回路の動作を示す時刻ごとの状
態情報であるタイムチャートの作成には多大な時間を要
し、又その信頼性も低下するという問題点があった。
As mentioned above, the conventional time chart creation method is configured to receive and input state information from an input device at each time, so this poses a big problem when the amount of state information at each time of a digital logic circuit is small. However, as the scale of digital logic circuits increases, the number of inputs to the arithmetic processing unit increases, and it takes a lot of time to create time charts, which are status information at each time that shows the operation of the circuit. Moreover, there is a problem in that the reliability is also lowered.

本発明の目的は上記問題点を解決したタイムチャートの
作成方式を提供することにある。
An object of the present invention is to provide a time chart creation method that solves the above problems.

〔課題を解決するための手段〕[Means to solve the problem]

本発明によるタイムチャートの作成方式の第1の手段は
、入力装置から所定の操作指示によりデータを入力し所
定のプログラムおよびデータを駆使して処理した結果を
記憶装置に記憶すると共に出力装置に画面表示する演算
処理装置が、文字列で記述した論理演算式、および所要
の信号の時刻ごとの状態情報を示す信号パターンを入力
し、入力した演算式を解析して前記信号パターンおよび
演算子により論理演算を実行する論理演算部と、入力し
た前記信号パターンと共に演算結果の信号パターンをタ
イムチャートに形成して出力装置で画面表示させるチャ
ート表示部とを有する。
A first means of the time chart creation method according to the present invention is to input data through a predetermined operation instruction from an input device, process the results by making full use of a predetermined program and data, and store the results in a storage device, and display the results on an output device. The arithmetic processing unit that displays inputs a logical operation expression written as a character string and a signal pattern indicating the state information of the required signal at each time, analyzes the input operation expression, and performs a logical operation based on the signal pattern and operator. It has a logic operation unit that executes calculations, and a chart display unit that forms a signal pattern of the calculation result together with the input signal pattern into a time chart and displays it on a screen with an output device.

また、本発明のタイムチャートの作成方式の第2の手段
は、入力装置から所定の操作指示によりデータを入力し
所定のプログラムおよびデータを駆使して処理した結果
を記憶装置に記憶すると共に出力装置に画面表示する演
算処理装置が、各信号の時刻ごとの状態情報を信号パタ
ーンとして受信して記憶装置に記憶すると共に、文字列
で記述した論理演算式を受信したとき、受信した演算式
を解析し所要の信号のパターンを記憶装置から読出して
前記演算式による論理演算を実行する論理演算部と、演
算結゛果の信号パターンを記憶装置に記憶したのち、指
定された信号のパターンを記憶装置から呼出してタイム
チャートに形成し、出力装置に画面表示させるチャート
表示部とを有する。
Further, the second means of the time chart creation method of the present invention is to input data from an input device according to a predetermined operation instruction, and store the results of processing by making full use of a predetermined program and data in a storage device. The arithmetic processing unit that displays the time-by-time status information of each signal on the screen receives the status information of each signal as a signal pattern and stores it in the storage device, and also analyzes the received arithmetic expression when it receives a logical expression written in a character string. a logical operation section that reads a required signal pattern from a storage device and executes a logical operation based on the arithmetic expression; and a chart display unit that calls the time chart from the time chart, forms it into a time chart, and displays it on the screen on the output device.

更に、第2の手段における演算処理装置の一つの具体的
手段は、信号パターンを編集して記憶装置に記憶するパ
ターン編集部と、信号パターンを呼出したときはパター
ンを時刻ごとの状態値に変換して画面座標にタイムチャ
ートとして図形表示するチャート表示部とを有する。
Further, one specific means of the arithmetic processing device in the second means includes a pattern editing section that edits the signal pattern and stores it in a storage device, and when the signal pattern is called, converts the pattern into a state value for each time. and a chart display section that graphically displays a time chart in screen coordinates.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図、第2図は
本発明の一実施例を示すフローチャート、また第3図は
論理演算式とこの信号パターンとの一例を示す構成図で
ある。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a flowchart showing an embodiment of the present invention, and FIG. 3 is a configuration diagram showing an example of a logical operation formula and its signal pattern. .

第1図に示すように、入力装置10.演算処理装置20
.記憶装置30および出力装置40″C′構成される通
常のコンピュータシステムがタイムチャートを作成する
。演算処理装置20は記憶装置30が記憶するデータお
よびプログラムを駆使して処理する、論理演算部1.パ
ターン編集部2゜およびチャート表示部3を有する。す
なわち、入力装置10から演算式および演算子を入力す
るとき、演算処理装置20が記憶装置30からプログラ
ムおよびデータを取出して駆使し、処理した結果を出力
装置40に画面表示する。
As shown in FIG. 1, an input device 10. Arithmetic processing unit 20
.. A normal computer system composed of a storage device 30 and an output device 40''C' creates a time chart.The arithmetic processing unit 20 processes logic operations using data and programs stored in the storage device 30. It has a pattern editing section 2° and a chart display section 3. That is, when an arithmetic expression and an operator are input from the input device 10, the arithmetic processing device 20 takes out programs and data from the storage device 30, makes full use of them, and displays the processed results. is displayed on the screen on the output device 40.

入力装置10から入力する論理演算式は、第1表の論理
演算子と信号符号とによって表示される。
The logical operation expression inputted from the input device 10 is displayed using the logical operators and signal codes shown in Table 1.

第1表 *・・・論理積、     °・・・論理否定、十・・
・論理和、     △・・・排他的論理和、例えば信
号A−Bの論理積の論理否定を信号Cで出力する場合の
演算式は次のとおりである。
Table 1 *...Logical product, °...Logical negation, ten...
- OR, △...Exclusive OR, for example, when outputting the logical NOT of the AND of signals A and B as signal C, the arithmetic expression is as follows.

C= (A*B)’ 次に第2図に第1図および第3図を併せ参照して本発明
について説明する。
C= (A*B)' Next, the present invention will be described with reference to FIG. 2 together with FIGS. 1 and 3.

まず、演算処理装置20は文字列で記述した論理演算式
を入力装置10から受信したとき、信号名A−Bおよび
演算子*、°を解析(手順101)し、信号A−Bそれ
ぞれのパターンを記憶装置30から読出す(手順102
)。信号A−Bのパターン記録がない場合は入力装置1
0から読込むことになる。信号パターンと演算子との組
合せ式から、演算処理装置20は論理演算を実行(手順
103)し、信号Cのパターンを結果パターンとして形
成しく104)する、論理演算部lとなる手順101か
ら手段104までを終了したとき、パターン編集部2に
続き形成し発生した結果パターンを−例えば短縮符号化
のように、編集し記憶装置に記憶(手順105)する。
First, when the arithmetic processing unit 20 receives a logical operation expression written in a character string from the input device 10, it analyzes the signal names A-B and operators * and ° (step 101), and analyzes the patterns of each signal A-B. is read from the storage device 30 (step 102
). If there is no pattern record of signal A-B, input device 1
It will be read from 0. From the combination expression of the signal pattern and the operator, the arithmetic processing device 20 executes a logical operation (step 103), and forms the pattern of the signal C as a result pattern (104). When the steps up to step 104 are completed, the pattern editing section 2 edits the generated resultant pattern by, for example, abbreviation encoding and stores it in the storage device (step 105).

演算処理装置は入力装置から信号パターンの表示要求信
号を受信(手順106)したとき、記憶装置に記憶中の
信号A−B−Cの編集された信号パターンを続出(手順
107)L、信号パターンのタイムチャートを形成(手
順108)する0次いで、演算処理装置は完成したタイ
ムチャートを画面出力装置40に画表示すべく出力(手
順109)する。
When the arithmetic processing unit receives a signal pattern display request signal from the input device (step 106), it successively outputs the edited signal pattern of the signals A-B-C stored in the storage device (step 107) L, signal pattern Next, the arithmetic processing device outputs the completed time chart to the screen output device 40 for image display (step 109).

表示要求信号は演算式中の信号名に対して信号パターン
をタイムチャートで画面表示させるが、信号名に対して
信号パターンの入力または演算結果がない場合は、入力
また。は演算結果がでて記憶装置f30に記憶されたと
き直ちに、チャート表示部3となる手順106から手順
109までにより、信号パターンがタイムチャートとし
て画表示出力される。
The display request signal displays the signal pattern on the screen in a time chart for the signal name in the calculation formula, but if there is no signal pattern input or calculation result for the signal name, the input or the signal pattern is displayed on the screen. Immediately after the calculation result is obtained and stored in the storage device f30, the signal pattern is displayed as a time chart in steps 106 to 109 of the chart display section 3.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明のタイムチャートの作成方式
は、論理演算式を使ってパターン入力することにより、
タイムチャート作成のための入力回数および入力データ
量を削減し、タイムチャート作成工数の削減とタイムチ
ャートの品質向上に寄与する効果がある。
As explained above, the time chart creation method of the present invention involves inputting patterns using logical operation expressions.
This has the effect of reducing the number of inputs and the amount of input data for creating a time chart, contributing to a reduction in the number of man-hours for creating a time chart and to improving the quality of the time chart.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のタイムチャートの作成方式のり実施例
を示すブロック図、第2図は本発明の一実施例のフロー
チャート、第3図は第2図で使用される論理演算式およ
びタイムチャートの一例を示す構成図である。 1・・・論理演算部、2・・・パターン編集部、3・・
・チャート表示部、10・・・入力装置、20・・・演
算処理装置、30・・・記憶装置、40・・・出力装置
Fig. 1 is a block diagram showing an embodiment of the time chart creation method of the present invention, Fig. 2 is a flow chart of an embodiment of the present invention, and Fig. 3 is a logical operation formula and time chart used in Fig. 2. It is a block diagram which shows an example. 1...Logic operation section, 2...Pattern editing section, 3...
- Chart display unit, 10... input device, 20... arithmetic processing device, 30... storage device, 40... output device.

Claims (1)

【特許請求の範囲】 1、入力装置から所定の操作指示によりデータを入力し
所定のプログラムおよびデータを駆使して処理した結果
を記憶装置に記憶すると共に出力装置に画面表示する演
算処理装置が、文字列で記述した論理演算式、および所
要の信号の時刻ごとの状態情報を示す信号パターンを入
力し、入力した演算式を解析して前記信号パターンおよ
び演算子により論理演算を実行する論理演算部と、入力
した前記信号パターンと共に演算結果の信号パターンを
タイムチャートに形成して出力装置で画面表示させるチ
ャート表示部とを有することを特徴とするタイムチャー
トの作成方式。 2、入力装置から所定の操作指示によりデータを入力し
所定のプログラムおよびデータを駆使して処理した結果
を記憶装置に記憶すると共に出力装置に画面表示する演
算処理装置が、各信号の時刻ごとの状態情報を信号パタ
ーンとして受信して記憶装置に記憶すると共に、文字列
で記述した論理演算式を受信したとき、受信した演算式
を解析し所要の信号のパターンを記憶装置から読出して
前記演算式による論理演算を実行する論理演算部と、演
算結果の信号パターンを記憶装置に記憶したのち、指定
された信号のパターンを記憶装置から呼出してタイムチ
ャートに形成し、出力装置に画面表示させるチャート表
示部とを有することを特徴とするタイムチャートの作成
方式。 3、請求項2記載の演算処理装置が、信号パターンを編
集して記憶装置に記憶するパターン編集部と、信号パタ
ーンを呼出したときはパターンを時刻ごとの状態値に変
換して画面座標にタイムチャートとして図形表示するチ
ャート表示部とを有することを特徴とする請求項2記載
のタイムチャートの作成方式。
[Scope of Claims] 1. An arithmetic processing device that inputs data from an input device according to a predetermined operation instruction, processes the result using a predetermined program and data, stores it in a storage device, and displays the result on a screen on an output device, A logical operation unit that inputs a logical operation expression written in a character string and a signal pattern indicating time-by-time status information of a required signal, analyzes the input operation expression, and executes a logical operation using the signal pattern and the operator. and a chart display unit that forms a signal pattern of a calculation result together with the input signal pattern into a time chart and displays it on a screen on an output device. 2. An arithmetic processing unit inputs data according to predetermined operation instructions from an input device, stores the processed results using a predetermined program and data in a storage device, and displays the results on a screen on an output device. In addition to receiving status information as a signal pattern and storing it in a storage device, when a logical operation expression written in a character string is received, the received operation expression is analyzed, a required signal pattern is read out from the storage device, and the above operation expression is A logical operation unit that performs logical operations based on the calculation result, and a chart display that stores the signal pattern of the operation result in a storage device, and then retrieves the specified signal pattern from the storage device to form a time chart and displays it on the screen on an output device. A method for creating a time chart, comprising: 3. The arithmetic processing device according to claim 2 includes a pattern editing section that edits the signal pattern and stores it in the storage device, and when the signal pattern is called, converts the pattern into a state value for each time and converts the pattern into a time value in screen coordinates. 3. The time chart creation method according to claim 2, further comprising a chart display section that graphically displays the time chart as a chart.
JP1312467A 1989-12-01 1989-12-01 Time chart preparing system Pending JPH03172971A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1312467A JPH03172971A (en) 1989-12-01 1989-12-01 Time chart preparing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1312467A JPH03172971A (en) 1989-12-01 1989-12-01 Time chart preparing system

Publications (1)

Publication Number Publication Date
JPH03172971A true JPH03172971A (en) 1991-07-26

Family

ID=18029553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1312467A Pending JPH03172971A (en) 1989-12-01 1989-12-01 Time chart preparing system

Country Status (1)

Country Link
JP (1) JPH03172971A (en)

Similar Documents

Publication Publication Date Title
JPS6116100B2 (en)
EP0459711B1 (en) Method and apparatus for processing image data
JPH03172971A (en) Time chart preparing system
JPS60262243A (en) High-speed arithmetic unit
JP2611423B2 (en) Processing equipment
JPS62174876A (en) Time chart display system
JP2815364B2 (en) CAD equipment
JPH03136172A (en) System and device for processing input of time chart
JPH01291378A (en) Compaction device for mask pattern data of semiconductor integrated circuit
JP3110326B2 (en) Verification test pattern design equipment
JPH03116223A (en) Screen control system for input of variable length data
JPH02226368A (en) Graphic processing method
JP2009099218A (en) Information recording device and program
JPH0285966A (en) Time chart display system
JPH01133176A (en) Logical circuit block segmenting system
JPS60142423A (en) Forming method of conditional code
JPS62293354A (en) Back-up device formation of specialist system
JPH06176083A (en) Drawing generating method
JPH02224034A (en) Formatless record input and output processing system
JPH0344567A (en) Output device of analytical data on frequency
JPH0250277A (en) Screening system for binary picture information
JPS61267814A (en) Recording and reproducing device for input history information
JPH0575129B2 (en)
JPH04113420A (en) Editing system for structured description data
JPH0793577A (en) Paint-out processing method when changing closed graphic