JPH03168850A - キャッシュ内蔵マイクロ・プロセッサにおけるアクセス・モニタ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キャッシュ・メモリを内蔵するマイクロ・プ
ロセッサと、マイクロ・プロセッサ外付キャッシュを搭
載する情報処理装置におけるキャッシュのモニタ方式に
関する． 〔従来の技術〕 キャッシュ・メモリ：エイ・イー・エム・コンピューテ
ィング・サーヴエイズ・ボリューム１４．ナンバー３．
１９８２年４７３〜５３０頁（Ｃａｃｈｅ　　Ｍｅｍｏ
ｒｉｅｓ：ＡＣＭＣｏｍｐｕｔｉｎｇ　　Ｓｕｒｖｅｙ
ｓ，ｖｏｌ１４，ｎｏ．３，１９８２，Ｐｐ．４７３−
５３０）に示されるように、記憶階層を備えた情報処理
装置では、主記憶をある大きさのブロックを単位として
分割し、これらのブロックの一部を高速にアクセスでき
るキャッシュ・メモリにコピーしておくことにより、プ
ロセッサから要求されたデータがキャッシュ・メモリ内
に存在するときに、これをプロセッサに高速に渡すこと
で、プロセッサからみたアクセス速度を向上させている
．このブロックの大きさ（以下、ブロック・サイズ〉は
、一般に２のべき乗にとられる．キャッシュ・メモリに
は、主記憶にあるブロック（以下、主記憶ブロック）が
保持するデータのコピーと、主記憶においてこのブロッ
クが存在する位置を示すアドレス・タグが記録される．
キャッシュ・メモリ内のデータ・メモリは主記憶ブロッ
クに保持されているデータのコピーを記録する部分であ
り、タグ・メモリはアドレス・タグを記録する部分であ
る。１つのアドレス・タグに対応するブロックが主記憶
とキャッシュ・メモリとの間でのマッピングの単位とな
る。

キャッシュ・メモリはプロセッサからデータのアクセス
要求があると、プロセッサが出力するアドレスがタグ・
メモリ内に存在するかどうかを調べることにより、要求
されたデータがキャッシュメモリ内に存在するかどうか
を調べることにより、要求されたデータがキャッシュに
存在する場合（以下、ヒット）には、キャッシュのデー
タ・メモリからプロセッサにデータが渡される．要求さ
れたデーダがキャッシュに存在しない場合（以下、ミス
・ヒット）には、当該データを保持している主記憶ブロ
ックをアクセスして、このデータをブ，ロセッサに渡す
とともにキャッシュのデータ・メモリにコピーする。ま
た、このときに、プロセッサが出力しているアドレスの
値が、対応するタグ・メモリに記録され、ミス・ヒット
の処理が完了する。

主記憶ブロックとキャッシュ・メモリのブロック間での
マッピングの方式にはフル・アソシアティブ方式、セッ
ト・アソシアティブ方式、ダイレクト・マップ方式があ
る。フル・アソシアティブ方式は、任意の主記憶ブロッ
クをキャッシュ・メモリの任意のブロックにマッピング
できる方式である。ダイレクト・マップ方式では、主記
憶ブロックが存在するアドレスによりマッピングされる
キャッシュ・メモリのブロックが一意に決定される方式
である。セット・アソシアティブ方式では、キャッシュ
・メモリのブロックを幾つかのブループに分けておき、
主記憶ブロックが存在するアドレスにより決定されるグ
ループ番号（セット番号）をもつキャッシュ・メモリの
ブロックの内で任意のブロックにマッピングできる方式
であるや このように、フル・アソシアティブ方式、または、セッ
ト・アソシアティブ方式のキャッシュ・メモリでは、１
つの主記憶ブロックにマッピング可能なキャッシュ・メ
モリのブロックが複数存在する．そこで、キャッシュ・
メモリ内部では、これらのブロックを識別するためにエ
ントリ・アドレスを用いて、データ・メモリやタグ・メ
モリをアクセスしている。キャッシュ・メモリを内蔵す
るプロセッサにおいては、このエントリ・アドレスやセ
ット・アドレスを出力するための端子を持たせることも
考えられている． 一方、主記憶ブロックの内容は、プロセッサ以外の入出
力装置により書き換えられることがある．このときには
、キャッシュ・メモリ内ブロックが保持するデータ内容
と、主記憶ブロックが保持するデータ内容が一致しなく
なる．この状態でプログラム実行を続けると、正しい処
理結果が得られなくなるため、実際の情報処理装置にお
いては、キャッシュ内に存在するブロックがプロセッサ
以外の入出力装置により書き換えられるときには、キャ
ッシュ・ブロックと、主記憶のブロックの内容の一致を
保つような操作を行なっている。

具体的には、プロセッサ以外の入出力装置による主記憶
ブロックへの書き込み操作の総てについて、当該ブロッ
クがキャッシュ内に存在するかどうかを調べるのである
。この結果、当該ブロックかキャッシュ内に存在する場
合には、当該キャッシュ・ブロックを無効化、または、
プロセッサ以外の入出力装置により主記憶に書き込まれ
る値をキャッシュ・ブロックにも書き込む操作を行なう
のである． 一般には、無効化方式を採用することが多いが、どちら
の方式を搭載するにしても、プロセッサ以外の入出力装
置により書き換えられる主記憶ブロックがキャッシュ内
に存在するかどうかを調べる操作が必要になる。プロセ
ッサに内蔵されるキャッシュ・メモリにおいても、この
操作が必要であるため、バス・アクセスを監視し、書き
込み対象ブロックが内蔵キャッシュに存在することが検
出されたときには当該ブロックを無効化するための機能
を持たせている。

〔発明が解決しようとする課題〕

キャッシュ・メモリを内蔵するマイクロ・プロセッサの
外部にもキャッシュを持たせた情報処理装置では、プロ
セッサ以外の入出力装置による主記憶ブロックの書き込
み操作を検出することができないため、当該主記．憶ブ
ロックがプロセッサ内蔵キャッシュに存在するかどうか
を調べる操作をハードウェアにより行なうことができな
いという問題点があった。

〔課題を解決するための手段〕

本発明のキャッシュ内蔵マイクロ・プロセッサにおける
アクセス・モニタ方式の構成は、キャッシュ・メモリを
内蔵するマイクロ・プロセッサにおけるアクセス・モニ
タ方式であり、マイクロ・プロセッサ外部に外部タグ・
メモリを持たせ、前記プロセッサ以外の装置による主記
憶への書き込み操作により書き換えられる主記憶ブロッ
クが前記マイクロ・プロセッサ内蔵キャッシュに存在す
るかどうかを前記外部タグ・メモリを用いて判定するこ
とを特徴とする。

〔作用〕

本発明によるキャッシュ内蔵マイクロ・プロセッサにお
けるアクセス・モニタ方式では、プロセッサが出力する
セット・アドレスおよびエントリ・アドレスを利用し、
プロセッサ・アクセスがキャッシュ・ミスしたときに外
部タグ・メモリの内容をプロセッサの端子に現われる情
報によって更新することにより、プロセッサ内蔵キャッ
シュ・タグと同じ情報を外部タグ・メモリに持たせる．
さらに、プロセッサ以外の入出力装置による主記憶ブロ
ックへの書き込み操作が行なわれたときには、この外部
タグ・メモリを用いて当該主記憶ブロックがプロセッサ
内蔵キャッシスに存在するかどうかを調べる。この結果
、当該主記憶ブロックがプロセッサ内蔵キャッシュに存
在する場合には、プロセッサ内蔵キャッシュにおいて当
該ブロックが存在するアドレスをプロセッサに通知し、
主記憶ブロックとの一致を保つ操作を起動する．〔実施
例〕 次に、本発明の実施例について図面を参照して説明する
． 第１図は、本発明による一実施例のキャッシュ内蔵マイ
クロ・プロセッサにおけるアクセス・モ二夕装置の楕戒
図、第２図は本発明の実施例で使用するマイクロ・プロ
セッサ内蔵キャッシュ・メモリの構戒図、第３図はこの
マイクロ・プロセッサがアクセス時に出力するアドレス
の内容を示す図である．　第３図のアクセスアドレス３
０は、最下位ビットより順に、ブロック内アドレス３１
、セット・アドレス２０、アドレス・タグ２６に分けら
れる．これらのアドレスのビット数は、ブロック・サイ
ズやセット数に依存する．まず、第２図に示すプロセッ
サ内蔵キャッシュ・メモリの動作を説明する． マイクロ・プロセッサ内部の命令実行部がアクセス・ア
ドレスをプロセッサ内部アドレス・バスに出力して内蔵
キャッシュ・メモリをアクセスしたときの動作は、以下
の通りである。

まず、アクセス・アドレス内のセット・アドレス２０に
よりタグ・メモリ１１がアクセスされ、エントリ数分の
アドレス・タグ２６がタグ・メモリ１１から出力される
。比較部１６では、これら複数のアドレス・タグ２６と
、アクセス・アドレス３０内のアドレス・タグ２６とを
比較する。その結果、一致するタグがあったときには、
内蔵キャッシュ・ヒットであり、命令実行部の要求して
いるデータは内蔵キャッシュ・メモリ３内に存在してい
る。そこで、アクセス・アドレス３０内のセット・アド
レス２０と比較部１６の出力するエントリ・アドレス２
１によりデータ・メモリ１２をアクセスしてプロセッサ
２の要求しているデータをプロセッサ内部データパスを
通して命令実行部１３に渡す．また、このときには、エ
ントリ・アドレス２１およびセット・アドレス２０がマ
イクロ・プロセッサ２外部に出力される。

比較部１６による比較操作の結果、タグ・メモリ１１か
ら出力される複数のアドレス・タグ２６に、アクセス・
アドレス３０内のアドレス・タグ２６と一致するものが
なかったときには、内蔵キャッシュ・ミスであり、命令
実行部の要求しているデータは内蔵キャッシュ・メモリ
３内に存在していない。このときには、置き換え対象と
なるエントリのアドレスを比較部１６より出力するとと
もに、アクセス・アドレス３０をメモリ・アドレス・バ
ス２４に出力して外付キャッシュをアクセスする。

この結果、外付キャッシュは、プロセッサ２の要求して
いるデータをメモリ・データ・バス２５に出力するので
、内蔵キャッシュ３は、このデータを受け取って命令実
行部に渡す。また、タグ・メモリ１１およびデータ・メ
モリ１２内において、比較部１６より出力されるエント
リ・アドレス２１とアクセス・アドレス３０内のセット
・アドレス２０により指定されるタグ・ブロックとデー
タ・ブロックに、アクセス・アドレス３０内のアドレス
・タグ２６と、外付キャッシュ１５から読みだしたデー
タを書き込むことで、内蔵キャッシュ・ミス時における
内蔵キャッシュ・メモリ３内容の更新は完了する。内蔵
キャッシュ・ミス時には、置き換え対象となるエントリ
のアドレスがエントリ・アドレス２１およびセット・ア
ドレス３０がマイクロ・プロセッサ外部に出力される。

また、この内蔵キャッシュ３はライト・スルー方式であ
り，命令実行部がライト・アクセスを行ったときには、
そのアクセス内容がメモリ・アドレス・バス２４および
メモリ・データ・バス２５に出力される。このライト・
アクセスにより内蔵キャッシュ３が更新されたときには
、そのエントリ・アドレス３０とセット・アドレス２０
がマイクロ・プロセッサ外部に出力される。

第１図に示すアクセス・モニタ装置１は、外部タグ・メ
モリ４、ヒット検出部５から構或される。外部タグ・メ
モリ４は、書き込みと読み出しが独立して行えるように
なっており、キャッシュ内蔵マイクロ・プロセッサのタ
グと同一内容を保持するように動作する。

具体的な動作は以下の通りである。プロセッサ内蔵キャ
ッシュ・ミス時において、置き換え対象となる内蔵キャ
ッシュ内ブロックのアドレス、すなわち、エントリのア
ドレスとセット番号とがマイクロ・プロセッサから出力
されている。そこで、これらのアドレスにより示される
外部タグ・メモリ内のブロックに、プロセッサが外付キ
ャッシュをアクセスするアドレスを記録する．この操作
により、内蔵キャッシュ・メモリ内部のタグ・メモリ内
容のコピーが外部タグ・メモリに保持されることになる
。

一方、プロセッサ以外の装置による主記憶ブロックの書
き換え操作は、システム・バス１４を通して行なわれる
ことから、アクセス・．モニタ装置１はシステム・バス
１４を通した書き込み操作の監視を行なう。

具体的な動作は以下の通りである．書き込み対象となっ
ている主記憶ブロックの書き込みアドレスは、システム
・バス１４上に出力されるので、書き込みアドレスの内
、セット・アドレスにより外部タグ・メモリをアクセス
する。セット・アソシアティブ方式のキャッシュの場合
、１つのセット・アドレスに対応する複数のタグ内容が
出力される。これらのタグ内容は、ヒット検出部５に送
られ、書き込みアドレスの内のアドレス・タグ４２と比
較される。

この結果、外部タグ・メモリ４から出力された複数のタ
グ内容の中に、書き込みアドレス内のアドレス・タグと
一致するものがあれば、ヒット検出部５は、このアドレ
ス・タグを保持しているエントリ番号を書き込みエント
リ・アドレス４４として出力するとともに、ヒット信号
４５を有効にすることにより、マイクロ・プロセッサ内
蔵キャッシュに保持されているブロックが、プロセッサ
以外の装置によって書き換えられていることを通知する
。このとき、書き込みが行なわれている内蔵キャッシュ
・ブロックのアドレスは、書き込みセット・アドレス４
と書き込みエントリ・アドレス４４としてアクセス・モ
ニタ装置から出力されることから、マイクロ・プロセッ
サ内蔵キャッシュでは、当該ブロックを無効化すること
により、主記憶ブロックの内容とマイクロ・プロセッサ
内蔵キャッシュに保持されている内容の間に不一致が生
じることを防止する。

以上、説明した通り、本発明の主旨は、プロセッサに内
蔵されているキャッシュ・メモリのタグ・メモリが保持
する内容と同一内容を外部タグ・メモリに持たせ、この
外部タグ・メモリによりシステム・バスを通した書き込
みがプロセッサ内蔵キャッシュにヒットしているかどう
かを検出することである。従って、本発明には、種々の
実施形もが存在することは明かである。例えば、本実施
例では、書き込み操作が内蔵キャッシュにヒットしたと
きには、プロセッサ内蔵キャッシュの当該ブロックをク
リアするものとしたが、書き込みデータをプロセッサ内
蔵キャッシュのデータ・メモリに書き込む方式も本発明
に含まれる．また、本発明では、プロセッサに、セット
・アドレスとエントリ・アドレスを入力する端子と、出
力する端子を別に持たせるものとしたが、これを共用す
る方式も本発明に含まれる。

〔発明の効果〕

本発明によると、キャッシュ・メモリを内蔵するマイク
ロ・プロセッサの外部にもキャッシュを持たせた情報処
理装置においても、プロセッサ以外の入出力装置により
、書き換えられる主記憶ブロックがプロセッサ内蔵キャ
ッシュに存在するかどうかをハードウェアにより調べる
ことが可能になる。

【図面の簡単な説明】

第１図は本発明によるキャッシュ内蔵マイクロ・プロセ
ッサにおけるアクセス・モニタ装置の構戒を示す図、第
２図は本発明の実施例で使用するマイクロ・プロセッサ
内蔵キャッシュ・メモリの構戊を示す図、第３図はプロ
セッサがアクセス時に出力するアドレスの内容を示す図
である。 １・・・アクセス・モニタ装置、２・・・マイクロ・プ
ロセッサ、３・・・内蔵キャッシュ・メモリ、４・・・
外部タグ・メモリ、５・・・ヒット検出部、１１・・・
タグ・メモリ、１２・・・データ・メモリ、１３・・・
命令実行部、１４・・・システム・バス、１５・・・外
付キャッシュ、ｌ６・・・比較部、ｌ７・・・タグ・ブ
ロック、１８・・・データ・ブロック、２０・・・セッ
ト・アドレス、２１・・・エントリ・アドレス、２２・
・・プロセッサ内部アドレス・バス、２３・・・プロセ
ッサ内部データ・バス、２４・・・メモリ・アドレス・
バス、２５・・・メモリ・データ・バス、２６・・・ア
ドレス・タグ、３０・・・アクセス・アドレス、３１・
・・ブロック内アドレス、４１・・・書き込みアドレス
、４２・・・書き込みアドレス・タグ、４３・・・書き
込みセット・アドレス、４４・・・書き込みエントリ・
アドレス、４５・・・書き込みヒット信号。

Claims (1)

【特許請求の範囲】
1. キャッシュ・メモリを内蔵するマイクロ・プロセッサに
   おけるアクセス・モニタ方式であり、マイクロ・プロセ
   ッサ外部に外部タグ・メモリを持たせ、前記プロセッサ
   以外の装置による主記憶への書き込み操作により書き換
   えられる主記憶ブロックが前記マイクロ・プロセッサ内
   蔵キャッシュに存在するかどうかを前記外部タグ・メモ
   リを用いて判定することを特徴とするキャッシュ内蔵マ
   イクロ・プロセッサにおけるアクセス・モニタ方式。