JPH03167861A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH03167861A
JPH03167861A JP1308610A JP30861089A JPH03167861A JP H03167861 A JPH03167861 A JP H03167861A JP 1308610 A JP1308610 A JP 1308610A JP 30861089 A JP30861089 A JP 30861089A JP H03167861 A JPH03167861 A JP H03167861A
Authority
JP
Japan
Prior art keywords
external lead
glass member
lead terminal
glass
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1308610A
Other languages
English (en)
Other versions
JP2742613B2 (ja
Inventor
Hiroshi Matsumoto
弘 松本
Masaaki Iguchi
井口 公明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1308610A priority Critical patent/JP2742613B2/ja
Priority to US07/574,472 priority patent/US5168126A/en
Publication of JPH03167861A publication Critical patent/JPH03167861A/ja
Application granted granted Critical
Publication of JP2742613B2 publication Critical patent/JP2742613B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〉 本発明は半導体素子を収容する半導体素子収納用パノケ
ージの改良に関するものである。
(従来の技術)゛ 従来、半導体素子を収容するためのパッケージ、特にガ
ラスの溶着によって封止するガラス封止型半導体素子収
納用パッケージは、絶縁基体と蓋体とから威り、内部に
半導体素子を収容する空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に電気的に接
続するための外部リード端子とから構威されており、絶
縁基体及び蓋体の相対向する主面に予め封止用のガラス
部材を被着形成すると共に、絶縁基体主面に外部リード
端子を固定し、半導体素子の各電極と外部リード端子と
をワイヤボンド接続した後、絶縁基体及び蓋体のそれぞ
に被着させた封止用のガラス部材を溶融一体化させるこ
とによって内部に半導体素子を気密に封止している。
(発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納用
パッケージは通常、外部リード端子がコハール(29 
W(χNi−16 WtX Co−55 WtχFe合
金)や42AIIoy(42 WtχNi−58 Wt
X Fe合金)の導電性材料から戊っており、該コバー
ルや42AI1oy等は導電率が低いことから以下に述
べる欠点を有する。
即ち、 ■コバールや42Alloyはその導電率が3.0〜3
.5χ(IACS)と低い。そのためこのコバールや4
2Alloy等から成る外部リード端子に信号を伝搬さ
せた場合、信号の伝搬速度が極めて遅いものとなり、高
速駆動を行う半導体素子はその収容が不可となってしま
う、 ■半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記のに
記載のコバールや42A11oyの導電率が低いことと
相俊って電気抵抗が極めて大きなものになってきており
、外部リード端子に信号を伝搬させると、該外部リード
端子の電気抵抗に起因して信号が大きく減衰し、内部に
収容する半導体素子に信号を正確に入力することができ
ず、半導体素子に誤動作を生しさせてしまう、 等の欠点を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的は
外部リード端子における信号の減衰を極小となし、内部
に収容する半導体素子への信号の入出力を確実に行うこ
とを可能として半導体素子を長期間にわたり正常、且つ
安定に作動させることができる半導体素子収納用バンケ
ージを提供することにある。
また本発明の他の目的は高速駆動を行う半導体素子を収
容することができる半導体素子収納用パッケージを提供
することにある。
(課題を解決するための手段) 本発明は内部に半導体素子を収容するための空所を有す
る絶縁容器に外部リード端子をガラス部材を介して取着
して成る半導体素子収納用パッケージにおいて、前記絶
縁容器をフォルステライト質焼結体もしくはジルコニア
質焼結体で、外部リード端子を熱膨張係数95乃至11
0 xlO−’/ ”c、導電率12X(IACS)以
上の金属で、ガラス部材をシリ,’J60.O乃至70
.0Wtχ、ナトリウム、カリウムの酸化物の少なくと
も1種10.0乃至20.0Wt!、酸化バリウム(B
ad) 5.0乃至15.0WtXがら成るガラスで形
成したことを特徴とするものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用バソケー
ジの一実施例を示し、1は絶縁基体、2は蓋体である。
この絶縁基体lと蓋体2とにより絶縁容器3が構成され
る。
前記絶縁基体1及び蓋体2はそれぞれの中央部に半導体
素子を収容する空所を形成するための凹部が設けてあり
、絶縁基体1の凹部底面には半導体素子4が樹脂、ガラ
ス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体1及び蓋体2はフォルステライト質焼結体
もしくはジルコニア質焼結体から戒り、第1図に示すよ
うな絶縁基体1及び蓋体2に対応した形状を有するプレ
ス型内に、フォルステライト質焼結体の場合はマグネシ
ア( MgO ) 、シリヵ(SiOz)等の原料粉末
を、ジルコニア質焼結体の場合は酸化ジルコニウム(Z
rOz)、イットリア(YzOi)等の原料粉末を充填
させるとともに一定圧力を印加して成形し、しかる後、
成形品を約1200〜1500℃の温度で焼威すること
によって製作される。
尚、前記絶縁基体l及び蓋体2を形成するフォルステラ
イト質焼結体もしくはジルコニア質焼結体はその熱膨張
係数が100乃至110 ×10−’/ ”Cであり、
後述する封止用ガラス部材の熱膨張係数との関係におい
て絶縁基体1及び蓋体2と封止用ガラス部材間に大きな
熱膨張の差が生しることはない。
また前記絶8&基体1及び蓋体2にはその相対向する゛
主面に封止用のガラス部材6が予め被着形成されており
、該絶縁基体1及び蓋体2の各々に被着されている封止
用ガラス部材6を加熱溶融させ一体化させることにより
絶縁容器3内の半導体素子4を気密に封止する。
前記絶縁基体1及び蓋体2の相対向する主面に被着され
る封止用ガラス部材6は、シリカ60.0乃至70.0
Wt! ,ナトリウム、カリウムの酸化物の少なくとも
1種10.0乃至20.0Wt%、酸化バリウム5.0
乃至is.owtχより形威されるガラスから或り、上
記各威分を所定の値となるように秤量混合すると共に、
該混合粉末を1300〜1400℃の温度で加熱溶融さ
せることによって製作される。このガラス部材6の熱膨
張係数は90乃至100 ×10−’/ ’Cである。
前記封止用ガラス部材6は、その熱膨張係数が90乃至
100 ×10−’/ ’Cであり、絶縁基体1及び蓋
体2の各々の熱膨張係数と近似することから絶縁基体1
及び蓋体2の各々に被着されている封止用ガラス部材6
を加熱溶融させ一体化させることにより絶縁容器3内の
半導体素子4を気密に封止する際、絶縁基体l及び蓋体
2と封止用ガラス部材6との間には両者の熱膨張係数の
相違に起因する熱応力が発生することは殆どなく、絶縁
基体1と蓋体2とを封止用ガラス部材6を介し強固に接
合することが可能となる。
?、翁記封止用ガラス部材6はシリヵ(SiOz)が6
0.OWt!未満であるとガラスの結晶化が進んで絶縁
容器3の気密封止が困難となり、また?0.0Wt%を
越えるとガラスの熱膨張が小さくなって絶縁基体lと蓋
体2の熱膨張と合わなくなることからシリカ(SiO■
)は60.0乃至70.0WtXの範囲に限定される。
またナトリウム、カリウムの酸化物が10.OWt$未
満であるとガラスを製作する際のガラスの溶融温度が大
幅に上がって作業性が著しく悪くなり、また20.OW
tXを越えるとガラスの耐薬品性が劣化して絶縁容器3
の気密封止の信頼性が大きく低下するためナトリウム、
カリウムの酸化物は10.0乃至20.0WtXの範囲
に限定される。
また酸化バリウム(Bad)が5.O Wtχ未満であ
るとガラスの耐薬品性が劣化して絶縁容器3の気密封止
の信頼性が大きく低下し、また15.0WtXを越える
とガラスの結晶化が進んで絶縁容器3の気密封止が困難
となることから酸化バリウム(Bad)は5.0乃至1
5.OWtXの範囲に限定される。
前記封止用ガラス部材6は前述した成分から成るガラス
に適当な有機溶剤、溶媒を添加して得たガラスペースト
を従来周知の厚膜手法を採用することによって絶縁基体
1及び蓋体2の相対向する主面に被着形或される。
前記絶縁基体1と蓋体2との間には導電性材料から成る
外部リード端子5が配されており、該外部リード端子5
は半導体素子4の各電極がワイヤ7を介し電気的に接続
され、外部リード端子5を外部電気回路に接続すること
によって半導体素子4が外部電気回路に接続されること
となる。
前記外部リード端子5は絶縁基体lと蓋体2の相対向す
る主面に被着させた封止用ガラス部材6を溶融一体化さ
せ、絶縁容器3を気密封止する際に同時に絶縁基体lと
蓋体2との間に取着される。
前記外部リード端子5は非磁性体金属である銅(Cu)
から成る芯体の外表面にニッケルー鉄合金(Ni−Fe
合金)を接合させたもの等から成り、その導電率は12
X( I^CS)以上、熱膨張係数は95乃至110 
×10−’/ ℃の導電性材料から成る。
前記外部リード端子5はその導電率が122(IACS
)以上であり、電気を流し易いことから外部リード端子
5の信号伝搬速度を極めて速いものとなすことができ、
絶縁容器3内に収容した半導体素子4を高速駆動させた
としても半導体素子4と外部電気回路との間における信
号の出し入れは常に安定、且つ確実となすことができる
また外部リード端子5の導電率が高いことから外部リー
ド端子5の線幅が細くなったとしても外部リード端子5
の電気抵抗を低く抑えることができ、その結果、外部リ
ード端子5における信号の減衰を極小として内部に収容
する半導体素子4に外部電気回路から供給される電気信
号を正確に人力することができる。
更に前記外部リード端子5はその熱膨張係数が95乃至
110 ×10−’/ ’Cであり、封止用ガラス部材
6の熱膨張係数と近似することから外部リード端子5を
絶縁基体lと蓋体2の間に封止用ガラス部材6を用いて
固定する際、外部リード端子5と封止用ガラス部材6と
の間には両者の熱膨張係数の相違に起因する熱応力が発
生することはなく、外部リード端子5を封止用ガラス部
材6で強固に固定することも可能となる。
かくして、この半導体素子収納用パッケージによれば絶
縁基体1の凹部底面に半導体素子4を取着固定するとと
もに該半導体素子4の各電極をボンディングワイヤ7に
より外部リード端子5に接続させ、しかる後、絶縁基体
1と蓋体2とを該絶縁基体1及び蓋体2の相対向する主
面に予め被着させておいた封止用ガラス部材6を溶融一
体化させることによって接合させ、これによって最終製
品としての半導体装置が完戒する。
(発明の効果) 本発明の半導体素子収納用パッケージによれば、半導体
素子を収容するための絶縁容器をフオルステライト質焼
結体もしくはジルコニア質焼結体で、外部リード端子を
導電率が12(IACS)以上、熱膨張係数95乃至1
10 ×10−7/ ”Cの金属で、ガラス部材をシリ
カ60.0乃至70.Ol4tχ、ナトリウム、カリウ
ムの酸化物の少なくとも1種IO.0乃至20.0Wt
χ、酸化バリウム([laO)5.0乃至15.0Wt
χから成るガラスで形戒したことから外部リード端子の
信号伝殿速度を極めて速いものとなすことができ、絶縁
容器内に収容した半導体素子を高速駆動させたとしても
半導体素子と外部電気回路との間における信号の出し入
れを安定、且つ確実となすことが可能となる。
また外部リード端子の線幅が細くなったとしても外部リ
ード端子の電気抵抗を低く抑えることができ、その結果
、外部リード端子における信号の減衰を極小として内部
に収容する半導体素子に外部電気回路から供給される電
気信号を正確に入力することができる。
更に前記外部リード端子はその熱膨張係数が絶縁基体、
蓋体及び封止用ガラス部材の各々の熱膨張係数と近似し
、絶縁基体と蓋体との間に外部リード端子を挟み、各々
を封止用ガラス部材で取着接合したとしても絶縁基体及
び蓋体と封止用ガラス部材との間、外部リード端子と封
止用ガラス部材との間のいずれにも熱膨張係数の相違に
起因する熱応力は発生せず、すべてを強固に取着接合す
ることも可能となる。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体上面より見た平面図である。 l ・・絶縁基体  2 ・・蓋体 3 ・・絶縁容器 5 ・・外部リード端子 6 ・・封止用ガラス部材

Claims (1)

    【特許請求の範囲】
  1.  内部に半導体素子を収容するための空所を有する絶縁
    容器に外部リード端子をガラス部材を介して取着して成
    る半導体素子収納用パッケージにおいて、前記絶縁容器
    をフォルステライト質焼結体もしくはジルコニア質焼結
    体で、外部リード端子を熱膨張係数95乃至110×1
    0^−^7/℃、導電率12%(IACS)以上の金属
    で、ガラス部材をシリカ60.0乃至70.0Wt%、
    ナトリウム、カリウムの酸化物の少なくとも1種10.
    0乃至20.0Wt%、酸化バリウム5.0乃至15.
    0Wt%から成るガラスで形成したことを特徴とする半
    導体素子収納用パッケージ。
JP1308610A 1989-08-25 1989-11-27 半導体素子収納用パッケージ Expired - Lifetime JP2742613B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1308610A JP2742613B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ
US07/574,472 US5168126A (en) 1989-08-25 1990-08-27 Container package for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308610A JP2742613B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH03167861A true JPH03167861A (ja) 1991-07-19
JP2742613B2 JP2742613B2 (ja) 1998-04-22

Family

ID=17983116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308610A Expired - Lifetime JP2742613B2 (ja) 1989-08-25 1989-11-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2742613B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50146899A (ja) * 1974-05-16 1975-11-25
JPS53123080A (en) * 1977-04-02 1978-10-27 Ngk Insulators Ltd Circuit substrate and ceramic package assembly and method of producing same
JPS6265954A (ja) * 1985-09-18 1987-03-25 Nippon Electric Glass Co Ltd アルミナ封着用硼珪酸ガラス
JPS63185318U (ja) * 1987-05-22 1988-11-29
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50146899A (ja) * 1974-05-16 1975-11-25
JPS53123080A (en) * 1977-04-02 1978-10-27 Ngk Insulators Ltd Circuit substrate and ceramic package assembly and method of producing same
JPS6265954A (ja) * 1985-09-18 1987-03-25 Nippon Electric Glass Co Ltd アルミナ封着用硼珪酸ガラス
JPS63185318U (ja) * 1987-05-22 1988-11-29
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern

Also Published As

Publication number Publication date
JP2742613B2 (ja) 1998-04-22

Similar Documents

Publication Publication Date Title
JPH03167861A (ja) 半導体素子収納用パッケージ
JPH03167858A (ja) 半導体素子収納用パッケージ
JP2742617B2 (ja) 半導体素子収納用パッケージ
JPH03167865A (ja) 半導体素子収納用パッケージ
JPH03173160A (ja) 半導体素子収納用パッケージ
JPH03167842A (ja) 半導体素子収納用パッケージ
JPH03167864A (ja) 半導体素子収納用パッケージ
JP2747613B2 (ja) 半導体素子収納用パッケージ
JPH03167845A (ja) 半導体素子収納用パッケージ
JPH03173161A (ja) 半導体素子収納用パッケージ
JPH03167862A (ja) 半導体素子収納用パッケージ
JP2691306B2 (ja) 半導体素子収納用パッケージ
JPH03173164A (ja) 半導体素子収納用パッケージ
JP2736451B2 (ja) 半導体素子収納用パッケージ
JPH03167849A (ja) 半導体素子収納用パッケージ
JP2691304B2 (ja) 半導体素子収納用パッケージ
JPH03218660A (ja) 半導体素子収納用パッケージ
JP2736459B2 (ja) 半導体素子収納用パッケージ
JPH03167860A (ja) 半導体素子収納用パッケージ
JP2691307B2 (ja) 半導体素子収納用パッケージ
JPH03167856A (ja) 半導体素子収納用パッケージ
JPH03167846A (ja) 半導体素子収納用パッケージ
JPH03167859A (ja) 半導体素子収納用パッケージ
JPH03167853A (ja) 半導体素子収納用パッケージ
JPH03173155A (ja) 半導体素子収納用パッケージ