JPH03162031A - 自己ルーチングスイッチ網 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主として２×２単位スイッチを基本とするバ
ンヤン網を多段接続して構威される分散形ＡＴＭ　（　
Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄ
ｅ　）スイ；冫チ網におけるセル順序の保存方式に関す
るものである。

すなわち、本発明は、自己ルーチングスイッチ網におい
て入力されるセルに到着時刻情報を付加し、ルーチング
網でこのセルに付加された到着時刻情報を比較して到着
時刻の早いものから優先的に出力することにより、わず
かな付加回路でセルの時間順序保存を行なえるようにす
るものである．〔従来の技術〕 ２×２単位スイッチ回路を基本とするハンヤン網を用い
た従来の分散形ＡＴＭスイノチの構成を第３図に示す。

この例では２×２単位スインチ回路で説明するが、一般
にｎＸｎの単位スインチ回路についても戒立するもので
ある。

この第３図に示すハイバスリンク付ハンヤン網を用いた
分散形ＡＴＶスイッチについては本発明者らは先に特願
平１−２８１２３号として開示した。

この第３図に示す分散形ＡＴＭスイ，チは、バイパスリ
ンク付きのバンヤン網を用いたスイ・ノチ網であり、符
号１０１　、１０２　、１０３　、１０４が入力ボート
を示し、符号１０５　、１０６　、１０７　、１０８が
出力ポートであり、入力ポート１０１−１０４に入力さ
れた入力セル１１０のヘッダには出力ボート番号が付与
されてバンヤン網に入力され、バンヤン網でセルのヘノ
ダに付与された出力ポート番号の出力ポートに出力する
ようにその経路がスイソチングされる。

符号１０がこのバンヤン網での分散網を横戒する２×２
単位スインチ回路であり、符号１１がルーチング網を構
成する２×２単位スイッチ回路である。

この分散網は、スイッチ網内のリンク負荷を均一化する
ためのものであり、またルーチング網は各セルに付与さ
れた出力ポート番号により該当する出力ボートまで送出
する機能を果たすものである。

このスイノチ網では、符号１０の分敗網の２×２単位ス
イッチ回路と符号ｌ１のルーチング網の２×２単位スイ
ノチ回路とで一つの２×２単位スイッチエレメントを構
成する。

この２×２単位スイッチエレメントの構成を第４図に示
す。

分散網の２×２単位スイッチ回路１０は、入力リンク２
０１が接続され、入力される二つのセルがバイパス可能
であるか否かを判断するバイパス判定回路２０と、この
ハイパス判定回路２０の出力を分散させて出力リンク２
０２に出力する分散用単位スイノチ２１を備える。

ハイパ久判定回路２０のバイパス出力はバイパスリンク
２０５を介してルーチング網の２×２単位スインチ回路
１１のバッファ２５、２７に入力される。ルーチング網
の２×２単位スイッチ回路ｌ１のバツファ２６、２８に
は入力リンク２０３からセルが入力される。

バッファ２５と２６との出力はバッファ選択回路２３に
よって、バイパスリンク２０５と入力リンク２０３の入
力されるセルのいずれかを選択する。また、バッファ選
択回路２４においても、バイパスリンク２０５と入力リ
ンク２０３の入力されるセルのいずれかを選択する。こ
のバッファ選択回路２３、２４の出力はルーチング用単
位スイッチ２２に入力され、このルーチング用単位スイ
ッチ２２は、入力されるセルの出力ボート番号を識別し
て該当する方路へ出力するスイッチである。

この第３図に示す従来のスイッチ網は、それぞれ単位ス
イッチ回路が独立に動作する分散形の構成であり、単位
スイッチエレメントの追加によって大現模化が容易であ
ること、分散網によるトラヒック分散のため、多様な入
力トラヒックに対して、内部ブロックが発生せずに安定
に動作する特長がある。

しかし、この従来のスイッチでは分散網の動作に起因し
て、セルの時間順序が保存されないという欠点があった
。

例えば、この第３図において、ある入力ポートに同じ出
力ポートに向かうセルが連続して入力されたと仮定する
。その２つのセルは同じ回線に属しており、入力の順序
に出力される必要がある。

しかし、この２つのセルは分散網の動作により、第３図
のスイッチ網の異なる経路を通って出力される。例えば
第３図の経路１１１と経路１１２のように異なる経路で
出力される。これは、第１番目の入力ポートから、第８
番目の出力ポートにスイッチングされるセルが、スイッ
チ網内部では別々の経路を通過することを示す。

一般に経路１１１と経路１１２とでの遅延時間は異なり
、連続して入力した２つのセルのうち、最初のセルの遅
延時間ｄ１が次のセルの遅延時間ｄ２より２セル時間以
上大きいとセルの順序が逆転する。

この欠点を解決するものとして、各回線ごとにセルに順
番を付与し、出力ポートでその順番を監視し、逆転して
いる場合はセルをバッファに蓄積しておいて順序を監視
し、逆転している場合はセルをバッファに蓄積しておい
て順序を補正する方法が提案されている。

しかし、１本の入力および出力順序を監視、補正しなけ
ればならないため、Ｇ　ｂ　／　ｓのオーダの高速伝送
速度では、その実現が困難となり、またそのための処理
回路が複雑化、大規模化する問題があった。

本発明は上述の欠点を解消するもので、従来の分散構成
のスイッチ網の特長を活かしたまま、セルの時間順序が
保存可能なスイッチ構成を提供することを目的とする。

〔課題を解決するための手段〕

本発明は、入力されるセルにその出力先の出力ボート番
号を付与する手段と、到来するセルをランダムな経路に
振り分けてスインチ網内のリンクの負荷を均一化させる
分散網と、この分散網に接続され、到来するセルをセル
の出力先の出力ポート番号を参照して該当出力ボートま
で送出するルーチング網とを備えた自己ルーチングスイ
ッチ網において、 入力されるセルに到着時刻情報を付加する手段を備え、
上記ルーチング網を構成する単位スイッチ回路は、セル
に付加された到着時刻情報を読み取りセルの到着時刻情
報を比較してその到着時刻の早いものを優先的に出力に
送出する手段を備えたことを特徴とする． 分散網を構成する単位スイッチ回路は、セルに付加され
た到着時刻情報に所定の値を加算する手段を備えること
が好ましい。

〔作用〕

入力されるセルには行き先の出力ボート番号の他に到着
時刻の情報がタイムスタンプ付加回路で付加されてスイ
ッチ網に入力される。

まず、スイッチ網の分散網において、スイッチ網での負
荷が均一になるようにその単位スイッチ回路で経路を分
散させる。

チング網を構成する単位スイッチ回路は、ンクに到着す
るセルに付加された到着時刻と識別して、セルの到着時
刻の早い方を優先的にその希望の出力リンクに送出する
。

このように制御することによって、スイッチ網内でのセ
ルの到着順序を保存することができるため、分散形であ
りながら、セルの時間順序を保存したスイッチングを行
うことが可能である。

なお、分散網の単位スイッチでその経路を分散するとき
にセルに付与された到着時刻情報に所定の値、例えばｒ
１，を加算するようにすると、ルーチング網でスイッチ
網の前段でバイパスされたセルの送出待ち時間を小さく
してセルの平均通過遅延時間を小さくすることができる
。

〔実施例〕

以下図面を参照して本発明の実施例を説明する。

第１図は本発明一実施例の自己ルーチングスイッチ網の
構成を示す図である。このスイッチ網は８入力８出力の
バイパスリンク付のバンヤン網を用いたスイッチ網構成
である。なお、この実施例では２×２単位スイッチ回路
のスイッチ網で説明するが、一般にｎＸｎの単位スイッ
チ回路についても威立する。

入力ポート３０１　、３０２　、３０３　、３０４のそ
れぞれの入力は、タイムスタンプ付加回路３１、３２、
３３、３４、３５、３６、３７、３８を介してバンヤン
網３９に入力される。このタイムスタンプ付加回路３１
〜３８は、入力セルに到着時刻を付加するための回路で
、セルの周期に合わせてリアルタイムでカウンタをアッ
プし、そのカウント値を到着時刻として付加するもので
ある。

バンヤン網３９は、バイパスリンク付のスイッチ網で、
この内部のトボロジーおよび機能は、第３図に示す従来
のバンヤン網と同しである。

このバンヤン網３９の出力は、出力ボート３０５、３０
６　、３０７　、３０７に出力される。

第２図に、バンヤン！ｉｉ３９を構成する２×２単位ス
イッチエレメントの内部構威を示す。

この第２図に示す２×２単位スイッチエレメントに示す
構成は、第４図に示す従来の２×２単位スイッチエレメ
ントと比較すると分散網のスイッチには、入力ポートの
タイムスタンプ付加回路３１〜３８で付加された到着時
刻を示すタイムスタンプに「１」を加算するためのタイ
ムスタンプ加算回路４２が設けられ、ルーチング網のス
イノチには、セルのタイムスタンプの大小を比較して、
小さい方のセルを選択するタイムスタンプ比較回路４３
、４４、４５が設けられたところに特徴がある。

すなわち、本実施例の特徴とするところは、スインチ網
に入力されるセルに到着時刻情報を付加する手段として
タイムスタンプ付加回路３１〜３８を備え、ルーチング
網を構威する単位スイッチ回路に、セルに付加された到
着時刻情報を読み取りセルの到着時刻情報を比較してそ
の到着時刻の早いものを優先的に出力に送出する手段と
してタイムスタンプ比較回路４３、４４、４５を備え、
また、分散網を構成する単位スイッチ回路にセルに付加
された到着時刻情報に所定の値を加算する手段としてｒ
ｌ，を加算するタイムスタンプ加算回路４２を備えたと
ころにある。

次に本実施例のスイッチ網の動作を説明する。

入力ボート３０１〜３０４に入力されたセルは、出力ポ
ート番号が付与されるとともにタイムスタンプ付加回路
３１〜３８でそれぞれ到着時刻が付与された後バンヤン
″４Ｍ３９に入力される。

このバンヤン網３９では、バイパス可能なセルはハイパ
スリンク２０５を通ってルーチング網のバッファ４６、
４８へ入力される。バイパス可能でないセルはタイムス
タンプ加算回路４２で「Ｉ」が加算されたのち、分散用
スイッチ２ｌにより、経路をランダムに振り分けて負荷
分散が行われる。

バンヤンｙ１３９の最終段までバイパスされなかったセ
ルは、すべて最終段でバイパス可能となり、ルーチング
綱へ送られる。このため、最終段のルーチング網スイン
チのパッファ４６、４８では、セルの時間順序は逆転し
ていない。

ルーチング網では、バッファ４６〜４８からのセルの取
り出しは、タイムスタンプ比較回路４３、４４、４５に
より、値が小さい、すなわち先にスイッチ網に到着した
セルが優先的に取り出されてルーチング用単位スイッチ
２２に入力され、ルーチング用単位スイッチ２２でセル
に付与された出力ポート番号にしたがって所望の出力方
路に出力される。したがって、このバンヤン網３９の各
段へ入力されたセルの時間順序は保存される。

以下同様にルーチング網の各段で同様の処理が行われる
ため、バンヤン網３９全体としてセルの時間順序は保存
される。

ここで、タイムスタンプ加算回路４２を用いる理由を説
明する． スイッチ網に後で到着したセルの到着時刻の値は大きく
、先に到着したセルの到着時刻の値は小さい。またバン
ヤンＮＮ３９の前方段でバイパスされたセルはその遅延
時間が短く、後段でバイパスされたセルはその遅延時間
が長くなってルーチング網に入力される．このため、後
に到着したセルがバンヤン網３９の前方段でバイパスさ
れ、先に到着したセルがバンヤン網３９の後段でバイパ
スされてルーチング網に入力されると、前方段でバイパ
スされたセルはその優先度が低いため、バッファから取
り出されるまでの待ち時間が長くなる。この結果、セル
の平均通過遅延時間が長くなる不都合が生ずる。

これを解消するために、タイムスタンプ加算回路４２で
、「１」を加算することによって、後段でバイパスされ
るセルについてその到着時刻の値を大きくすれば、前方
段でバイパスされたセルの待ち時間を短くしてセルの平
均通過遅延時間を短くできる。

このタイムスタンプ加算回路４２での到着時刻の加算が
あってもセルの時間順序は保存することが可能である。

〔発明の効果〕

以上説明したように、本発明のスイッチ網では、セルの
時間順序はスイッチ網内で保存されてセル順序の逆転が
ない。このため、本発明は、■　従来のスイッチにわず
かな回路、すなわちタイムスタンプ付加回路と、タイム
スタンプ比較回路とを付加するだけでよく、これらの回
路はカウンタ出力を入力セルのヘッダに付加する回路、
コンパレータ回路で構成することができる。

また、タイムスタンプ加算回路もｒ１，を加算する加算
器で構成することができる。

■　全体として分散構成とすることができ、タイムスタ
ンプ付加回路は入力ポート対応に付加すればよく、タイ
ムスタンプ加算回路は分ｆｌｉの各２×２単位スイッチ
回路に、タイムスタンプ比較回路はルーチング網の各２
×２単位スイッチ回路に配備すればよい。

このように、本発明では、多段接続形態で自己ルーチン
グが可能で、均一なスイッチエレメントの組合せによる
横戒という分散形自己ルーチングスイッチ網の本来のメ
リットを確保しつつ、わずかな付加回路で分散制御によ
りセルの時間順序を保存することができる利点がある。

そして、本発明は、 ■　セル順序保存のために必要となる付加回路規模が小
さく、経済的に構成できる、 ■　分散構成のための増設が容易で、均一な回路構成と
なるので、回路設計が容易で、ＬＳＩ化に適する 利点がある。

【図面の簡単な説明】

第１図は本発明実施例の自己ルーチングスイッチ網の構
成図。 第２図は本発明実施例の単位スイッチエレメントの構成
を示す図。 第３図は従来の自己ルーチングスイッチ網の構成図。 第４図は従来のバイパスリンク付バンヤン網の単位スイ
ッチエレメントの構成を示す図。 １０・・・分散網の２×２単位スイッチ回路、１ｌ・・
・ルーチング網の２×２単位スイッチ回路、２０・・・
バイパス判定回路、２ｌ・・・分散用単位スイッチ、２
２・・・ルーチング用単位スイッチ、２３、２４・・・
バッファ選択回路、２５〜２８、４６〜４９・・・バッ
ファ、３１〜３８・・・タイムスタンプ付加回路、３９
・・・バンヤン網、４０・・・単位スイソチエレメント
、４２・・・タイムスタンプ加算回路、４３〜４５・・
・タイムスタンプ比較回路、１０１〜１０４、３０１〜
３０４・・・入力ポート、１０５〜１０Ｂ　、３０５〜
３０８・・・出力ボート、１１０・・・入カセル、２０
１、２０３・・・入力リンク、２０２　、２０４・・・
出力リンク、２０５・・・バイパスリンク。

Claims (1)

1. 【特許請求の範囲】 １、入力されるセルにその出力先の出力ポート番号を付
   与する手段と、 到来するセルをランダムな経路に振り分けてスイッチ網
   内のリンクの負荷を均一化させる分散網と、 この分散網に接続され、到来するセルをセルの出力先の
   出力ポート番号を参照して該当出力ポートまで送出する
   ルーチング網と を備えた自己ルーチングスイッチ網において、入力され
   るセルに到着時刻情報を付加する手段を備え、 上記ルーチング網を構成する単位スイッチ回路は、セル
   に付加された到着時刻情報を読み取りセルの到着時刻情
   報を比較してその到着時刻の早いものを優先的に出力に
   送出する手段を備えたことを特徴とする自己ルーチング
   スイッチ網。 ２、分散網を構成する単位スイッチ回路は、セルに付加
   された到着時刻情報に所定の値を加算する手段を備えた
   請求項１記載の自己ルーチングスイッチ網。