JPH03158927A - Program processor - Google Patents

Program processor

Info

Publication number
JPH03158927A
JPH03158927A JP29892289A JP29892289A JPH03158927A JP H03158927 A JPH03158927 A JP H03158927A JP 29892289 A JP29892289 A JP 29892289A JP 29892289 A JP29892289 A JP 29892289A JP H03158927 A JPH03158927 A JP H03158927A
Authority
JP
Japan
Prior art keywords
processing logic
program
processing
data
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29892289A
Other languages
Japanese (ja)
Inventor
Suminori Okamoto
岡本 純典
Suehiro Orita
末広 折田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29892289A priority Critical patent/JPH03158927A/en
Publication of JPH03158927A publication Critical patent/JPH03158927A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PURPOSE:To change a processing logic part of a program in an appropriate timing without stopping the device by making the processing logic part of the program, a data part, and a data reference defining part independent of each other. CONSTITUTION:A processing logic part of a program, a data part, and a defining part of a data reference are independent, respectively, and they are stored in means 10, 12 and 14, respectively. In such a state, the replacement of the program is executed by changing only the processing logic part. Also, a timing which can stop a program processing is detected, and by its timing, the processing logic part is changed automatically. In such a way, by changing the processing logic part by an appropriate timing, the program is improved.

Description

【発明の詳細な説明】 [1次] 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 [概要コ プログラムを実行して業務処理を行う装置に関するもの
であり、 業務の中断を招くことなくプログラムを入れ換えること
が可能となる装置の提供を目的とし、プログラムの処理
ロジックを記憶する手段と、処理ロジックにより参照さ
れるデータを記憶する手段と、データ参照の定義内容を
記憶する手段と、プログラム処理を停止できるタイミン
クを検知する手段と、前記タイミングが検知されたとき
にプログラム処理を停止制御する手段と、ブロクラム処
理が停止制御されたときに処理ロジックを他の処理ロジ
ックと交換する手段と、処理ロジックか交換されたとき
にブロクラム処理を再開制御する手段と、を有する。
[Detailed description of the invention] [First] Overview Industrial field of application Conventional technology Problems to be solved by the invention Means for solving the problem Examples Effects of the invention [Summary Business processing by executing co-programs The purpose is to provide a device that allows programs to be replaced without interrupting business operations, and includes means for storing program processing logic and data referenced by the processing logic. means for storing definition contents of data reference; means for detecting timing at which program processing can be stopped; means for controlling stop of program processing when said timing is detected; and means for controlling stop of program processing when said timing is detected. means for exchanging the processing logic with other processing logic when the processing logic is exchanged; and means for controlling restart of blockbuster processing when the processing logic is exchanged.

[産業上の利用分野] 本発明は、プログラムを実行して業務処理を行う装置に
関する。
[Industrial Application Field] The present invention relates to a device that executes a program to perform business processing.

銀行業務などにおいて利用される電子計算機システムで
は、そのプログラムがしばしば改善される。
The programs of computer systems used in banking and the like are often improved.

[従来の技術] プログラムを改善する場合には、システムの運転が停止
される。
[Prior Art] When improving a program, the operation of the system is stopped.

そして、それまでのプログラムが新たなものと入れ換え
られ、その後、システムが立ち上げられてその運転が再
開される。
The old program is then replaced with the new one, and then the system is started up and its operation resumed.

[発明が解決しようとする課題] 以」二のように従来においては、ブロクラムを新たなも
のと入れ換えてこれを改善するために、システムの運転
が停止されるので、そのシステムを利用する業務の中断
を招く。
[Problem to be solved by the invention] As mentioned above, in the past, system operation was stopped in order to replace the block blank with a new one and improve it. cause interruptions.

このことは、業務を継続して行うことが要求される銀行
業務なとて特に問題となる。
This is particularly problematic in banking operations, which require continuous operations.

本発明は上記従来の事情に鑑みてなされたものであり、
その目的は、業務の中断を招くことなくプログラムを入
れ換えることが可能となる装置を提供することにある。
The present invention has been made in view of the above-mentioned conventional circumstances, and
The purpose is to provide a device that allows programs to be replaced without interrupting business operations.

[課題を解決するための手段] 上記目的を達成するために、本発明にかかる装置は第1
図のように構成されている。
[Means for Solving the Problems] In order to achieve the above object, the device according to the present invention has the following features:
It is configured as shown in the figure.

同図において、プログラムの処理ロジックが手段10で
記憶され、処理ロジックにより参照されるデータが手段
12で記憶され、データ参照の定義内容が手段14で記
憶される。
In the figure, the processing logic of the program is stored in means 10, the data referenced by the processing logic is stored in means 12, and the definition contents of data references are stored in means 14.

そして、手段16ではプログラム処理を停止できるタイ
ミングが検知され、そのタイミングが検知されたときに
、プログラム処理が手段18により停止制御される。
Then, the means 16 detects the timing at which the program processing can be stopped, and when the timing is detected, the program processing is controlled to be stopped by the means 18.

このプログラム処理の停止制御が行われると、それまで
の処理ロジックが手段20により他の処理ロジックと交
換され、処理ロジックが交換されたときに、プログラム
処理が手段22により再開制御される。
When this program processing stop control is performed, the previous processing logic is replaced by another processing logic by the means 20, and when the processing logic is replaced, the program processing is restarted by the means 22.

[作用] 本発明では、プログラムの処理ロジック部分とデータ部
分とデータ参照の定義部分とが各々独立しており、それ
らが手段10,12.14で各々記憶される。
[Operation] In the present invention, the processing logic part, the data part, and the data reference definition part of the program are each independent, and are stored in the means 10, 12.14, respectively.

そして、プログラムの入れ換えは処理ロジック部分のみ
を交換することにより行われる。
Program replacement is performed by replacing only the processing logic part.

また、プログラム処理を停止できるタイミングが検知さ
れ、そのタイミングで処理ロジック部分が自動的に交換
される。
Additionally, the timing at which program processing can be stopped is detected, and the processing logic portion is automatically replaced at that timing.

すなわち、適切なタイミングで処理ロジック部分を交換
することにより、プログラムを改善できる。
In other words, the program can be improved by replacing the processing logic part at an appropriate timing.

[実施例コ 以下、図面に基づいて本発明にかかる装置の好適な実施
例を説明する。
[Embodiments] Hereinafter, preferred embodiments of the apparatus according to the present invention will be described based on the drawings.

第2図において、処理装置本体24に表示装置(デイス
プレィ)261人力装置(キイボード)28が接続され
ており、処理装置本体24で銀行業務用のプログラムが
走行している。
In FIG. 2, a display device 261 and a keyboard 28 are connected to the processing device main body 24, and a banking program is running on the processing device main body 24.

そして、処理装置本体24で走行中のプログラムを改善
する必要が生した場合には、そのプログラムの処理ロジ
ック部のみがデータ記憶装置(他のシステム)30から
回線32を介して処理装置本体24に転送される。
When it becomes necessary to improve a program running in the processing device main body 24, only the processing logic section of the program is transferred from the data storage device (another system) 30 to the processing device main body 24 via the line 32. be transferred.

第3図では処理装置本体24のアドレス空開が説明され
ており、その空間には第1の処理ロジック領域34.第
2の処理ロジック領域36.データ参照定義領域38.
データ領域4oが設けられている。
In FIG. 3, the address space of the processing device main body 24 is explained, and in that space there is a first processing logic area 34. Second processing logic area 36. Data reference definition area 38.
A data area 4o is provided.

それらのうち、第1の処理ロジック領域34には実際の
処理に使用されるプログラムの処理ロジック部が格納さ
れており、第2の処理ロジック領域36には改善された
新たな処理ロジック部がデータ記憶装置30から回線3
2を介して転送される。
Among them, the first processing logic area 34 stores the processing logic part of the program used for actual processing, and the second processing logic area 36 stores the new improved processing logic part. Line 3 from storage device 30
Transferred via 2.

また、データ領域40には第1処理ロジツク領域34の
処理ロジック部から参照されるデータが格納されており
、そのデータ参照の定義内容を示すデータがデータ参照
定義領域38に格納されている(第4図参照)。
Further, the data area 40 stores data referenced by the processing logic section of the first processing logic area 34, and data indicating the definition content of the data reference is stored in the data reference definition area 38 (the (See Figure 4).

第5図では処理装置本体24のプログラム交換作用が説
明されており、プログラム交換要求(活性パッチの処理
要求)の入力が常時監視されている(ステップ500)
FIG. 5 explains the program exchange function of the processing device main body 24, and the input of a program exchange request (active patch processing request) is constantly monitored (step 500).
.

その要求が入力装置28から(あるいは、回線32を介
して外部のシステムから)与えられるとくステップ50
0てYES)、この要求の受付時にデータ記憶装置30
から新たな処理ロジック部が転送され、第3図の第2処
理ロジツク領域36に格納される。
When the request is provided from input device 28 (or from an external system via line 32), step 50
0 (YES), the data storage device 30 upon acceptance of this request.
A new processing logic unit is transferred from the memory and stored in the second processing logic area 36 of FIG.

さらに、第1処理ロジツク領域34の処理ロジック部で
内蔵されていた交換時期判断モジュール(第4図、第5
図参照)が起動され、この交換時期判断モジュールによ
り現在のプログラム処理(処理ロジック)を停止できる
タイミングか否かが判断される(ステップ502)。
Furthermore, the replacement timing judgment module (see FIGS. 4 and 5) built in the processing logic section of the first processing logic area 34 is
(see figure) is activated, and this replacement time determination module determines whether or not it is time to stop the current program processing (processing logic) (step 502).

そして、現在のプログラム処理を停止できるタイミング
となったことが確認されると(ステップ504でYES
)、プログラム処理が第6図のように停止制御され(ス
テップ506)、第2処理ロジツク領域36に転送され
た新たな処理ロジック部が第1処理ロジツク領域34に
書込まれる(ステップ508)。
Then, when it is confirmed that it is time to stop the current program processing (YES in step 504),
), the program processing is controlled to stop as shown in FIG. 6 (step 506), and the new processing logic section transferred to the second processing logic area 36 is written into the first processing logic area 34 (step 508).

この書込みの完了でプログラム処理が再開制御され(ス
テップ510)、したがってその後においては、第7図
のように、新たな処理ロジック部でデータ領域40のデ
ータが参照される。
Upon completion of this writing, the program processing is controlled to be resumed (step 510), and therefore, thereafter, the data in the data area 40 is referenced by a new processing logic section as shown in FIG.

なお、第1の処理ロジック領域34は書込みが禁止され
、プログラム交換時にのみ、その禁止が解除される。
Note that writing to the first processing logic area 34 is prohibited, and the prohibition is canceled only when the program is replaced.

以上説明したように本実施例によれば、処理装置本体2
4を停止することなくそのプログラムを交換できるので
、銀行業務の中断を回避することが可能となる。
As explained above, according to this embodiment, the processing device main body 2
Since the program can be replaced without stopping 4, it is possible to avoid interruptions in banking operations.

また本実施例によれば、プログラムが適切なタイミング
で自動的に改善されるので、銀行業務になんらの影響も
与えることはない。
Furthermore, according to this embodiment, the program is automatically improved at an appropriate timing, so that there is no impact on banking operations.

[発明の効果] 以上説明したように本発明によれば、プログラムの処理
ロジック部、データ部、データ参照定義部が互いに独立
化でき、装置を停止させることなく活性状態のままで、
そのプログラムの処理ロジック部が適切なタイミングお
いて交換できるので、装置を利用した業務の中断を招く
ことなく、また、その業務に影響を与えることもなく、
プログラムを自動的に改善することが可能となる。
[Effects of the Invention] As explained above, according to the present invention, the processing logic section, data section, and data reference definition section of a program can be made independent of each other, and the program can remain active without stopping the device.
Since the processing logic part of the program can be replaced at an appropriate time, there will be no interruption of business operations using the device, and there will be no impact on business operations.
It becomes possible to automatically improve programs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は発明の原理説明図、 第2図は実施例の構成説明図、 第3図は実施例のアドレス空間説明図、第4図は交換前
の処理ロジックによるデータ参照作用説明図、 第5図は実施例の作用を説明するフローチャート、 第6図は処理ロジックの交換作用説明図、第7図は交換
後の処理ロジックによるデータ参照作用説明図、 である。 24・・・処理装置本体、 26・・・表示装置、 28・・・入力装置、 一〇− 10− 301 324 34 ・ 36 ・  8− 40 φ ・データ記憶装置、 ・通信回線、 ・第1の処理ロジック領域、 ・第2の処理ロジック領域、 ・データ参照定義領域、 ・データ領域。 1 −一一 実施例のアドレス空間説明図 第3図 199−
FIG. 1 is an explanatory diagram of the principle of the invention; FIG. 2 is an explanatory diagram of the configuration of the embodiment; FIG. 3 is an explanatory diagram of the address space of the embodiment; FIG. 4 is an explanatory diagram of data reference operation by processing logic before exchange; FIG. 5 is a flowchart explaining the operation of the embodiment, FIG. 6 is an explanatory diagram of the exchange operation of the processing logic, and FIG. 7 is an explanatory diagram of the data reference operation by the processing logic after exchange. 24...Processing device main body, 26...Display device, 28...Input device, 10-10-301 324 34, 36, 8-40φ・Data storage device,・Communication line,・First Processing logic area, - Second processing logic area, - Data reference definition area, - Data area. Address space explanatory diagram of 1-11 embodiment Fig. 3 199-

Claims (1)

【特許請求の範囲】 プログラムの処理ロジックを記憶する手段(10)と、 処理ロジックにより参照されるデータを記憶する手段(
12)と、 データ参照の定義内容を記憶する手段(14)と、 プログラム処理を停止できるタイミングを検知する手段
(16)と、 前記タイミングが検知されたときに、プログラム処理を
停止制御する手段(18)と、 プログラム処理が停止制御されたときに、処理ロジック
を他の処理ロジックと交換する手段(20)と、 処理ロジックが交換されたときに、プログラム処理を再
開制御する手段(22)と、 を有する、ことを特徴とするプログラム処理装置。
[Claims] Means (10) for storing program processing logic; and means (10) for storing data referenced by the processing logic.
12), means (14) for storing definition contents of data references, means (16) for detecting timing at which program processing can be stopped, and means (16) for controlling program processing to stop when said timing is detected. 18), means (20) for exchanging processing logic with other processing logic when program processing is controlled to stop, and means (22) for controlling restart of program processing when processing logic is exchanged. A program processing device comprising: .
JP29892289A 1989-11-17 1989-11-17 Program processor Pending JPH03158927A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29892289A JPH03158927A (en) 1989-11-17 1989-11-17 Program processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29892289A JPH03158927A (en) 1989-11-17 1989-11-17 Program processor

Publications (1)

Publication Number Publication Date
JPH03158927A true JPH03158927A (en) 1991-07-08

Family

ID=17865921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29892289A Pending JPH03158927A (en) 1989-11-17 1989-11-17 Program processor

Country Status (1)

Country Link
JP (1) JPH03158927A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120297746A1 (en) * 2011-05-24 2012-11-29 Samson Rope Technologies Rope Structures and Methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120297746A1 (en) * 2011-05-24 2012-11-29 Samson Rope Technologies Rope Structures and Methods

Similar Documents

Publication Publication Date Title
KR100313996B1 (en) Apparatus and method for storing bios data of computer system
JPH07129287A (en) Computer device
JPH03158927A (en) Program processor
JPH05225076A (en) Method and device for managing common information
JPH09198258A (en) Task stack overflow detecting circuit
JPH02297237A (en) Automatic restarting device for electronic computer system
JP2006260393A (en) Cpu system
JPH086616A (en) Programmable controller
JP2879480B2 (en) Switching system when redundant computer system loses synchronization
JPH04296954A (en) Memory system
JP2001236241A (en) System for controlling memory duplex
JPH10340228A (en) Microprocessor
JP3102381B2 (en) Task debugging device, task debugging method, and recording medium therefor
JP3033586B2 (en) Information processing system
JPH08286979A (en) Back-up system for sram card
CN117093143A (en) Input/output process processing method and device, electronic equipment and storage medium
JPH02125303A (en) Programmable controller
JPS63298654A (en) Microcomputer
JPH01220049A (en) Duplicate memory control system
JPH04273553A (en) Computer system
JPH02183342A (en) Interruption controller
JPH0481941A (en) Memory device
JPH08249024A (en) Programmable controller
JPH08241143A (en) Computer device
JPH04155412A (en) Method for controlling resume