JPH03158919A - 外部記憶装置接続用インターフェース - Google Patents
外部記憶装置接続用インターフェースInfo
- Publication number
- JPH03158919A JPH03158919A JP29883989A JP29883989A JPH03158919A JP H03158919 A JPH03158919 A JP H03158919A JP 29883989 A JP29883989 A JP 29883989A JP 29883989 A JP29883989 A JP 29883989A JP H03158919 A JPH03158919 A JP H03158919A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- storage device
- interface
- processor
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 208000017227 ADan amyloidosis Diseases 0.000 description 12
- 201000000194 ITM2B-related cerebral amyloid angiopathy 2 Diseases 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 101150111246 BIO3-BIO1 gene Proteins 0.000 description 1
- 101100493963 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIO3 gene Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、プロセッサから延びるシステムバスと外部記
憶装置との間を接続する外部記憶装置接続用インターフ
ェースに関する。
憶装置との間を接続する外部記憶装置接続用インターフ
ェースに関する。
従来、プロセッサから延びるシステムバスに外部記憶装
置を接続したシステムは、第４図のように構成される。
置を接続したシステムは、第４図のように構成される。
すなわち、ＣＰＵ１から延びるシステムバス２には、メ
モリ３、コンソール４が接続されたコンソールコントロ
ーラ５、Ｉ／Ｏ装置６が接続され、更にコネクタ７が接
続されている。コネクタ７には、例えば５Ｔ−５０６イ
ンターフエース仕様のコネクタ８を備える外部記憶装置
ユニット９が接続されるが、この外部記憶装置ユニット
９には、インターフェースカード／Ｏ及びＨＤＤ （ハ
ードディスクドライブ）ユニット１１が備えられ、これ
らが５Ｔ−５０６インターフエース仕様１のコネクタに
よる接続ケーブル１２によって接続されている。
モリ３、コンソール４が接続されたコンソールコントロ
ーラ５、Ｉ／Ｏ装置６が接続され、更にコネクタ７が接
続されている。コネクタ７には、例えば５Ｔ−５０６イ
ンターフエース仕様のコネクタ８を備える外部記憶装置
ユニット９が接続されるが、この外部記憶装置ユニット
９には、インターフェースカード／Ｏ及びＨＤＤ （ハ
ードディスクドライブ）ユニット１１が備えられ、これ
らが５Ｔ−５０６インターフエース仕様１のコネクタに
よる接続ケーブル１２によって接続されている。
上記における従来のインターフェースカード／Ｏは、第
５図のように構成されていた。コネクタ８にはハードデ
ィスクＢＩＯ８（基本人出カシステム）のプログラムが
格納されたＲＯＭ１３及びシステムインターフェース回
路１５が接続されている。システムインターフェース回
路１５はＣＰＵＩとＨＤＣ（ハードディスクコントロー
ラ）１６との間で、コマンド、ステータス、アドレス、
データの授受を行う。システムインターフェース回路１
５に接続されたＨＤＣ１６はＲＯＭ１７内のプログラム
に基づいてＨＤＤを制御し、ＲＡＭ１８をデータバッフ
ァとして用いる。ＨＤＣ１６は内部ＨＤＤ増設用のコネ
クタ２０を介してＨＤＤを制御する。Ｖ Ｆ Ｏ（Ｖａ
ｒｌａｂｌｅ ＦｒｅｑｕｅｎｃｙＯｓｃｉｌａｔｏｒ
） １９は、リードデータ中にクロックビットがない場
合でも、データビット用のウィンドウとクロックビット
用のウィンドウをリードデータに追尾して発生する。
５図のように構成されていた。コネクタ８にはハードデ
ィスクＢＩＯ８（基本人出カシステム）のプログラムが
格納されたＲＯＭ１３及びシステムインターフェース回
路１５が接続されている。システムインターフェース回
路１５はＣＰＵＩとＨＤＣ（ハードディスクコントロー
ラ）１６との間で、コマンド、ステータス、アドレス、
データの授受を行う。システムインターフェース回路１
５に接続されたＨＤＣ１６はＲＯＭ１７内のプログラム
に基づいてＨＤＤを制御し、ＲＡＭ１８をデータバッフ
ァとして用いる。ＨＤＣ１６は内部ＨＤＤ増設用のコネ
クタ２０を介してＨＤＤを制御する。Ｖ Ｆ Ｏ（Ｖａ
ｒｌａｂｌｅ ＦｒｅｑｕｅｎｃｙＯｓｃｉｌａｔｏｒ
） １９は、リードデータ中にクロックビットがない場
合でも、データビット用のウィンドウとクロックビット
用のウィンドウをリードデータに追尾して発生する。
しかしながら、上記の従来のインターフェースカードで
は、ＲＯＭ１３に、外部記憶装置ユニットに備えられて
いる外部記憶装置である５Ｔ−５０６インターフエース
仕様のＨＤＤ専用のＢＩＯ８が第６図に示されるように
格納されているだけであり、外部記憶装置としてフロッ
ピーディスク（ＦＤＤ） 、ＨＤＤ、光磁気ディスク、
ＣＤＲＯＭ等を接続した場合には、ＲＯＭのプログラム
（ＢＩＯ３）交換が必要となり、一種類のインターフェ
ースでは対応できないという問題点が生じていた。
は、ＲＯＭ１３に、外部記憶装置ユニットに備えられて
いる外部記憶装置である５Ｔ−５０６インターフエース
仕様のＨＤＤ専用のＢＩＯ８が第６図に示されるように
格納されているだけであり、外部記憶装置としてフロッ
ピーディスク（ＦＤＤ） 、ＨＤＤ、光磁気ディスク、
ＣＤＲＯＭ等を接続した場合には、ＲＯＭのプログラム
（ＢＩＯ３）交換が必要となり、一種類のインターフェ
ースでは対応できないという問題点が生じていた。
更に、システムバス２に接続されるコネクタ７゜８のピ
ン数が６２ピンであるが、他のメディア（ＦＤＤ等）に
代えるとピン数が異なり同一のコネクタを用いることが
できず、この点でも一種類のインターフェースによって
は多種の外部記憶装置のうち一種だけをプロセッサから
延びるシステムバスに接続することができるに留まると
いう問題点があった。
ン数が６２ピンであるが、他のメディア（ＦＤＤ等）に
代えるとピン数が異なり同一のコネクタを用いることが
できず、この点でも一種類のインターフェースによって
は多種の外部記憶装置のうち一種だけをプロセッサから
延びるシステムバスに接続することができるに留まると
いう問題点があった。
そこで本発明では、複数種の外部記憶装置のいずれをも
プロセッサから延びるシステムバスに、構成を変えるこ
となく接続することのできる外部記憶装置接続用インタ
ーフェースを提供することを目的とする。
プロセッサから延びるシステムバスに、構成を変えるこ
となく接続することのできる外部記憶装置接続用インタ
ーフェースを提供することを目的とする。
本発明に係る外部記憶装置接続用インターフェースは、
プロセッサから延びるシステムバスと外部記憶装置との
間を接続する外部記憶装置接続用インタフェースであっ
て、プロセッサから送出されるＩ／Ｏリクエストを外部
記憶装置のコントローラに対するコマンドに変換して送
出するプログラムが、複数種の外部記憶装置のコントロ
ーラに対応して格納されプロセッサ側からアクセス可能
な記憶手段と、設定されている外部記憶装置の種別情報
をプロセッサへ付与する種別情報付与手段と、プロセッ
サがプログラムに基づき送出するコマンドを外部記憶装
置のコントローラへ転送するとともにコントローラから
送られる情報をプロセッサ側へ与える制御手段とを備え
たことを特徴とする。
プロセッサから延びるシステムバスと外部記憶装置との
間を接続する外部記憶装置接続用インタフェースであっ
て、プロセッサから送出されるＩ／Ｏリクエストを外部
記憶装置のコントローラに対するコマンドに変換して送
出するプログラムが、複数種の外部記憶装置のコントロ
ーラに対応して格納されプロセッサ側からアクセス可能
な記憶手段と、設定されている外部記憶装置の種別情報
をプロセッサへ付与する種別情報付与手段と、プロセッ
サがプログラムに基づき送出するコマンドを外部記憶装
置のコントローラへ転送するとともにコントローラから
送られる情報をプロセッサ側へ与える制御手段とを備え
たことを特徴とする。
ここで、上記構成に加えて、種別情報付与手段に対し種
別情報を設定する設定手段を更に備えたことを特徴とす
る。
別情報を設定する設定手段を更に備えたことを特徴とす
る。
更に、上記構成に加えて、外部記憶装置に接続されるコ
ネクタのピン数およびプロセッサのシステムバスに接続
されるコネクタのピン数を、記憶手段に格納された複数
種の外部記憶装置のコントローラ全てに必要信号を与え
得る数としてもよい。
ネクタのピン数およびプロセッサのシステムバスに接続
されるコネクタのピン数を、記憶手段に格納された複数
種の外部記憶装置のコントローラ全てに必要信号を与え
得る数としてもよい。
本発明に係るインターフェースは、以上の通りに構成さ
れるので、プロセッサは種別情報付与手段から外部記憶
装置の種別情報を得て、記憶手段内に格納されている上
記種別情報に対応するプログラムを読み出し、これを用
いてＩ／Ｏ処理を行うことができる。従って、外部記憶
装置がどの種別であるか否かを問わず、当該外部記憶装
置のインターフェース対応のプログラムが記憶手段に格
納されている限り、プロセッサのシステムバスに接続し
て的確な動作を確保できる。
れるので、プロセッサは種別情報付与手段から外部記憶
装置の種別情報を得て、記憶手段内に格納されている上
記種別情報に対応するプログラムを読み出し、これを用
いてＩ／Ｏ処理を行うことができる。従って、外部記憶
装置がどの種別であるか否かを問わず、当該外部記憶装
置のインターフェース対応のプログラムが記憶手段に格
納されている限り、プロセッサのシステムバスに接続し
て的確な動作を確保できる。
また、プロセッサとの間のコネクタのピン数が、コント
ローラ全てに必要信号を与え得る数であることから、い
ずれの種別の外部記憶装置が接続される場合でも障害な
く必要信号の授受が可能となる。
ローラ全てに必要信号を与え得る数であることから、い
ずれの種別の外部記憶装置が接続される場合でも障害な
く必要信号の授受が可能となる。
以下、添付図面の第１図ないし第３図を参照して、本発
明の一実施例に係る外部記憶装置用インターフェースを
説明する。
明の一実施例に係る外部記憶装置用インターフェースを
説明する。
第１図は本発明の一実施例であるインターフェースカー
ドを示す。このインターフェースカード／Ｏ０は、第３
図に示されるＣＰＵＩから延びるシステムバス２のコネ
クタ／Ｏ２にコネクタ／Ｏ１を介して接続される。コネ
クタ／Ｏ２゜／Ｏ１のピン数は、インターフェースカー
ド／Ｏ０を有している外部記憶装置ユニット／Ｏ３の外
部記憶装置／Ｏ４がＨＤＤ、ＦＤＤ、光磁気ディスク、
ＣＤ−ＲＯＭ等のいずれであっても、そのコントローラ
全てに必要な信号（電源を含む）を゛与え得る８０ピン
とされている。また、インターフェースカード／Ｏ０と
外部記憶装置／Ｏ４とを接続する接続ケーブル／Ｏ５は
、ＳＣ８Ｉ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔ
ｅｍ Ｉｎｔｅｒｆａｃｅ ）仕様のインターフェース
となっている。
ドを示す。このインターフェースカード／Ｏ０は、第３
図に示されるＣＰＵＩから延びるシステムバス２のコネ
クタ／Ｏ２にコネクタ／Ｏ１を介して接続される。コネ
クタ／Ｏ２゜／Ｏ１のピン数は、インターフェースカー
ド／Ｏ０を有している外部記憶装置ユニット／Ｏ３の外
部記憶装置／Ｏ４がＨＤＤ、ＦＤＤ、光磁気ディスク、
ＣＤ−ＲＯＭ等のいずれであっても、そのコントローラ
全てに必要な信号（電源を含む）を゛与え得る８０ピン
とされている。また、インターフェースカード／Ｏ０と
外部記憶装置／Ｏ４とを接続する接続ケーブル／Ｏ５は
、ＳＣ８Ｉ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔ
ｅｍ Ｉｎｔｅｒｆａｃｅ ）仕様のインターフェース
となっている。
インターフェースカード／Ｏ０は第１図に示されるよう
に、８０ピンの（カードエツジ）コネクタ／Ｏ１にＲＯ
Ｍ２０１が接続され、かつ、５Ｃ３Ｉコントローラ２０
３が接続されている。ＲＯＭ２０１はＢＩＯＳプログラ
ムを有し、このプログラムはＨＤＤ、ＦＤＤ、光磁気デ
ィスク、ＣＤ−ＲＯＭ等の各コントローラに対し、ＣＰ
ＵＩがら送出されるＩ／Ｏリクエストに対応するコマン
ドに変換して送出する。
に、８０ピンの（カードエツジ）コネクタ／Ｏ１にＲＯ
Ｍ２０１が接続され、かつ、５Ｃ３Ｉコントローラ２０
３が接続されている。ＲＯＭ２０１はＢＩＯＳプログラ
ムを有し、このプログラムはＨＤＤ、ＦＤＤ、光磁気デ
ィスク、ＣＤ−ＲＯＭ等の各コントローラに対し、ＣＰ
ＵＩがら送出されるＩ／Ｏリクエストに対応するコマン
ドに変換して送出する。
具体的には、ＲＯＭ２０１のメモリ構成は、第２図に示
されるようになっている。同図において、＃ａは、ＨＤ
Ｄ、ＦＤＤ、光磁気ディスク、ＣＤＲＯＭ等のコントロ
ーラに対する共通のＢＩＯ８領域、＃ｂはＨＤＤのコン
トローラに対する固有のＢＩＯ８領域、＃ＣはＦＤＤの
コントローラに対する固有のＢＩＯ８領域、・・・であ
る。
されるようになっている。同図において、＃ａは、ＨＤ
Ｄ、ＦＤＤ、光磁気ディスク、ＣＤＲＯＭ等のコントロ
ーラに対する共通のＢＩＯ８領域、＃ｂはＨＤＤのコン
トローラに対する固有のＢＩＯ８領域、＃ＣはＦＤＤの
コントローラに対する固有のＢＩＯ８領域、・・・であ
る。
ＳＣ８Ｉコントローラ２０３はＣＰＵ１がらのコマンド
をＳＣ３Ｉ規格の制御信号として、同規格のプロトコル
に従って制御信号を外部記憶装置／Ｏ４（コントローラ
を含む）へ与え、データの受授を行う。従って、５Ｃ８
Ｉコントローラ２０３にはＳＣ８Ｉバス２０４を介して
、内部記憶装置増設用のＳＣ８Ｉコネクタ２０５が接続
されている。また、５Ｃ８Ｉコントローラ２０３には、
デイツプスイッチ２０７が接続されているので、ＳＣ８
Ｉコネクタ２０５，２０６に接続されるべき外部記憶装
置の種別情報、すなわちＨＤＤ。
をＳＣ３Ｉ規格の制御信号として、同規格のプロトコル
に従って制御信号を外部記憶装置／Ｏ４（コントローラ
を含む）へ与え、データの受授を行う。従って、５Ｃ８
Ｉコントローラ２０３にはＳＣ８Ｉバス２０４を介して
、内部記憶装置増設用のＳＣ８Ｉコネクタ２０５が接続
されている。また、５Ｃ８Ｉコントローラ２０３には、
デイツプスイッチ２０７が接続されているので、ＳＣ８
Ｉコネクタ２０５，２０６に接続されるべき外部記憶装
置の種別情報、すなわちＨＤＤ。
ＦＤＤ、光磁気ディスク、ＣＤ−ＲＯＭ等のうちいずれ
であるかを示す情報が設定可能となっている。
であるかを示す情報が設定可能となっている。
このように構成されたインターフェースカード／Ｏ０を
用いて、第３図に示されるコンピュータシステムを構築
する。ここにおいて、システムバス２には第４図に示し
た従来例と同様のメモリ３などが接続されている。そし
て、外部記憶装置／Ｏ４としてＦＤＤ （コントローラ
（ＦＤＣ）を含む）を備えさせるものとする。このため
、デイツプスイッチ２０７はＦＤＤを示す種別情報を与
えるように切換設定される。また、コネクタ／Ｏ１．／
Ｏ２のピン中の未使用のピンには、例えばグランドレベ
ルを与える等の設定をする。このようにして、システム
が起動されると、ＣＰＵ１はメモリ３内のプログラムに
基づいてインタフェースカード／Ｏ０の存在を確認し、
種別情報の ０ 収集コマンドをＳＣ３Ｉコントローラ２０３へ与えて、
デイツプスイッチ２０７により設定されたＦＤＤを示す
種別情報の付与を受ける。メモリ３には種別情報に応じ
て、ＲＯＭ２０１のどの領域のプログラムを読出して外
部記憶装置／Ｏ４を制御すべきかを示すメモリテーブル
が備えられている。ＣＰＵＩは外部記憶装置／Ｏ４とし
てＦＤＤが接続されたことを検出し、上記のメモリテー
ブルを用いて、ＲＯＭ２０１のプログラム中、第２図の
＃ａで示される全ての外部記憶装置に共通のＢＩＯ８領
域及び＃Ｃで示されるＦＤＤに固有のＢＩＯ８領域のプ
ログラムを読出す。そして、これをメモリ３内に格納し
て、以降の外部記憶装置／Ｏ４ （ＦＤＤ）に対するＩ
／Ｏリクエストの処理に用いる。
用いて、第３図に示されるコンピュータシステムを構築
する。ここにおいて、システムバス２には第４図に示し
た従来例と同様のメモリ３などが接続されている。そし
て、外部記憶装置／Ｏ４としてＦＤＤ （コントローラ
（ＦＤＣ）を含む）を備えさせるものとする。このため
、デイツプスイッチ２０７はＦＤＤを示す種別情報を与
えるように切換設定される。また、コネクタ／Ｏ１．／
Ｏ２のピン中の未使用のピンには、例えばグランドレベ
ルを与える等の設定をする。このようにして、システム
が起動されると、ＣＰＵ１はメモリ３内のプログラムに
基づいてインタフェースカード／Ｏ０の存在を確認し、
種別情報の ０ 収集コマンドをＳＣ３Ｉコントローラ２０３へ与えて、
デイツプスイッチ２０７により設定されたＦＤＤを示す
種別情報の付与を受ける。メモリ３には種別情報に応じ
て、ＲＯＭ２０１のどの領域のプログラムを読出して外
部記憶装置／Ｏ４を制御すべきかを示すメモリテーブル
が備えられている。ＣＰＵＩは外部記憶装置／Ｏ４とし
てＦＤＤが接続されたことを検出し、上記のメモリテー
ブルを用いて、ＲＯＭ２０１のプログラム中、第２図の
＃ａで示される全ての外部記憶装置に共通のＢＩＯ８領
域及び＃Ｃで示されるＦＤＤに固有のＢＩＯ８領域のプ
ログラムを読出す。そして、これをメモリ３内に格納し
て、以降の外部記憶装置／Ｏ４ （ＦＤＤ）に対するＩ
／Ｏリクエストの処理に用いる。
外部記憶装置／Ｏ４に対するＩ／Ｏリクエストが生じる
と、ＣＰＵ１はメモリ３内のＢｉＯ２を含むデバイスド
ライバを起動し、上記リクエストをＢＩＯＳコマンドに
変換してＢｉＯ２へ与える。
と、ＣＰＵ１はメモリ３内のＢｉＯ２を含むデバイスド
ライバを起動し、上記リクエストをＢＩＯＳコマンドに
変換してＢｉＯ２へ与える。
ＢｉＯ２は与えられたＢＩＯＳコマンドをコントローラ
対応の５Ｃ８Ｉコマンドへ再変換し、システムバス２を
介してｓｃｓ ｒコントローラ２０３へ与える。ＳＣ３
Ｉコントローラ２０３は与えられたコマンドを、５Ｃ８
Ｉ規格によってフェーズを遷移させながら、同規格のプ
ロトコルに従って制御信号としてＳＣ３Ｉコネクタ２０
５を介して外部記憶装置／Ｏ４へ送出し、例えば、ライ
トコマンドのときには、続けてＣＰＵＩから送出される
データを送出して指定に係るアドレスへ書込ませる一方
、例えば、リードコマンドのときには指定に係るアドレ
スからデータを読出させてＣＰＵ１へ同データを転送す
る。
対応の５Ｃ８Ｉコマンドへ再変換し、システムバス２を
介してｓｃｓ ｒコントローラ２０３へ与える。ＳＣ３
Ｉコントローラ２０３は与えられたコマンドを、５Ｃ８
Ｉ規格によってフェーズを遷移させながら、同規格のプ
ロトコルに従って制御信号としてＳＣ３Ｉコネクタ２０
５を介して外部記憶装置／Ｏ４へ送出し、例えば、ライ
トコマンドのときには、続けてＣＰＵＩから送出される
データを送出して指定に係るアドレスへ書込ませる一方
、例えば、リードコマンドのときには指定に係るアドレ
スからデータを読出させてＣＰＵ１へ同データを転送す
る。
また、外部記憶装置／Ｏ４としてＨＤＤ、光磁気ディス
ク、ＣＤＲＯＭ等を採用したときには、デイツプスイッ
チ２０７により対応の設定を行えばよい。
ク、ＣＤＲＯＭ等を採用したときには、デイツプスイッ
チ２０７により対応の設定を行えばよい。
なお、本発明は上記実施例に限定されず、種々の変形が
可能である。
可能である。
例えば、デイツプスイッチ２０７に代えてジャンパコネ
クタを用い、このジャンパコネクタで種１ ２ 別情報の設定を行うようにしてもよい。また、外部記憶
装置／Ｏ４からリードデータにより種別情報の設定を行
なってもよい。また、種別情報は５Ｃ８Ｉコントローラ
が付与するようにしたが、ＣＰＵＩが読出するようにし
てもよい。
クタを用い、このジャンパコネクタで種１ ２ 別情報の設定を行うようにしてもよい。また、外部記憶
装置／Ｏ４からリードデータにより種別情報の設定を行
なってもよい。また、種別情報は５Ｃ８Ｉコントローラ
が付与するようにしたが、ＣＰＵＩが読出するようにし
てもよい。
また、本実施例ではＢＩＯＳプログラムをＲＯＭ２０１
から読出してメモリ３へ格納するようにしたが、メモリ
３内のＯ８がＲＯＭ２０１の必要領域のプログラム（Ｂ
Ｉ Ｏ８）をアドレス空間に取込んでデバイスドライ
バを構成すれば良いから、ＲＯＭ２０１内からＢｉＯ２
を読出してメモリ３へ格納しなくとも、必要領域の論理
アドレスをデバイスドライバに位置付けるように構成し
てもよい。この場合、メモリ３には種別情報に応じて論
理アドレスの位置付けを行う手段（Ｏ８）が含まれてい
るものとする。
から読出してメモリ３へ格納するようにしたが、メモリ
３内のＯ８がＲＯＭ２０１の必要領域のプログラム（Ｂ
Ｉ Ｏ８）をアドレス空間に取込んでデバイスドライ
バを構成すれば良いから、ＲＯＭ２０１内からＢｉＯ２
を読出してメモリ３へ格納しなくとも、必要領域の論理
アドレスをデバイスドライバに位置付けるように構成し
てもよい。この場合、メモリ３には種別情報に応じて論
理アドレスの位置付けを行う手段（Ｏ８）が含まれてい
るものとする。
以上、詳細に説明した通り本発明によれば、外部記憶手
段がプロセッサからアクセス可能であって、この外部記
憶手段には、Ｉ／Ｏリクエストをコントローラに対する
コマンドに変換して送出するプログラムが複数の外部記
憶装置のコントローラに対応して備えられている。そし
て、プロセッサが外部記憶゛装置の種別情報を種別情報
付与手段から得ることができるため、プロセッサが当該
外部記憶装置の種別情報を得て、対応するプログラムを
記憶手段から読出してこれを用いてＩ／Ｏ処理すること
ができるので、いずれの種別の外部記憶装置を接続する
場合にも的確に対処できる。
段がプロセッサからアクセス可能であって、この外部記
憶手段には、Ｉ／Ｏリクエストをコントローラに対する
コマンドに変換して送出するプログラムが複数の外部記
憶装置のコントローラに対応して備えられている。そし
て、プロセッサが外部記憶゛装置の種別情報を種別情報
付与手段から得ることができるため、プロセッサが当該
外部記憶装置の種別情報を得て、対応するプログラムを
記憶手段から読出してこれを用いてＩ／Ｏ処理すること
ができるので、いずれの種別の外部記憶装置を接続する
場合にも的確に対処できる。
また、システムバスに接続されるコネクタのピン数が、
記憶手段に格納された複数種の外部記憶装置のコントロ
ーラ全てに必要信号を与え得る数であるため、外部記憶
装置の種別によってコネクタを取換える必要がない。
記憶手段に格納された複数種の外部記憶装置のコントロ
ーラ全てに必要信号を与え得る数であるため、外部記憶
装置の種別によってコネクタを取換える必要がない。
以上により、記憶手段内のプログラムに対応する外部記
憶装置が接続される限り、構成を変えることなくプロセ
ッサのシステムバスと外部記憶装置′との間を的確に接
続することができる。
憶装置が接続される限り、構成を変えることなくプロセ
ッサのシステムバスと外部記憶装置′との間を的確に接
続することができる。
３
４
第１図は本発明の一実施例に係るインターフェースカー
ドの構成を示すブロック図、第２図は本発明の一実施例
に用いられるメモリのメモリマツプを示す図、第３図は
本発明の一実施例を用いて構築したコンピュータシステ
ムのブロック図、第４図は従来のインターフェースカー
ドの構成図、第５図は第４図のインターフェースカード
を用いて構成したコンピュータシステムのブロック図、
第６図は第４図のインターフェースカードに備えられた
メモリのメモリマツプを示す図である。 １・・・ＣＰＵ、２・・・システムバス、３・・・メモ
リ、４・・・コンソール、５・・・コンソールコントロ
ーラ、６・・・Ｉ／Ｏ装置、／Ｏ０・・・インターフェ
ースカード、／Ｏ１，／Ｏ２，２０５，２０６・・・コ
ネクタ、／Ｏ３・・・外部記憶装置ユニット、／Ｏ４・
・・外部記憶装置、／Ｏ５・・・接続ケーブル、２０１
・・・ＲＯＭ。 ２０３・・・ＳＣ５Ｉコントローラ、２０４・・・５Ｃ
８Ｉバス、２０７・・・デイプスイッチ。 ５ Ｕ〇 工
ドの構成を示すブロック図、第２図は本発明の一実施例
に用いられるメモリのメモリマツプを示す図、第３図は
本発明の一実施例を用いて構築したコンピュータシステ
ムのブロック図、第４図は従来のインターフェースカー
ドの構成図、第５図は第４図のインターフェースカード
を用いて構成したコンピュータシステムのブロック図、
第６図は第４図のインターフェースカードに備えられた
メモリのメモリマツプを示す図である。 １・・・ＣＰＵ、２・・・システムバス、３・・・メモ
リ、４・・・コンソール、５・・・コンソールコントロ
ーラ、６・・・Ｉ／Ｏ装置、／Ｏ０・・・インターフェ
ースカード、／Ｏ１，／Ｏ２，２０５，２０６・・・コ
ネクタ、／Ｏ３・・・外部記憶装置ユニット、／Ｏ４・
・・外部記憶装置、／Ｏ５・・・接続ケーブル、２０１
・・・ＲＯＭ。 ２０３・・・ＳＣ５Ｉコントローラ、２０４・・・５Ｃ
８Ｉバス、２０７・・・デイプスイッチ。 ５ Ｕ〇 工
Claims (1)
- 【特許請求の範囲】 １、プロセッサから延びるシステムバスと外部記憶装置
との間を接続する外部記憶装置接続用インターフェース
であって、 前記プロセッサから送出されるＩ／Ｏリクエストを外部
記憶装置のコントローラに対するコマンドに変換して送
出するプログラムが、複数種の外部記憶装置のコントロ
ーラに対応して格納され前記プロセッサ側からアクセス
可能な記憶手段と、設定されている外部記憶装置の種別
情報を前記プロセッサへ付与する種別情報付与手段と、
前記プロセッサが前記プログラムに基づき送出するコマ
ンドを外部記憶装置のコントローラへ転送するとともに
、前記コントローラから送られる情報を前記プロセッサ
側へ与える制御手段とを備えたことを特徴とする外部記
憶装置接続用インターフェース。 ２、前記種別情報付与手段に対し種別情報を設定する設
定手段を更に備えたことを特徴とする請求項１記載の外
部記憶装置接続用インターフェース。 ３、前記プロセッサのシステムバスに接続されるコネク
タのピン数が、前記記憶手段に格納された複数種の外部
記憶装置のコントローラ全てに必要信号を与え得る数と
なっていることを特徴とする請求項１記載の外部記憶装
置接続用インターフェース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29883989A JPH03158919A (ja) | 1989-11-17 | 1989-11-17 | 外部記憶装置接続用インターフェース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29883989A JPH03158919A (ja) | 1989-11-17 | 1989-11-17 | 外部記憶装置接続用インターフェース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03158919A true JPH03158919A (ja) | 1991-07-08 |
Family
ID=17864886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29883989A Pending JPH03158919A (ja) | 1989-11-17 | 1989-11-17 | 外部記憶装置接続用インターフェース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03158919A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0654960A1 (en) * | 1993-11-12 | 1995-05-24 | ELCON INSTRUMENTS S.r.l. | A circuit interconnecting device, for use in industrial applications |
| US5732055A (en) * | 1996-04-26 | 1998-03-24 | Fujitsu Limited | Optical storage apparatus |
| US6014726A (en) * | 1995-12-15 | 2000-01-11 | Fujitsu Limited | Storage apparatus adapted to interface with a host apparatus for processing two different types of recording media |
| JP2001166885A (ja) * | 1999-12-09 | 2001-06-22 | Melco Inc | 記憶装置，記憶装置制御方法，記憶装置制御プログラムを記録した媒体およびコンピュータ装置 |
| US20100332707A1 (en) * | 2009-06-30 | 2010-12-30 | Sarathy Jayakumar | Bi-directional handshake for advanced reliabilty availability and serviceability |
-
1989
- 1989-11-17 JP JP29883989A patent/JPH03158919A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0654960A1 (en) * | 1993-11-12 | 1995-05-24 | ELCON INSTRUMENTS S.r.l. | A circuit interconnecting device, for use in industrial applications |
| US6014726A (en) * | 1995-12-15 | 2000-01-11 | Fujitsu Limited | Storage apparatus adapted to interface with a host apparatus for processing two different types of recording media |
| US5732055A (en) * | 1996-04-26 | 1998-03-24 | Fujitsu Limited | Optical storage apparatus |
| US6115338A (en) * | 1996-04-26 | 2000-09-05 | Fujitsu Limited | Optical storage apparatus |
| JP2001166885A (ja) * | 1999-12-09 | 2001-06-22 | Melco Inc | 記憶装置，記憶装置制御方法，記憶装置制御プログラムを記録した媒体およびコンピュータ装置 |
| US20100332707A1 (en) * | 2009-06-30 | 2010-12-30 | Sarathy Jayakumar | Bi-directional handshake for advanced reliabilty availability and serviceability |
| US8402186B2 (en) * | 2009-06-30 | 2013-03-19 | Intel Corporation | Bi-directional handshake for advanced reliabilty availability and serviceability |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1271332B1 (en) | A multifunction semiconductor storage device | |
| US10089134B2 (en) | Controlling access to namespaces of a storage device | |
| US7644231B2 (en) | Selective information caching on disk drive | |
| WO2008112668A1 (en) | Unified support for solid state storage | |
| US9164703B2 (en) | Solid state drive interface controller and method selectively activating and deactivating interfaces and allocating storage capacity to the interfaces | |
| US5996045A (en) | IDE disk drive arrangement that combines the capacity of a master drive and slave drive while hiding the presence of slave drive to a host computer | |
| TW200540690A (en) | Memory card that supports file system interoperability | |
| US6567864B1 (en) | System and method for identification of computer input/output devices by intercepting identification commands directed to the input/output devices | |
| US8626985B2 (en) | Hybrid optical disk drive, method of operating the same, and electronic system adopting the hybrid optical disk drive | |
| KR20230163292A (ko) | 데이터 캐싱 방법, 데이터 캐싱을 위한 호스트 장치 및 데이터 캐싱을 위한 스토리지 시스템 | |
| TW201027338A (en) | External storage device having a self-contained security function | |
| JPH03158919A (ja) | 外部記憶装置接続用インターフェース | |
| US6880033B1 (en) | Methods for configuring separate accessibility of each channel of a dual channel SCSI chip | |
| JP2011508329A (ja) | ブリッジ回路 | |
| WO2009038257A1 (en) | Main board including ssd disk controllers | |
| JP2003186818A (ja) | 集積化大量記憶部を具備するシステム用集積化ドライブ制御器 | |
| TWI252407B (en) | Method, apparatus system and machine readable medium for handling data transfers | |
| JPH09305324A (ja) | ミラーディスクシステム | |
| KR100464788B1 (ko) | 초고속 저장장치 및 방법 | |
| JPH04223518A (ja) | 複数のコマンドに対応するディスク制御装置 | |
| US7533216B2 (en) | Device and method for simulating a hard disk | |
| WO2005066806A1 (fr) | Appareil de stockage semi-conducteur a connexion par technologie avancee serielle | |
| US8665680B2 (en) | Recording/reproducing apparatus | |
| JPH0570864B2 (ja) | ||
| JPH09114674A (ja) | ハードディスク装置 |