JPH03148181A - Semiconductor pressure sensor - Google Patents
Semiconductor pressure sensorInfo
- Publication number
- JPH03148181A JPH03148181A JP28691389A JP28691389A JPH03148181A JP H03148181 A JPH03148181 A JP H03148181A JP 28691389 A JP28691389 A JP 28691389A JP 28691389 A JP28691389 A JP 28691389A JP H03148181 A JPH03148181 A JP H03148181A
- Authority
- JP
- Japan
- Prior art keywords
- resistance layer
- ion
- pressure sensor
- implanted
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims description 15
- 229910000831 Steel Inorganic materials 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 4
- 239000010959 steel Substances 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 24
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 125000001626 borono group Chemical group [H]OB([*])O[H] 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000035922 thirst Effects 0.000 description 1
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
乙の発明は、ホイートスl−ノブリッジ回路を構成する
4つのイオン注入拡散ゲージ抵抗層を配置してなる半導
体圧力センサに係り、詳しくは印加(1)
圧力力OLIIIIIHgの時の出力、すなわちオフセ
ット電圧の温度特性(以下、オフセットドリフトを改良
するための構造に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The invention of B relates to a semiconductor pressure sensor in which four ion-implanted diffusion gauge resistance layers constituting a Wheatstone L-Nobridge circuit are arranged. (1) Temperature characteristics of the output when the pressure force is OLIIIHg, that is, the offset voltage (hereinafter, this relates to a structure for improving offset drift).
従来から、乙の種の半導体圧カセノサとしては、第3図
(a)の平面図および第3図(b)の断面図に示すよう
に、圧力センサチップ1とその裏面鋼を支持する台座と
なる耐熱ガラス(例えば、コニング社の登録商標バイレ
ックス)2とを真空中で陽極接合してなる絶対圧形と呼
ばれる構造のものが知られている。Conventionally, as shown in the plan view of FIG. 3(a) and the cross-sectional view of FIG. 3(b), the semiconductor pressure casenosa of type B has been constructed with a pedestal that supports the pressure sensor chip 1 and its back steel. A structure called an absolute pressure type is known, which is formed by anodic bonding with a heat-resistant glass (for example, Vilex, a registered trademark of Conning Corporation) 2 in a vacuum.
なお、陽極接合は、例えば2〜5μm厚の低融点ガラス
膜をRFスパッタでシリコン基板に形成し、これを別の
シリコン基板と重ねて電圧を印加し、接合するものであ
る(ff刺ほか「シリコンシリコン低温陽極接合」電子
情報通信学会論文誌C−■Vo1.J72−C−[
No.2 pp.181〜193 1989年2月参照
)。Note that in anodic bonding, a low melting point glass film with a thickness of, for example, 2 to 5 μm is formed on a silicon substrate by RF sputtering, this is stacked on another silicon substrate, and a voltage is applied to bond the film. "Silicon Silicon Low Temperature Anodic Bonding" Journal of the Institute of Electronics, Information and Communication Engineers C-■Vo1.J72-C-[
No. 2 pp. 181-193, February 1989).
この圧力センサチップ1は、シリコンの結晶筒の(1
0 0) 所か(110)西を主表面とする半(2)
導体基板3により形成されるものであって、この半導体
基板3には、その裏面鋼をエツチングで間室して形成さ
れた凹部4Cζより、30〜50μmに薄肉化されたダ
イヤフラム領域5が形成されている。なお、耐熱ガラス
2によって封止された半導体基板3の凹部4と耐熱ガラ
ス2とで形成される空間は、例えば10−3mmHg以
下というような真空状態となっている。This pressure sensor chip 1 consists of a silicon crystal cylinder (1
0 0) It is formed by a half (2) conductive substrate 3 whose main surface is on the (110) west side, and this semiconductor substrate 3 has a hole formed by etching the back steel of the semiconductor substrate 3. A diaphragm region 5 whose thickness is reduced to 30 to 50 μm is formed in the recessed portion 4Cζ. Note that the space formed by the recess 4 of the semiconductor substrate 3 sealed by the heat-resistant glass 2 and the heat-resistant glass 2 is in a vacuum state of, for example, 10 −3 mmHg or less.
そして、このダイヤフラム領域5の主表面側における所
定位置には、半導体基板3とは反対導電型の不純物、例
えばボロンを選択拡散することにより、くITO〉方向
(第3図(a)では矢印Aで示す)に沿って形成された
4つのイオン注入拡散ゲージ抵抗層60がそれぞれ配設
されている。Then, by selectively diffusing an impurity of a conductivity type opposite to that of the semiconductor substrate 3, such as boron, into a predetermined position on the main surface side of the diaphragm region 5, an impurity of a conductivity type opposite to that of the semiconductor substrate 3, such as boron, is diffused in the direction of ITO> (arrow A in FIG. 3(a)). Four ion-implanted diffusion gauge resistance layers 60 are respectively formed along the lines (indicated by ).
さらに、この半導体基板3の表面上には、第3図(、)
で示すように、4つのイオン注入拡散ゲージ抵抗層60
のそれぞれをコンタクトホール7を介して相互に接続す
るために、アノlミニラム(AI)などからなる配線8
が施されている。Further, on the surface of this semiconductor substrate 3, as shown in FIG.
As shown in FIG.
In order to connect each of them to each other through contact holes 7, wiring 8 made of anorum miniram (AI) or the like is used.
is applied.
したがって、4つのイオン注入拡散ゲージ抵抗(3)
層60は、等価回路的にホイートストンブリッジ回路を
構成する。そこで、この圧力量ノサでは、ダイヤフラム
領域5の主表面側に、例えば大気圧などの圧力が加オ)
ると、このダイヤフラム領域5が凹部4側に向って歪み
、その結果、4つのイオン注入拡散ゲージ抵抗層60の
それぞれの抵抗値が正または負に2〜3%変化し、圧力
に比例した出力V。ulが印加電源電圧V0。(ζ対し
て得られる。Therefore, the four ion-implanted diffusion gauge resistor (3) layers 60 constitute a Wheatstone bridge circuit in terms of an equivalent circuit. Therefore, with this pressure amount, pressure such as atmospheric pressure is applied to the main surface side of the diaphragm region 5.
Then, this diaphragm region 5 is distorted toward the recess 4 side, and as a result, the resistance value of each of the four ion-implanted diffusion gauge resistance layers 60 changes positively or negatively by 2 to 3%, and the output is proportional to the pressure. V. ul is the applied power supply voltage V0. (obtained for ζ.
ところで、上記のように構成された半導体圧力センサに
おいて、その圧力センサチップ1のダイヤフラム領域5
に圧力が加わっていないとき、すなわち周囲が真空の時
には、オフセット電圧と呼ばれる出力V。f,が発生す
る。本来Aフセット電圧V0,3ば、4つのイオン注入
拡散ゲージ抵抗層60が全く同一の不純物プロファイル
や寸法形状に作られ、また、組立て後の残留応力が4つ
のイオン注入拡散ゲージ抵抗層60に対し全く同じに加
わっているのであれば、OmVとなる筈である。By the way, in the semiconductor pressure sensor configured as described above, the diaphragm region 5 of the pressure sensor chip 1
When no pressure is applied to the voltage, that is, when the surrounding area is a vacuum, the output V is called the offset voltage. f, occurs. Originally, if the A offset voltage V0,3 is used, the four ion-implanted diffused gauge resistance layers 60 are made to have exactly the same impurity profile and dimensions, and the residual stress after assembly is If they are added exactly the same, it should be OmV.
しかし、現実にはそれ(よ実現不可能であるため、(4
)
結果としてオフセット電圧V。f.が発生するのである
。しかも、このオフセット電圧V。f.が第4図の説明
図中において破線で示すようなオフセットドリフト
不具合があった。However, in reality, it is impossible to achieve this (4
) resulting in an offset voltage V. f. occurs. Moreover, this offset voltage V. f. However, there was an offset drift problem as shown by the broken line in the explanatory diagram of FIG.
このようなオフセットドリフト
拡散ゲージ抵抗層60の抵抗値自身が第5図の説明図中
において破線で示すような非線形な温度特性を有し、か
つ相互の温度特性がばらつくことによって生じるもので
ある。The resistance value of the offset drift diffusion gauge resistance layer 60 itself has nonlinear temperature characteristics as shown by the broken line in the explanatory diagram of FIG. 5, and is caused by variations in the temperature characteristics.
この発明は、上記のような問題点を解消するためになさ
れたもので、イオン注入拡散ゲージ抵抗層の温度依存性
を改良すること(こより、オフセットドリフ)・を極め
て小さいものとし、零調整の容易な半導体圧力センサを
得ることを目的としている。This invention was made to solve the above-mentioned problems by improving the temperature dependence of the ion-implanted diffused gauge resistance layer (thus, offset drift) and reducing the zero adjustment. The purpose is to obtain a simple semiconductor pressure sensor.
この発明に係る半導体圧力センサは、それぞれのイオン
注入拡散ゲージ抵抗層を正の湿度係数を有するイオン注
入拡散抵抗層と負の温度係数を有(5)
するアモ・ルファス化抵抗層との並列合成抵抗層とした
ものである。In the semiconductor pressure sensor according to the present invention, each ion-implanted diffusion gauge resistance layer is a parallel composition of an ion-implanted diffusion resistance layer having a positive humidity coefficient and an amorphous resistance layer having a negative temperature coefficient (5). This is a resistance layer.
この発明(こおいては、圧力センサチップのダイヤフラ
ム領域に形成されるイオン注入ゲージ拡散抵抗層をアモ
ルファス化抵抗層とイオン注入拡散抵抗層との二重構造
とし、等価的に2種類の温度特性を持つ抵抗層を並列合
成抵抗層としたことから、アモルファス化抵抗層は負の
温度係数を持つので、イオン注入拡散抵抗層の正の温度
係数が打ち消され、温度係数ばOに近くなる。In this invention, the ion-implanted gauge diffused resistance layer formed in the diaphragm region of the pressure sensor chip has a dual structure of an amorphous resistance layer and an ion-implanted diffused resistance layer, and equivalently has two types of temperature characteristics. Since the resistance layer having the above resistance layer is made into a parallel composite resistance layer, the amorphous resistance layer has a negative temperature coefficient, so the positive temperature coefficient of the ion-implanted diffusion resistance layer is canceled out, and the temperature coefficient becomes close to O.
以下、乙の発明の一実施例を図面に基づいて説明する。 Hereinafter, one embodiment of the invention of B will be described based on the drawings.
第1図(a )y (b )はこの発明の半導体圧力セ
ンサの一実施例を示す図で、第1図(a)は概略構造を
示す平面図、第1図(b)は、第1図(a)のI−I’
線に沿う断面図である。なお、この半導体圧力センサの
全体構成Zよ、そのゲージ抵抗層の構成を除き、前述し
た従来例と異ならないので、(6)
第1図においては、第3図(a)、(b)と同一もしく
は相当する部分については同一符号を付している。FIGS. 1(a) and 1(b) are diagrams showing one embodiment of the semiconductor pressure sensor of the present invention, FIG. 1(a) is a plan view showing a schematic structure, and FIG. I-I' in figure (a)
It is a sectional view along a line. The overall configuration Z of this semiconductor pressure sensor is the same as the conventional example described above except for the configuration of its gauge resistance layer. Identical or corresponding parts are given the same reference numerals.
上記実施例に係る半導体圧力センサば、圧力センサチッ
プ1と、その台座となる耐熱ガラス2とを備えており、
圧力センサチップ1は(100)面まtコは(110)
面を主表面とする半導体基板3により構成されている。The semiconductor pressure sensor according to the above embodiment includes a pressure sensor chip 1 and a heat-resistant glass 2 serving as its pedestal.
Pressure sensor chip 1 is (100) side and (110) side
It is constituted by a semiconductor substrate 3 having a plane as its main surface.
そして、この半導体基板3には、その裏面鋼に四部4を
間室することによって、薄肉化されたダイヤフラム領域
5が形成されており、このダイヤフラム領域5の主表面
における所定位置には<1”To>方向(第1図では矢
印Aで示す)に沿って形成された4つのイオン注入拡散
ゲージ抵抗層6が配設されている。A thinned diaphragm region 5 is formed in this semiconductor substrate 3 by inserting four parts 4 into the back surface steel, and a predetermined position on the main surface of this diaphragm region 5 is <1" Four ion-implanted diffusion gauge resistance layers 6 formed along the To> direction (indicated by arrow A in FIG. 1) are provided.
このイオン注入拡散ゲージ抵抗H6ば次のような手順で
形成される。まず、半導体基板3、例えばシリコン基板
を酸化雰囲気中で全面酸化する。This ion-implanted diffusion gauge resistor H6 is formed by the following procedure. First, the entire surface of the semiconductor substrate 3, for example a silicon substrate, is oxidized in an oxidizing atmosphere.
続いて、公知のホトリソグラフィー技術を用いてイオン
注入拡散ゲージ抵抗層6部分の窓明けを行う。次に、窓
明けした部分を薄く (約1000λ)(7)
酸化したのち、やはり公知のイオン注入技術により、乙
の薄い酸化膜を通してシリコノ表面にボロンイオンを5
0 keV〜150 keVの加速電圧でイオン注入し
、イオン注入拡散抵抗層6aを形成する。その後、11
00℃前後の熱処理を加え、ボロンの再分布と、ボロノ
イオン注入により乱れた結晶性回復のためのアニール処
理を同時に行った後、再び同一イオン注入拡散ゲージ抵
抗層6部分に窓明けを行い、薄い酸化膜でシリコノ表面
を被膜する。続いて、薄い酸化膜を通しシリコノイオノ
を高い加速電圧で注入する。この結果、薄い酸化膜直下
にはシリコノ結晶がアモルファス化した層(アモルファ
ス化抵抗層という)6bが形成される。高温の熱処理(
1000℃以上)が以後のプロセスで加わらないように
することにより、アモルファス化抵抗層6bをそのまま
の状態で最終工程まで維持することができる。このアモ
ルファス化抵抗層6bは負の温度係数を持つ乙とが分か
っており、その温度係数もボロンイオン注入条件やシリ
コノイオン注入条件を適宜選択するとと(8)
により任意の値に設定することが可能である。したがっ
て、アモルファス化抵抗層6bの下側に配設されたイオ
ン注入拡散抵抗層6aの正の温度係数を打ち消すように
、アモルファス化抵抗層6bの温度係数を設定すること
が可能である。Subsequently, a window is opened in the ion-implanted diffusion gauge resistance layer 6 using a known photolithography technique. Next, after oxidizing the windowed area thinly (approximately 1000λ) (7), 5 boron ions were injected into the silicone surface through the thin oxide film B using known ion implantation technology.
Ion implantation is performed at an accelerating voltage of 0 keV to 150 keV to form an ion implanted diffused resistance layer 6a. After that, 11
After heat treatment at around 00°C and simultaneous annealing treatment for boron redistribution and recovery of crystallinity disturbed by borono ion implantation, a window is opened again in the same ion-implanted diffusion gauge resistance layer 6, and a thin Coat the silicone surface with an oxide film. Next, silicone ion is implanted at a high acceleration voltage through the thin oxide film. As a result, a layer 6b in which silicon crystals are amorphized (referred to as an amorphous resistance layer) is formed directly under the thin oxide film. High temperature heat treatment (
1000° C. or higher) in subsequent processes, it is possible to maintain the amorphized resistance layer 6b as it is until the final process. It is known that this amorphous resistance layer 6b has a negative temperature coefficient, and the temperature coefficient can be set to an arbitrary value by appropriately selecting boron ion implantation conditions and silicone ion implantation conditions according to (8). It is. Therefore, it is possible to set the temperature coefficient of the amorphous resistance layer 6b so as to cancel out the positive temperature coefficient of the ion-implanted diffused resistance layer 6a disposed below the amorphous resistance layer 6b.
この場合の状況を第2図(a)、(b)に示す。The situation in this case is shown in FIGS. 2(a) and 2(b).
イオン注入拡散抵抗層6aの正の温度係数を打ち消すよ
うに、アモルファス化抵抗層6bに負の適当な温度係数
を持たせてイオン注入拡散ゲージ抵抗層6を作成した後
、それぞれのイオン注入拡散ゲージ抵抗H6を相互にコ
ンタクトホール7を介してアルミニウム(Allなどの
配線材料で配線8が行われ、ホイートストンブリッジ
する。After creating the ion implantation diffusion gauge resistance layer 6 by giving the amorphous resistance layer 6b a suitable negative temperature coefficient so as to cancel the positive temperature coefficient of the ion implantation diffusion resistance layer 6a, each ion implantation diffusion gauge A wiring 8 is formed between the resistors H6 through a contact hole 7 using a wiring material such as aluminum (All) to form a Wheatstone bridge.
上記において、シリコンの注入条件は、具体的には加速
電圧1 0 0 〜1 5 0 K e V 、注入量
1014〜1015のオーダであり、また、ボロンイオ
ンとシリコンイオンの温度係数を決めるパラメータは、
注入量とア二一)!,渇度およびアニール時間である。In the above, the silicon implantation conditions are specifically an acceleration voltage of 100 to 150 K e V and an implantation dose of the order of 1014 to 1015, and the parameters that determine the temperature coefficients of boron ions and silicon ions are ,
Injection amount and A21)! , thirst and annealing time.
具体例を示すと、注入量ボロン〜lQI4(9)
シリコン−1014〜IQJ5,アニール温度はボロノ
ル1000ル1100
ロノ数10分である。なお、シリコンはアモルファス化
が目的のため、アニールは行わない。To give a specific example, the implantation amount is boron ~ lQI4 (9) silicon -1014 ~ IQJ5, and the annealing temperature is Boronol 1000 L 1100 Rono number 10 minutes. Note that silicon is not annealed because the purpose is to make it amorphous.
ところで、この半導体圧カセンサにおいてもダイヤフラ
ム領域5に圧力が加わっていない状況のもとで電源電圧
y ccを印加すれば理想的には0である筈のオフセッ
ト電圧■。。がある値をもって現れることは前述した通
りである。しかし、このとき、上記実施例に係る圧力セ
ンサチップ1のグイートフラム領域5には正の温度係数
を持つイオン注入拡散抵抗層6aと負の温度係数を持つ
アモルファス化抵抗層6bの合成抵抗層がイオン注入拡
散ゲージ抵抗層6として形成されており、抵抗値の温度
変化が第5図に実線で示すように点線で示す従来例に比
較しほぼ0になると同時にイオン注入拡散ゲージ抵抗層
6相互の温度特性のバラツキも少なくなる。したがって
、半導体圧力センサにおけるオフセット電圧V。、8の
温度特性、すなわちオフセラ)・ドリフトが第4図の説
明図中Lζおけ(10)
る実線で示すように、従来例のオフセラ1−ドリフトよ
りも変化幅が小さく、シかも、より直線化される。この
よう1こして直線化された半導体圧力センサにおけるオ
フセットドリフトを外部回路によって?lelすること
(よ極めて容易であり、上記実施例に係る半導体圧力セ
ンサを用いて圧力システムを構築した場合には、その精
度を大幅に高めることが可能となる。By the way, even in this semiconductor pressure sensor, if the power supply voltage ycc is applied in a situation where no pressure is applied to the diaphragm region 5, the offset voltage ■ should ideally be 0. . As mentioned above, a certain value appears. However, at this time, the composite resistance layer of the ion-implanted diffused resistance layer 6a with a positive temperature coefficient and the amorphous resistance layer 6b with a negative temperature coefficient is ion-implanted in the Gweetflamm region 5 of the pressure sensor chip 1 according to the above embodiment. The ion-implanted diffusion gauge resistance layer 6 is formed as an ion-implanted diffusion gauge resistance layer 6, and at the same time the temperature change in resistance value becomes almost zero as shown by the solid line in FIG. Variations in characteristics are also reduced. Therefore, the offset voltage V in the semiconductor pressure sensor. . be converted into Is the offset drift in a semiconductor pressure sensor that has been linearized in this way caused by an external circuit? (This is extremely easy to do, and when a pressure system is constructed using the semiconductor pressure sensor according to the above embodiment, its accuracy can be greatly improved.)
なお、上記の説明にわいては、乙の発明をディスクリ−
1・形半導体圧力センサζこ適用しているがこれに限定
される必要はなく、例えば半導体圧力センサとS積回路
とを一体化してなるS種化半導体圧カセンサに対しても
この発明を適用してよいことは言うまでもない。In addition, in the above explanation, Party B's invention is considered to be discrete.
Although the present invention is applied to the 1-type semiconductor pressure sensor ζ, it is not necessary to be limited thereto, and for example, the present invention can also be applied to an S-type semiconductor pressure sensor formed by integrating a semiconductor pressure sensor and an S product circuit. It goes without saying that you can do that.
以上説明したよう(ζ、この発明は、それぞれのイオン
注入拡散ゲー:)抵抗層をイオン注入拡散抵抗層とアモ
ルファス化抵抗層との並列合成抵抗層としたので、アモ
ルファス化抵抗層はその温度係数が負であり、一方、イ
オン注入拡散抵抗層の温111)
度係数は正であるため、互いに相殺し合い、各イオノ注
入拡散層ゲージ抵抗は温度特性がほとんど0に近く、ま
た、直線的になる。さらに、イオン注入拡散ゲージ抵抗
層相互のバラツキも小さいので、オフセットドリフト
直線的になる。したがって、外部回路による補償も容易
となり、総合的にオフセットドリフ1−が非常に小さな
半導体圧力センサが得られろ。As explained above (ζ, in this invention, the resistance layer is a parallel composite resistance layer of the ion implantation diffusion resistance layer and the amorphous resistance layer), so the amorphization resistance layer has a temperature coefficient of is negative, and on the other hand, the temperature coefficient of the ion-implanted diffused resistance layer is positive, so they cancel each other out, and the temperature characteristics of each ion-implanted diffused layer gauge resistance are almost 0 and linear. . Furthermore, since the variation among the ion-implanted diffusion gauge resistance layers is small, the offset drift becomes linear. Therefore, compensation by an external circuit becomes easy, and a semiconductor pressure sensor with a very small offset drift 1- can be obtained overall.
第1図(a)、(b)はこの発明の一実施例を示す図で
、第1図(a)は半導体圧力センサの概略構造を示す平
面図、第1図(b)は、第1図(a)のI−I’線に沿
う断爾図、第2図(aン,(b)は抵抗値が温度変化を
持たなくなる状況を説明する図、第3図(a)、(b)
は従来の半導体圧力センサの概略構造を示す図で、第3
図(a)は平面図、第3図(b)は、第3図(a)のl
[ K’線に沿う断面図、第4図は半導体圧力センサ
のオフセットドリフト
抵抗層の抵抗値の温度特性を示す説明図である。
図において、1は圧力センサチップ、2は耐熱ガラス、
3は半導体基板、4は凹部、5はダイヤフラム領域、6
はイオン注入拡散ゲージ抵抗層、6aはイオン注入拡散
抵抗層、6bはアモルファス化抵抗層、7はコンタクト
、8は配線である。
なお、各図中の同一符号は同一または相当部分を示す。1(a) and 1(b) are diagrams showing one embodiment of the present invention, FIG. 1(a) is a plan view showing the schematic structure of a semiconductor pressure sensor, and FIG. Figure 2 (a) and (b) are diagrams explaining the situation where the resistance value no longer changes with temperature; Figures 3 (a) and (b) )
3 is a diagram showing the schematic structure of a conventional semiconductor pressure sensor.
Figure (a) is a plan view, Figure 3 (b) is the l of Figure 3 (a).
[A sectional view taken along the line K', FIG. 4 is an explanatory diagram showing the temperature characteristics of the resistance value of the offset drift resistance layer of the semiconductor pressure sensor. In the figure, 1 is a pressure sensor chip, 2 is heat-resistant glass,
3 is a semiconductor substrate, 4 is a recess, 5 is a diaphragm region, 6
6 is an ion-implanted diffused gauge resistance layer, 6a is an ion-implanted diffused resistance layer, 6b is an amorphized resistance layer, 7 is a contact, and 8 is a wiring. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
基板の裏面鋼を掘穿して形成されたダイヤフラム領域を
備え、このダイヤフラム領域の主表面側に<1@1@0
>方向に沿って形成された4つのイオン注入拡散ゲージ
抵抗層を配設してなる半導体圧力センサにおいて、前記
それぞれのイオン注入拡散ゲージ抵抗層をイオン注入拡
散抵抗層と、この表面近傍をアモルファス化して前記イ
オン注入拡散抵抗層の正の温度係数を打ち消す負の温度
係数を有するアモルファス化抵抗層との並列合成抵抗層
としたことを特徴とする半導体圧力センサ。A diaphragm region is formed by drilling the back side steel of a semiconductor substrate whose main surface is the (100) or (110) plane, and <1@1@0 on the main surface side of the diaphragm region.
> In a semiconductor pressure sensor including four ion-implanted diffused gauge resistance layers formed along the direction, each of the ion-implanted diffused gauge resistance layers is formed into an ion-implanted diffused resistance layer, and the vicinity of the surface thereof is made amorphous. A semiconductor pressure sensor characterized in that the resistance layer is a parallel composite resistance layer including an amorphized resistance layer having a negative temperature coefficient that cancels a positive temperature coefficient of the ion-implanted diffused resistance layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28691389A JPH03148181A (en) | 1989-11-02 | 1989-11-02 | Semiconductor pressure sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28691389A JPH03148181A (en) | 1989-11-02 | 1989-11-02 | Semiconductor pressure sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03148181A true JPH03148181A (en) | 1991-06-24 |
Family
ID=17710607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28691389A Pending JPH03148181A (en) | 1989-11-02 | 1989-11-02 | Semiconductor pressure sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03148181A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020085490A (en) * | 2018-11-16 | 2020-06-04 | Tdk株式会社 | Strain detection element and dynamic quantity sensor |
-
1989
- 1989-11-02 JP JP28691389A patent/JPH03148181A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020085490A (en) * | 2018-11-16 | 2020-06-04 | Tdk株式会社 | Strain detection element and dynamic quantity sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4495820A (en) | Capacitive pressure sensor | |
US5589810A (en) | Semiconductor pressure sensor and related methodology with polysilicon diaphragm and single-crystal gage elements | |
JPH05283712A (en) | Semiconductor pressure sensor and manufacture thereof | |
US11643324B2 (en) | MEMS sensor | |
JPH0320634A (en) | Pressure sensor | |
DE102007014468A1 (en) | Pressure sensor chip | |
JP4204206B2 (en) | Semiconductor device | |
JPH03148181A (en) | Semiconductor pressure sensor | |
JPS6381867A (en) | Semiconductor diffusion strain gauge | |
EP0127176A2 (en) | Integrated pressure sensor | |
US10454017B2 (en) | Semiconductor pressure sensor | |
JP3116384B2 (en) | Semiconductor strain sensor and manufacturing method thereof | |
JPH05281251A (en) | Acceleration sensor and manufacture thereof | |
JPH03208375A (en) | Semiconductor pressure sensor | |
JPH02130969A (en) | Production of josephson junction | |
Shi et al. | Piezoresistive pressure sensor with monolithically integrated amplifier based on metal-oxide transistors | |
JPH08313380A (en) | Semiconductor strain sensor | |
JP3335810B2 (en) | Semiconductor pressure sensor | |
JPH10163218A (en) | Semiconductor substrate and its manufacture | |
JPH02237166A (en) | Semiconductor pressure sensor | |
JPS61119080A (en) | Manufacture of semiconductor pressure sensor | |
JPH05343705A (en) | Pressure sensor using soi board | |
JPH0234971A (en) | Semiconductor pressure sensor | |
JPS6467975A (en) | Semiconductor device and manufacture thereof | |
JP2748077B2 (en) | Pressure sensor |