JPH03139871A - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH03139871A JPH03139871A JP1278257A JP27825789A JPH03139871A JP H03139871 A JPH03139871 A JP H03139871A JP 1278257 A JP1278257 A JP 1278257A JP 27825789 A JP27825789 A JP 27825789A JP H03139871 A JPH03139871 A JP H03139871A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- substrate
- lead
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 17
- 229910052709 silver Inorganic materials 0.000 abstract description 3
- 239000004332 silver Substances 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 description 7
- 239000002313 adhesive film Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 150000003378 silver Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
Ｕ産業上の利用分野コ
本発明は、半導体素子組立用リードフレームに関するも
のである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a lead frame for assembling semiconductor elements.
［従来の技術］
従来、半導体装置を組み立てるにあたっては、半導体素
子をリードフレームに取り付け、これをパッケージング
するようにしている。[Prior Art] Conventionally, when assembling a semiconductor device, a semiconductor element is attached to a lead frame and then packaged.
このような半導体素子のパッケージングのうち、２５６
にビット以下のメモリー素子をパッケージングする形態
としては、現在、Ｄ Ｉ Ｐ （Ｄｕａｌ Ｉｎ１ｉｎ
ｅ Ｐａｃｋａｇｅ）タイプ及びＳ ＯＪ （Ｓｍａｌ
ｌ ０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）タイプが主流と
なっている。これらのパッケージ構造は、リードフレー
ムのダイパッド部に半導体素子を載せ、このダイパッド
部にほぼ等しい平面内にリードフレームのインナーリー
ドを配置し、半導体素子の電極とインナーリードとを例
えばワイヤボンディング等により電気的に接続した構造
となっている。Of these semiconductor device packaging, 256
DIP (Dual In 1 In 1 In 1
e Package) type and S OJ (Small
l0utline Package) type is the mainstream. In these package structures, a semiconductor element is mounted on a die pad part of a lead frame, inner leads of the lead frame are arranged in a plane approximately equal to this die pad part, and electrodes of the semiconductor element and inner leads are electrically connected by wire bonding or the like. The structure is connected to each other.
［発明が解決しようとする課題］
ところで、近低 半導体素子が高集積化され入出力（Ｉ
ｌｏ）端子の数が増加するにともない、半導体素子のサ
イズが増大している。メモリー素子の集積度が例えばＩ
Ｍバイト以上になってくると、半導体素子のサイズがき
わめて大きくなり、そのためにダイパッドを広げる必要
がある。しかしながら、 リードフレームの製造上、イ
ンナーリードとダイパッドとの間の隙間を小さくするの
には限度があるので、ダイパッドを広げようとしてもイ
ンナーリードの配線の引き廻しが困難になってきて、簡
単にはダイパッドを広げることはできない。[Problem to be solved by the invention] By the way, in the near future, semiconductor devices have become highly integrated, and input/output (I/O)
lo) As the number of terminals increases, the size of semiconductor devices increases. For example, if the integration degree of the memory element is I
When the size of the semiconductor device exceeds M bytes, the size of the semiconductor device becomes extremely large, and therefore the die pad needs to be expanded. However, due to lead frame manufacturing, there is a limit to how small the gap between the inner lead and die pad can be, so even if you try to widen the die pad, it becomes difficult to route the inner lead wiring, so it is difficult to easily route the inner lead wiring. cannot expand the die pad.
また、このような従来のリードフレームを用いて、例え
ば３００ミルのＤＩＰまたはＳＯＪのパッケージ形態を
採用した場合、半導体素子がＩＭバイト以上の大容量メ
モリーになってくると半導体素子サイズが大きくなって
くるため、この半導体素子を除いたパッケージ幅（短辺
）のモールド領域が狭くなってしまう。このようにモー
ルド領域が狭くなると、モールド領域でのリードの引き
廻しが困難になるため、インナーリードを長くすること
はできなく、 リードの抜けや水の侵入に対する信頼性
の低下等の不具合を生じ易くなるという問題が生じる。Furthermore, if a 300 mil DIP or SOJ package is adopted using such a conventional lead frame, the semiconductor element size will increase as the semiconductor element becomes a large capacity memory of IM bytes or more. Therefore, the mold area of the package width (short side) excluding this semiconductor element becomes narrow. When the mold area becomes narrow in this way, it becomes difficult to route the leads in the mold area, making it impossible to lengthen the inner leads, which can lead to problems such as lead slippage and reduced reliability against water intrusion. The problem arises that it becomes easier.
本発明は、このような問題に鑑みてなされたものであっ
て、その目的は、大容量の半導体素子を確実にかつ容易
にパンケージングできるリードフレームを提供すること
である。The present invention has been made in view of these problems, and its purpose is to provide a lead frame that can reliably and easily pancage large-capacity semiconductor elements.
［課題を解決するための手段］
このような課題を解決するために、本発明は、上面に絶
縁体を介して半導体素子が搭載される基板と、一部が前
記半導体素子の下まで延在して基板を固定支持するイン
ナーリードとを備えたダイパッドを有しないリードフレ
ームであって、前記基板はその両面に所定数の配線が設
けられると共に、これらの配線のうち両面間で対応する
配線どうしがスルーホールを介して電気的に接続されて
おり、更に前記基板の下面側に設けられた配線が対応す
る前記インナーリードに直接電気的に接続され、 前記
基板の上面側に設けられた配線が前記半導体素子の電極
に電気的に接続されるようになっていることを特徴とし
ている。[Means for Solving the Problems] In order to solve such problems, the present invention provides a substrate on which a semiconductor element is mounted via an insulator, and a substrate that partially extends below the semiconductor element. A lead frame without a die pad, which is equipped with inner leads for fixedly supporting a substrate, and the substrate is provided with a predetermined number of wirings on both sides, and among these wirings, corresponding wirings between the two sides are connected to each other. are electrically connected to each other via a through hole, further, wiring provided on the lower surface side of the substrate is directly electrically connected to the corresponding inner lead, and wiring provided on the upper surface side of the substrate is electrically connected directly to the corresponding inner lead. It is characterized in that it is electrically connected to the electrode of the semiconductor element.
また本発明は、前記基板下面側の配線とインナーリード
とは、半田付けにより接続されていることを特徴として
いる。Further, the present invention is characterized in that the wiring on the lower surface side of the substrate and the inner lead are connected by soldering.
更に本発明は、前記基板が、ポリイミドまたはガラスエ
ポキシ等の有機絶縁樹脂により形成されていることを特
徴としている。Furthermore, the present invention is characterized in that the substrate is formed of an organic insulating resin such as polyimide or glass epoxy.
［作用コ
このように構成された本発明のリードフレームよれば、
リードフレームに半導体素子を搭載したとき１両面に
導体配線を有する基板が、インナーリードと半導体素子
との間に介在するようになる。[Function] According to the lead frame of the present invention configured in this way,
When a semiconductor element is mounted on a lead frame, a substrate having conductor wiring on one surface is interposed between the inner lead and the semiconductor element.
したがって、基板の下面側の導体配線とインナーリード
とを電気的に直接接続することができるので、インナー
リードを基板の下まで延設することができるようになる
。換言すれば、インナーリードを、半導体素子の大きさ
に影響されず、半導体素子の下まで自由に引き廻すこと
ができる。この結果、インナーリードを長くすることが
できるようになり、 リードの抜は防止及び水の侵入防
止が確実となり、信頼性が向上する。これにより、大容
量の半導体素子を確実にかつ容易にパンケージングでき
るようになる。Therefore, since the conductor wiring on the lower surface side of the substrate and the inner lead can be directly electrically connected, the inner lead can be extended to the bottom of the substrate. In other words, the inner lead can be freely routed under the semiconductor element without being affected by the size of the semiconductor element. As a result, the inner lead can be made longer, ensuring that the lead is not pulled out and water does not enter, improving reliability. This makes it possible to reliably and easily pancage large-capacity semiconductor elements.
また、半導体素子のポンディングパッドの数が変わらな
ければ、それらのパッドの位置が変わったとしても、基
板の導体配線パターンを変えることにより対応できる。Furthermore, as long as the number of bonding pads on the semiconductor element does not change, even if the positions of those pads change, this can be handled by changing the conductor wiring pattern on the substrate.
したがって、 リードフレームのデザインを変えなくて
も、パッド数が同じでパッド位置が異なるような種々の
半導体素子に対し、同じリードフレームを使用すること
ができる。Therefore, the same lead frame can be used for various semiconductor elements having the same number of pads but different pad positions without changing the design of the lead frame.
これにより、 リードフレームに汎用性を持たせること
ができるようになる。This allows the lead frame to have versatility.
［実施例］ 以下１図面を用いて本発明の詳細な説明する。[Example] The present invention will be described in detail below using one drawing.
第１図は、本発明のリードフレームの一実施例が用いら
れている半導体装置を部分的に示す分解斜視図である。FIG. 1 is an exploded perspective view partially showing a semiconductor device in which an embodiment of the lead frame of the present invention is used.
第１図に示すように、半導体装置１は、リードフレーム
２と、このリードフレーム２の上に配設さ江 この実施
例において本発明の基板を構成するフィルム３と、この
フィルム３の上に配設される絶縁体４と、この絶縁体４
の上に配設される半導体素子５とを備えている。As shown in FIG. 1, a semiconductor device 1 includes a lead frame 2, a film 3 disposed on the lead frame 2, a film 3 constituting the substrate of the present invention in this embodiment, and a film 3 disposed on the lead frame 2. The insulator 4 provided and this insulator 4
and a semiconductor element 5 disposed on the semiconductor element 5.
リードフレーム２は、例えば４２アロイまたは銅合金等
の帯状薄板をフォトエツチング法やプレス法など従来の
製造方法で成形されている。そして、このリードフレー
ム２は、例えば第２図に示すように所定数（図では２０
本）のインナーリード２ａ、２ａ、 ・・・とこれら
のインナーリード２ａ。The lead frame 2 is formed from a strip-shaped thin plate made of, for example, 42 alloy or copper alloy by a conventional manufacturing method such as photo-etching or pressing. For example, as shown in FIG. 2, this lead frame 2 has a predetermined number (20 in the figure).
) inner leads 2a, 2a, ... and these inner leads 2a.
２ａ、 ・・・に接続される同数のアウターリード２
ｂ。2a, the same number of outer leads 2 connected to...
b.
２ｂ、 ・・・とを備えている。各インナーリード２
ａ。2b, .... Each inner lead 2
a.
２ａ、 ・・・は、−点鎖線で囲まれている半導体素
子５が占める範囲の内側にまで引き廻されて配設されて
いる。したがって、各インナーリード２ａ。2a, . . . are arranged to extend inside the range occupied by the semiconductor element 5 surrounded by the - dotted chain line. Therefore, each inner lead 2a.
２ａ、 ・・・は半導体素子５の下にまで配置される
ようになる。また、これらのインナーリード２ａの先端
には銀めっきαが施されており、この銀めっきαにより
フィルム３との接続を容易にしている。2a, . . . are arranged even below the semiconductor element 5. Further, the tips of these inner leads 2a are plated with silver α, and this silver plating α facilitates connection with the film 3.
第２図から明らかなように、このリードフレーム２は半
導体素子５を搭載するグイパッドが設けられていないリ
ードフレームとなっている。As is clear from FIG. 2, this lead frame 2 is a lead frame without a pad on which the semiconductor element 5 is mounted.
第３図及び第４図はフィルム３の配線パターンを示す図
である。これらの図に示すように、フィルム３はポリイ
ミドまたはガラスエポキシ等の有機絶縁樹脂からなる基
板３ｄを備え、この基板３ｄの両面に所定数の導体配線
３ａ、３ａ、 ・・・が配設されている。これらの導
体配線３ａは、例えば厚さ５０μｍポリイミド両面銅張
積層板を用い、サブトラクティブ法により形成されてい
る。その形成方法は、まずこの両面銅張積層板に第４図
及び第５図に示すような所定数のスルーホール３ｂ。3 and 4 are diagrams showing the wiring pattern of the film 3. FIG. As shown in these figures, the film 3 includes a substrate 3d made of an organic insulating resin such as polyimide or glass epoxy, and a predetermined number of conductor wirings 3a, 3a, . . . are arranged on both sides of the substrate 3d. There is. These conductor wirings 3a are formed by a subtractive method using, for example, a 50 μm thick polyimide double-sided copper-clad laminate. The method for forming it is as follows: First, a predetermined number of through holes 3b as shown in FIGS. 4 and 5 are formed in this double-sided copper-clad laminate.
３ｂ、 ・・・をあけ、表面活性化処理の後、無電解
鋼めっき、フォトリソグラフィによる製版を行う。3b, . . . are opened, and after surface activation treatment, electroless steel plating and plate making by photolithography are performed.
次に、電解銅めっき及び電解半田めっきを施し、めっき
レジストを剥離した後、エツチング及びヒユージングを
施す。めっき後に、スルーホール３ｂの孔径及び導体配
線３ａの幅は所定寸法（それぞ札 例えばΦ０．４＋ａ
ｍ及び２００μｍ）に設定される。第４図から明らかな
ように、フィルム３の裏面はスルーホール３ｂのランド
のみが形成されている。そして、第５図から明らかなよ
うに、半導体素子５側の導体配線３ａがこのスルーホー
ル３ｂを通ってランドまで延設されている。Next, electrolytic copper plating and electrolytic solder plating are applied, and after peeling off the plating resist, etching and fusing are performed. After plating, the hole diameter of the through hole 3b and the width of the conductor wiring 3a are set to predetermined dimensions (for example, Φ0.4+a
m and 200 μm). As is clear from FIG. 4, only the land of the through hole 3b is formed on the back surface of the film 3. As is clear from FIG. 5, the conductor wiring 3a on the semiconductor element 5 side extends to the land through the through hole 3b.
この工程の後、フィルム３０表面におけるワイヤーボン
ディング用パッド３Ｃには、ニッケルめっきを所定厚さ
（例えば５μｍ）施した後、更に所定厚さ（例えば１μ
ｍ）の金めっきβを施す。After this step, the wire bonding pad 3C on the surface of the film 30 is plated with nickel to a predetermined thickness (for example, 5 μm), and then to a predetermined thickness (for example, 1 μm).
m) Gold plating β is applied.
こうして、両面に導体配線３ａが配設されたフィルム３
が形成される。In this way, the film 3 with conductor wiring 3a arranged on both sides
is formed.
リードフレーム２とフィルム３との接続は、インナーリ
ード２ａ先端の銀めっき部と、フィルム３の裏面におけ
るスルーホールランドとにおいて抵抗加熱溶接法により
行う。The connection between the lead frame 2 and the film 3 is performed at the silver-plated portion at the tip of the inner lead 2a and the through-hole land on the back surface of the film 3 by resistance heating welding.
フィルム３上に配設される絶縁体４は、ポリイミド系の
絶縁両面接着フィルムにより形成され、１、イルム３と
同一の幅で半導体素子のサイズより大きく、かつフィル
ム３表面上のワイヤーボンディング用パッド３Ｃが隠れ
ない程度の長辺方向の長さを有している。そして、絶縁
体４は下面側の絶縁接着フィルムによりフィルム３の上
に固着される。The insulator 4 disposed on the film 3 is formed of a polyimide-based insulating double-sided adhesive film, and has the same width as the ilm 3 and larger than the size of the semiconductor element, and has wire bonding pads on the surface of the film 3. The length in the long side direction is such that 3C is not hidden. Then, the insulator 4 is fixed onto the film 3 by the insulating adhesive film on the lower surface side.
さらに、絶縁体４の上面側の絶縁接着フィルム上に半導
体素子５が載せら札 この半導体素子５は接着フィルム
の接着力で絶縁体４上に固定される。こうして、第５図
に示すようにリードフレーム２、フィルム３、絶縁体４
及び半導体素子５の積層構造が得られる。なお、絶縁体
４としてはエポキシやポリイミド系の絶縁ペーストを用
いても同様の効果が得られる。Furthermore, a semiconductor element 5 is mounted on the insulating adhesive film on the upper surface side of the insulator 4. The semiconductor element 5 is fixed onto the insulator 4 by the adhesive force of the adhesive film. In this way, as shown in FIG. 5, the lead frame 2, film 3, insulator 4
A laminated structure of semiconductor elements 5 is obtained. Note that the same effect can be obtained by using an epoxy or polyimide-based insulating paste as the insulator 4.
次に、第５図に示すように半導体素子５のポンディング
パッド５ａとフィルム３表面上のワイヤーボンディング
用パッド３Ｃとが、例えば金ワイヤ−６のボンディング
により電気的に接続される。Next, as shown in FIG. 5, the bonding pad 5a of the semiconductor element 5 and the wire bonding pad 3C on the surface of the film 3 are electrically connected, for example, by bonding with a gold wire 6.
金ワイヤ−６の代わりに、他のワイヤーを用いてもよい
ことは言うまでもない。It goes without saying that other wires may be used instead of the gold wire 6.
このように構成された半導体装置１においては。In the semiconductor device 1 configured in this way.
半導体素子５から出力された信号は、ポンディングパッ
ド５ａ及びワイヤー６を介してフィルム３の導体配線３
ａに送らね 更に導体配線３ａからスルーホール３ｂ及
び半田付けにより、半導体素子５の下に延在しているリ
ードフレーム２に伝えられるようになる。The signal output from the semiconductor element 5 is transmitted to the conductor wiring 3 of the film 3 via the bonding pad 5a and the wire 6.
Furthermore, the conductor wiring 3a can be transmitted to the lead frame 2 extending below the semiconductor element 5 through the through hole 3b and soldering.
このように、両面に導体配線３ａが施されたフィルム３
を有するリードフレーム２においては、半導体素子５の
大きさに左右されることなく、インナーリード２ａの抜
けや水分の侵入を効果的に防止できるようになる。In this way, the film 3 with conductor wiring 3a on both sides
In the lead frame 2 having the above structure, it becomes possible to effectively prevent the inner leads 2a from falling out and moisture from entering, regardless of the size of the semiconductor element 5.
また、半導体素子５のポンディングパッド５ａの数が等
しいチップであれば、チップの位置が変わっても絶縁フ
ィルム３における導体配線３ａのパターンを変えること
により、インナーリード２ａのデザインを変える必要が
なくなる。これにより、 リードフレーム２に汎用性を
もたせることができるようになる。Furthermore, if the number of bonding pads 5a of the semiconductor element 5 is the same, even if the position of the chip changes, there is no need to change the design of the inner leads 2a by changing the pattern of the conductor wiring 3a in the insulating film 3. . This allows the lead frame 2 to have versatility.
［発明の効果］
以上の説明から明らかなように、本発明のり−ドフレー
ムによれば、半導体素子の電極とインナーリードとを電
気的に接続する導体配線を両面に形成した絶縁基板を設
けているので、インナーリードを半導体素子の下まで有
効に引き廻すことができるようになる。したがって、
リードフレームの設計自由度が増大し、半導体素子の高
集積化及び多ピン化に確実に対応することができるよう
になる。[Effects of the Invention] As is clear from the above description, according to the board frame of the present invention, an insulating substrate is provided with conductor wiring formed on both surfaces to electrically connect the electrodes of the semiconductor element and the inner leads. Therefore, the inner lead can be effectively routed to the bottom of the semiconductor element. therefore,
The degree of freedom in designing the lead frame increases, and it becomes possible to reliably respond to higher integration and increased number of pins of semiconductor devices.
またインナーリードを長く形成することができるので、
リードの抜は防止や耐湿性等の信頼性が向上する。した
がって、本発明のリードフレームを用いれば、大容量の
半導体素子を確実にかつ容易にパッケージングできるよ
うになる。Also, since the inner lead can be made longer,
Reliability such as prevention of lead removal and moisture resistance is improved. Therefore, by using the lead frame of the present invention, a large capacity semiconductor element can be packaged reliably and easily.
更に基板上の導体配線パターンを自由に変えられるため
、半導体素子のポンディングパッド数が等しければリー
ドフレームのデザインを変える必要がなく、 リードフ
レームに汎用性を持たすことができる。Furthermore, since the conductor wiring pattern on the board can be changed freely, there is no need to change the design of the lead frame as long as the number of bonding pads on the semiconductor elements is the same, making the lead frame more versatile.
第１図は本発明に係るリードフレームの一実施例を用い
た半導体装置を部分的に示す分解斜視図、第２図はリー
ドフレームの一例を示す平面図、第３図は両面フィルム
導体配線を有する絶縁フィルムの表面における配線パタ
ーンの平面図、第４図はその絶縁フィルムの裏面の平面
図、第５図はこの半導体装置の部分断面図である。
１・・・半導体装置、２・・・リードフレーム、２ａ・
・・インナーリード、２ｂ・・・インナーリード、３・
・・絶縁フィルム、３ａ・・・導体配線、３ｂ・・・ス
ルーホール、３Ｃ・・・ワイヤーボンディング用パッド
、３ｄ・・・基板、４・・・絶縁化 ５・・・半導体素
子、５ａ・・・ポンディングパッドFIG. 1 is an exploded perspective view partially showing a semiconductor device using an embodiment of the lead frame according to the present invention, FIG. 2 is a plan view showing an example of the lead frame, and FIG. 3 is a double-sided film conductor wiring. FIG. 4 is a plan view of the wiring pattern on the front surface of the insulating film, FIG. 4 is a plan view of the back surface of the insulating film, and FIG. 5 is a partial sectional view of this semiconductor device. 1... Semiconductor device, 2... Lead frame, 2a.
...Inner lead, 2b...Inner lead, 3.
...Insulating film, 3a...Conductor wiring, 3b...Through hole, 3C...Wire bonding pad, 3d...Substrate, 4...Insulation 5...Semiconductor element, 5a...・Pounding pad
Claims (3)
板と、一部が前記半導体素子の下まで延在して基板を固
定支持するインナーリードとを備えたダイパッドを有し
ないリードフレームであって、前記基板はその両面に所
定数の配線が設けられると共に、これらの配線のうち両
面間で対応する配線どうしがスルーホールを介して電気
的に接続されており、更に前記基板の下面側に設けられ
た配線が対応する前記インナーリードに直接電気的に接
続され、前記基板の上面側に設けられた配線が前記半導
体素子の電極に電気的に接続されるようになっているこ
とを特徴とするリードフレーム。(1) A lead frame without a die pad that includes a substrate on which a semiconductor element is mounted on the upper surface via an insulator, and inner leads that partially extend below the semiconductor element and fixedly support the substrate. The board is provided with a predetermined number of wires on both sides thereof, and among these wires, corresponding wires on both sides are electrically connected to each other via through holes. The wiring provided on the top surface of the substrate is directly electrically connected to the corresponding inner lead, and the wiring provided on the upper surface of the substrate is electrically connected to the electrode of the semiconductor element. lead frame.
田付けにより接続されていることを特徴とする請求項１
記載のリードフレーム。(2) Claim 1 characterized in that the wiring on the lower surface side of the substrate and the inner lead are connected by soldering.
Lead frame listed.
の有機絶縁樹脂により形成されていることを特徴とする
請求項１または２記載のリードフレーム。(3) The lead frame according to claim 1 or 2, wherein the substrate is formed of an organic insulating resin such as polyimide or glass epoxy.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278257A JPH03139871A (en) | 1989-10-25 | 1989-10-25 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278257A JPH03139871A (en) | 1989-10-25 | 1989-10-25 | Lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03139871A true JPH03139871A (en) | 1991-06-14 |
Family
ID=17594815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1278257A Pending JPH03139871A (en) | 1989-10-25 | 1989-10-25 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03139871A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4234700A1 (en) * | 1991-10-15 | 1993-05-19 | Gold Star Electronics | Compact SOJ semiconductor module with coupling frame - has semiconductor chip with contact points connectable to inner frame terminals. |
-
1989
- 1989-10-25 JP JP1278257A patent/JPH03139871A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4234700A1 (en) * | 1991-10-15 | 1993-05-19 | Gold Star Electronics | Compact SOJ semiconductor module with coupling frame - has semiconductor chip with contact points connectable to inner frame terminals. |
| DE4234700B4 (en) * | 1991-10-15 | 2007-10-18 | Goldstar Electron Co., Ltd., Cheongju | Housed semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010086B1 (en) | Semiconductor integrated circuit device | |
| KR100277308B1 (en) | Semiconductor device | |
| KR970008356B1 (en) | Semiconductor device | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| KR0127678B1 (en) | Semiconductor device and the manufacture thereof | |
| JP2010165992A (en) | Semiconductor device and method for manufacturing the same | |
| JP3437477B2 (en) | Wiring board and semiconductor device | |
| JP3660663B2 (en) | Chip package manufacturing method | |
| KR100679470B1 (en) | Lead frame and production method thereof, and semiconductor device and fabrication method thereof | |
| JP2803656B2 (en) | Semiconductor device | |
| KR100774894B1 (en) | Semiconductor device | |
| JPH0324753A (en) | Package for semiconductor device | |
| JPH03139871A (en) | Lead frame | |
| JPH06112395A (en) | Hybrid integrated circuit device | |
| JPH0547836A (en) | Mounting structure of semiconductor device | |
| KR102345061B1 (en) | Semiconductor package | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| JPS58134450A (en) | Semiconductor device and manufacture thereof | |
| KR200179418Y1 (en) | Semiconductor package | |
| JP2784209B2 (en) | Semiconductor device | |
| JP2000200848A (en) | Electronic component mounting circuit board and semiconductor device | |
| JPH11102991A (en) | Semiconductor element mounting frame | |
| JPS6329566A (en) | Semiconductor device | |
| JP2531126B2 (en) | Semiconductor device | |
| JPH0685102A (en) | Semiconductor integrated circuit device |