JPH03136507A - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JPH03136507A JPH03136507A JP1276927A JP27692789A JPH03136507A JP H03136507 A JPH03136507 A JP H03136507A JP 1276927 A JP1276927 A JP 1276927A JP 27692789 A JP27692789 A JP 27692789A JP H03136507 A JPH03136507 A JP H03136507A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- pnp
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 abstract description 5
- 230000003321 amplification Effects 0.000 description 16
- 238000003199 nucleic acid amplification method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003503 early effect Effects 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電流ミラー回路に関し、特に入出力間の電流比
の精度を改善した複合電流ミラー回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a current mirror circuit, and more particularly to a composite current mirror circuit that improves the accuracy of the current ratio between input and output.
従来の電流ミラー回路の一例を第４図に示す。 An example of a conventional current mirror circuit is shown in FIG.
第４図において、ｐｎｐ型トシトランジスタフのエミッ
タを互いに接続し、その共通点が電流供給源ｌに接続さ
れ、ｐｎｐ型トシトランジスタフースとコレクタとをシ
ョートした交点の一つは電流入力端子２へ、もう一つは
ｐｎｐ型トランジスタ８のベースに接続されている。ま
たｐｎｐ型トランジスタ８のコレクタは、電流出力端子
３へ接続されている。In FIG. 4, the emitters of the pnp type transistors are connected to each other, their common point is connected to the current supply source 1, and one of the intersections where the pnp type transistors and the collectors are shorted is connected to the current input terminal 2. , and the other one is connected to the base of the pnp transistor 8. Further, the collector of the pnp transistor 8 is connected to the current output terminal 3.
ここで、ｐｎｐ型トシトランジスタフのエミッタ電流を
ＩＥＴ−４１１ｉｌｌ−４１ベース電流を１．□−４゜
ｌｏ−１と定義する。さらに、ｐｎｐ型トシトランジス
タフの電流増幅率ｈＦＥ？−４＊ ｈＦｌ！ｌ−４が
等しいとすると、次式となる。Here, the emitter current of the pnp type transistor is set to 1. Define as □−4°lo−1. Furthermore, the current amplification factor hFE of the pnp type transistor? -4*hFl! Assuming that l-4 is equal, the following equation is obtained.
Ｉ Ｅｔ−４＝ Ｉ １ｓ−４・−（１）ｌ Ｉ１７−
４−Ｉ ８ｍ−４・・・ （２）ｈ ＦＥ７−４
” ｈ ＦＥＩＩ−４・・・ （３）電流入力端子２
．電流出力端子３に流れる電流を各々１２−４＋１３−
４ と定義する。I Et-4= I 1s-4・-(1)l I17-
4-I 8m-4... (2)h FE7-4
" h FEII-4... (3) Current input terminal 2
．． The current flowing to the current output terminal 3 is 12-4+13- respectively.
Define 4.
Ｌ−４＝ Ｌｔ−＜＋ｌ１１７−４ ・・
・ （４）１６＜ ＝ Ｉ Ｅａ＝ １ ！＋８−４
・・・ （５）前記（１）、 （２）式
より、前記（５）式は、次式となる。L-4=Lt-<+l117-4...
・(4)16<=I Ea=1! +8-4
... (5) From the above equations (1) and (2), the above equation (5) becomes the following equation.
Ｉ コー４＝ Ｉ Ｅｔ−４１Ｂ１−４
・・・ （６）ここで、
ｐｎｐ型トシトランジスタフース電流Ｉｍｔ−ａは、次
のように表わせる。I Cor4= I Et-41B1-4
... (6) Here,
The pnp type toshi transistor fooss current Imt-a can be expressed as follows.
通常、ｈＰＥｆｆ−４＞＞ｌであるので、前記（７）式
よりわかる様に、ｐｎｐ型トシトランジスタフース電流
Ｌｔ−４は無視することができる。故に前記（４）。Normally, hPEff-4>>l, so as can be seen from equation (7) above, the pnp type tosi transistor foos current Lt-4 can be ignored. Therefore, (4) above.
（６）式は、次式となる。Equation (6) becomes the following equation.
■２−４″”１ｒ３−４ ・・
・ （８）即ち、入出力電流が等しくなる。■2-4″”1r3-4...
- (8) That is, the input and output currents become equal.
従来の電流ミラー回路のもう一例を第５図に示す。第５
図において、ｐｎｐ型トシトランジスタフのエミッタを
互いに接続し、その共通点が電流供給源１に接続され、
このトランジスタ７．８の互いのベースにｐｎｐ型トラ
ンジスタＩ４のエミッタが接続されている。ｐｎｐ型ト
ランジスタ１４のベースとｐｎｐ型トシトランジスタフ
レクタは、互いに電流入力端子２へ接続されている。Another example of a conventional current mirror circuit is shown in FIG. Fifth
In the figure, the emitters of pnp type transistors are connected to each other, and their common point is connected to a current supply source 1,
The emitters of a pnp transistor I4 are connected to the bases of these transistors 7 and 8. The base of the pnp type transistor 14 and the pnp type toshi transistor reflector are connected to each other to the current input terminal 2.
ＰｎＰ型トランジスタ８のコレクタは電流出力端子３へ
接続され、ｐｎｐ型トランジスタ１４のコレクタは接地
されている。The collector of the PnP transistor 8 is connected to the current output terminal 3, and the collector of the PnP transistor 14 is grounded.
ここで、ｐｎｐ型トシトランジスタフのエミッタ電流を
ｒ ｔｔ−ｓ＋ Ｉ １ｓ−ｓ、ベース電流を１１−
６゜１１８−５と定義する。さらにｐｎｐ型トシトラン
ジスタフの電流増幅率ｈ ＦＥ７−５ 、 ｈ ＦＥ
８−５が等しいとすると、次式となる。Here, the emitter current of the pnp type transistor is r tt-s+ I 1s-s, and the base current is 11-
It is defined as 6°118-5. Furthermore, the current amplification factor h FE7-5 of the pnp type transistor, h FE
Assuming that 8-5 are equal, the following equation is obtained.
Ｉ １ｔ−ｓ ＝ １ ＋、＋−ｓ
・・・ （９）１１ｔ−５＝ Ｉ ｍ５−ｓ
−（１０）ｈ ＦＥ、４ ” ｈ Ｆ
ＥＩＩ−５・・・ （１１）電流入力端子２．電流出力
端子３に流れる電流を各々ｌ２−ｓ 、１３−５ 、
ｐｎｐ型トランジスタ１４の電流増幅率をｈ ＦＥ
＋ ４−５と定義する。I 1t-s = 1 +, +-s
... (9) 11t-5=I m5-s
-(10) h FE, 4 ” h F
EII-5... (11) Current input terminal 2. The currents flowing to the current output terminal 3 are respectively l2-s, 13-5,
The current amplification factor of the pnp transistor 14 is h FE
Defined as +4-5.
（Ｌｔ−ｓ＋Ｉｎ５−ｓ） ・（１２）前記００
式より、前記Ｕ式は、次式となる。(Lt-s+In5-s) (12) 00 above
From the equation, the U equation becomes the following equation.
１３−ｓ ” ＩＥ＠−ｓ Ｉ＋ｓ−ｓ
６°−（１４）前記（９）、α１式より、前記００式
は、次式となる。13-s ” IE@-s I+s-s
6°-(14) From the above (9) and α1 equation, the above equation 00 becomes the following equation.
Ｉ３−３ ＝ ｌｉｔ〜Ｓ Ｉｌ’ｌ−５・・・ （
１５）ここで、ｐｎｐ型トシトランジスタフース電流ｒ
ｍｉ−ｓは、次のように表わせる。I3-3 = lit~S Il'l-5... (
15) Here, pnp type toshi transistor Fooss current r
mi-s can be expressed as follows.
通常、ｈ ｒｔｔ−ｓ ＞ ＞ ｌであるので、前記０
０式よりわかる様に、ｐｎｐ型トシトランジスタフース
電流１ａフ−ｓは無視することができる。故に、前記Ｑ
３１，０９式から、次式となる。Usually, since hrtt-s>>l, the above 0
As can be seen from Equation 0, the pnp type transistor Foos current 1a foos can be ignored. Therefore, the above Q
From formula 31,09, the following formula is obtained.
Ｉ２−５ ＝ １３−ｓ −（
１７）即ち、入出力電流が、従来例の第４図と同様に等
しくなる。I2-5 = 13-s -(
17) That is, the input and output currents become equal as in the conventional example shown in FIG.
前述した従来の電流ミラー回路の一例を示す第４図は、
ｐｎｐ型トシトランジスタフ０ベース電流、電流増幅率
ｈＦｔの低下により無視できない時、前記（３）、 （
５）式よりわかる様に、電流入力端子２および電流出力
端子３に流れる電流Ｉ２−４＋ Ｉ３−４は等しくな
らず、次式のように、誤差が生じるという欠点がある。FIG. 4 shows an example of the conventional current mirror circuit mentioned above.
When the pnp type toshiba transistor f0 base current and the current amplification factor hFt cannot be ignored due to a decrease in the current amplification factor hFt, (3), (
As can be seen from equation 5), the currents I2-4+I3-4 flowing through the current input terminal 2 and the current output terminal 3 are not equal, and there is a drawback that an error occurs as shown in the following equation.
Ｉ ２−４１３−４ ＝ ２ Ｉ ａｔ−＜
・・・ （１８）次に、前述した従来の電流ミラー回
路のもう一例を示す第５図は、第４図の欠点があるｐｎ
ｐ型トシトランジスタフのベース電流が、ｐｎｐ型トラ
ンジスタ１４により吸収される。前記０Ｊ、０ω式より
、次式となる。I 2-413-4 = 2 I at-<
(18) Next, FIG. 5, which shows another example of the conventional current mirror circuit mentioned above, shows a pn circuit that has the drawbacks of FIG.
The base current of the p-type transistor is absorbed by the pnp-type transistor 14. From the above 0J and 0ω equations, the following equation is obtained.
（２■１ｔ−ｓ） ・・・ （１９）前記α０式、
Ｑ９）式の誤差を比較すると、前記αつ式の結果〔ｈ□
１４−５＞＞１：Ｉなので、ベース電流の影響は軽減さ
れている。(2■1t-s) ... (19) The above α0 formula,
Q9) Comparing the errors of formulas, the results of the α formulas [h□
14-5>>1:I, so the influence of the base current is reduced.
しかし、電流出力端子３の電位が通常電流入力端子２の
電位と同一にならないので、ｐｎｐ型トシトランジスタ
フのコレクタ・エミッタ間電圧ＶＣＥｆｆ−５＋ ｖｏ
ｔｓ−ｓがそれぞれ異なる。この結果、アーリー効果に
より、同一のトランジスタのベース・エミッタ間電圧Ｖ
ＩＩＥに対し、コレクタ電流が異なる。However, since the potential of the current output terminal 3 is not normally the same as the potential of the current input terminal 2, the collector-emitter voltage VCEff-5+ vo of the pnp type transistor
ts−s are different from each other. As a result, due to the Early effect, the base-emitter voltage V of the same transistor
For IIE, the collector current is different.
また、電流出力端子３には、通常負荷回路が接続され、
電流入力端子２に流れる交流電流や負荷の状態によって
は、出力端子３の電位が交流的に変動する場合が多いの
で、厳密にトランジスタのコレクタ・エミッタ間電圧Ｖ
ｅｔを合わせて、電流比の精度を確保することは難しい
という欠点がある。In addition, a normal load circuit is connected to the current output terminal 3,
Depending on the AC current flowing through the current input terminal 2 and the load condition, the potential at the output terminal 3 often fluctuates in an AC manner, so strictly speaking, the collector-emitter voltage V of the transistor
There is a drawback that it is difficult to ensure accuracy of the current ratio by combining et.
本発明の目的は、前記欠点が解決され、入力電流と出力
電流とが常に等しくなるように、特にベース電流に影響
されず、高精度を保つようにした電流ミラー回路を提供
することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a current mirror circuit which overcomes the above-mentioned drawbacks and maintains high accuracy so that the input current and the output current are always equal, particularly without being influenced by the base current.
本発明の電流ミラー回路の構成は、ベースおよびエミッ
タを各々互いに接続して、その共通エミッタを電流供給
源とした第１のトランジスタおよび第２のトランジスタ
と、前記共通ベースに共通端子を接続してなる電流ミラ
ー回路と、電流ミラー回路の入力端子にコレクタを出力
端子にベースを接続した第３のトランジスタとを備え、
第１のトランジスタのコレクタと第３のトランジスタの
エミッタとの接続点を電離を入力端子とし、第２のトラ
ンジスタのコレクタと第３のトランジスタのベースの接
続点を電流出力端子に接続したことを特徴とする。The configuration of the current mirror circuit of the present invention includes a first transistor and a second transistor whose bases and emitters are connected to each other, whose common emitters are used as a current supply source, and whose common terminals are connected to the common base. a third transistor whose collector is connected to the input terminal of the current mirror circuit and whose base is connected to the output terminal of the current mirror circuit;
The connection point between the collector of the first transistor and the emitter of the third transistor is connected to the ionization input terminal, and the connection point between the collector of the second transistor and the base of the third transistor is connected to the current output terminal. shall be.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の電流ミラー回路を示す回路
図第２図・第３図は第１図の具体例を示す回路図である
。FIG. 1 is a circuit diagram showing a current mirror circuit according to an embodiment of the present invention. FIGS. 2 and 3 are circuit diagrams showing a specific example of FIG. 1.
第１図において、本実施例の複合電流ミラー回路は、ｐ
ｎｐ型トシトランジスタフのベースが共通で、そこから
電流ミラー回路本体１７の共通端子４に接続され、ｐｎ
ｐ型トシトランジスタフのエミッタを互いに接続した交
点が、電流供給源１へ接続されている。電流ミラー回路
本体１７の入力端子５は、ｎｐｎ型トランジスタ９のコ
レクタへ接続され、電流ミラー回路本体１７の出力端子
６は、ｎｐｎ型トランジスタ９のベースとｐｎｐ型トラ
ンジスタ８のコレクタとに接続して、その交点から電流
出力端子３へ接続されている。ｎｐｎ型トランジスタ９
のエミッタは、ｐｎｐ型トシトランジスタフレクタに接
続して、その交点から電流入力端子２へ接続されている
。ｐｎｐ型トシトランジスタフのエミッタ電流を各々Ｉ
ｔｔ−ＩｎＩＥ８−１、ベース電流を各々ＩＢｆｆ−１
＋ ｌＢ１１−１＋ ｎｐｎ型トランジスタ９のコ
レクタおよびエミッタ電流をＴｅ３−１１ １Ｅ９−１
、ｐｎｐ型トシトランジスタフの電流増幅率をｈＦＥ’
ｒ−１＋ ｈＦ！８−１ ｒ ｎｐｎ型トランジス
タ９の電流増幅率をｈＦＥ９−１＋ 電流ミラー回路本
体１７の入力端子５．出力端子６に流れる電流を各々Ｉ
Ｓ−１＋ Ｉ５−１ ＋電流入力端子２゜電流出力
端子３に流れる電流を各々１２−１ ＋ １３−１と
定義する。In FIG. 1, the composite current mirror circuit of this embodiment has p
The bases of the np type transistors are common, and are connected from there to the common terminal 4 of the current mirror circuit main body 17, and the pn
An intersection point where the emitters of the p-type transistors are connected to each other is connected to a current supply source 1. The input terminal 5 of the current mirror circuit body 17 is connected to the collector of the npn type transistor 9, and the output terminal 6 of the current mirror circuit body 17 is connected to the base of the npn type transistor 9 and the collector of the pnp type transistor 8. , are connected to the current output terminal 3 from their intersection. npn type transistor 9
The emitter of is connected to a pnp type transistor reflector, and the intersection thereof is connected to a current input terminal 2. The emitter current of each pnp type transistor is I
tt-InIE8-1, each base current is IBff-1
+ lB11-1+ Collector and emitter current of npn transistor 9 Te3-11 1E9-1
, the current amplification factor of the pnp type transistor is hFE'
r-1+hF! 8-1 r The current amplification factor of the npn transistor 9 is hFE9-1+ Input terminal 5 of the current mirror circuit main body 17. The current flowing to the output terminal 6 is
The currents flowing through S-1 + I5-1 + current input terminal 2 and current output terminal 3 are defined as 12-1 + 13-1, respectively.
ここで、電流供給源１から一定の電流が供給され、かつ
ｐｎｐ型トシトランジスタフの電流増幅率が等しく、電
流ミラー回路本体１７の入力端子５と出力端子６とに流
れる電流比を１＝１とすると、次式が得られる。Here, a constant current is supplied from the current supply source 1, the current amplification factors of the pnp type transistors are equal, and the current ratio flowing between the input terminal 5 and the output terminal 6 of the current mirror circuit main body 17 is set to 1=1. Then, the following formula is obtained.
Ｉｔｑ−＋＝ ＩＥＩ−＋ ・・
・ （２０）Ｉ １４−１ ＝１１１１１−１
・・・ （２１）ｈＦｔｌ−１” ｈＦ
ｔｌ−１・・・ （２２）Ｉｓ−１＝１−６−１
・・・ （２３）ここで、電流ミラー
回路１７の共通端子４に流れる電流をＩ４−１とすると
、次式が得られる。Itq−+= IEI−+ ・・
・ (20) I 14-1 = 11111-1
... (21) hFtl-1"hF
tl-1... (22) Is-1=1-6-1
(23) Here, if the current flowing through the common terminal 4 of the current mirror circuit 17 is I4-1, the following equation is obtained.
１４−１ ＝ Ｉ ａｔ−＋＋ Ｉ＋ｓ−＋
・・・ （２４）前記（２１）より、前記（２４）
式は、次式となる。14-1 = I at-++ I+s-+
... (24) From the above (21), the above (24)
The formula is as follows.
Ｉｓ−＋＝２１ｍフー１
・・・ （２５）ｎｐｎ型トラン
ジスタ９のコレクタ電流Ｉｃ５−＋は、次式となる。Is-+=21m fu 1
(25) The collector current Ic5-+ of the npn transistor 9 is expressed by the following formula.
２ 前記（２５）式より、前記（２６）式は、次式となる。2 From the above equation (25), the above equation (26) becomes the following equation.
Ｉ ａｓ−＋ ＝ Ｉ ｍｔ−３−（２７）ｐｎｐ型ト
テトランジスタフレクタ電流ＩＣ’＋４、ｎｐｎ型トラ
ンジスタ９のエミッタ電流をＩＥＩ−１とすると、次式
が得られる。I as-+ = I mt-3- (27) When the pnp transistor reflector current IC'+4 and the emitter current of the npn transistor 9 are IEI-1, the following equation is obtained.
Ｉｃｑ−＋＝Ｉｔ、−＋ １ｉｔ−、＋
−（２８）前記（２７）式より、前記（２９）式は、
次式となる。Icq-+=It,-+ 1it-,+
-(28) From the above equation (27), the above equation (29) is
The following formula is obtained.
また、電流入力端子２に流れる電流Ｉ２−１は、次式と
なる。Further, the current I2-1 flowing through the current input terminal 2 is expressed by the following equation.
１２−１ ＝ Ｉ ｃｔ−＋ ＋ Ｉ Ｅｌ−１−（３
１）前記（２８）、 （３０）式より、前記（３１）式
は、次式となる。12-1 = I ct-+ + I El-1-(3
1) From the above equations (28) and (30), the above equation (31) becomes the following equation.
一方、電流出力端子３に流れる電流をＩ、−１は、次式
となる。On the other hand, the current flowing through the current output terminal 3, I, -1, is expressed by the following equation.
Ｉｓ−＋＝２Ｉｔｔ−＋ １２−１ ・・
・ （３３）前記（３２）式より、前記（３３）式は、
次式となる。Is-+=2Itt-+ 12-1 ・・
・ (33) From the above equation (32), the above equation (33) is
The following formula is obtained.
さらに、電流入力端子２と電流出力端子３に流れる電流
差は、前記（３２）、 （３４）式より、次式となる。Furthermore, the difference in current flowing between the current input terminal 2 and the current output terminal 3 is determined by the following equation from equations (32) and (34).
Ｃｈｅｗｓ−＋ ＞＞１）であることより、従来例の第
５図で述べたように、ベース電流の影響を軽減する効果
がある。また、ｐｎｐ型トテトランジスタフのコレクタ
・エミッタ間電圧をＶＣＩＥ？−１＊ ｖＣＥ□１、
ｎＰｎ型トランジスタ９のベース・エミッタ間をｖｍ＠
ｓ−＋ とすると、次式が成り立つ。Chews-+>>1), as described in FIG. 5 of the conventional example, there is an effect of reducing the influence of the base current. Also, the voltage between the collector and emitter of the pnp type transistor is VCIE? −1*vCE□1,
vm@ between the base and emitter of the nPn type transistor 9
s-+, the following formula holds true.
Ｖｃｔ７−ｒ ＝Ｖｃｔ＠−＋ ”、 Ｖ！ｌ！！−１
−（３６）すなわち、入力電流または負荷状態によって
、出力端子電位が変動しても、ＶＣＥｆｆ−１とＶＣＥ
Ｉ−１との間の関係を一定に保たせる効果がある。Vct7-r =Vct@-+ ”, V!l!!-1
-(36) In other words, even if the output terminal potential changes depending on the input current or load condition, VCEff-1 and VCE
This has the effect of keeping the relationship with I-1 constant.
次に、実際電流ミラー回路１７の電流比が正確には１：
１でない場合について、以下の２つの具体例により説明
する。Next, the current ratio of the actual current mirror circuit 17 is exactly 1:
The case where it is not 1 will be explained using the following two specific examples.
第１図の複合電流ミラー回路、の−具体例である第２図
の回路は、ｐｎｐ型トテトランジスタフのベースが共通
で、そこからｐｎｐ型トランジスタ１０．１１のエミッ
タが互いに接続され、ｐｎｐ型トテトランジスタフミッ
タは、抵抗１５を介して、電流供給源１へ、またｐｎｐ
型トランジスタ８のエミッタは、抵抗１６を介して、電
流供給源１へ接続されている。ｐｎｐ型トランジスタ１
０のコレクタとベースがショートし、その交点の一つは
ｐｎｐ型トランジスタ１１のベースへ、もう一つはｎｐ
ｎ型トランジスタ９のコレクタへ接続され、同トランジ
スタ９のエミッタはｐｎｐ型トテトランジスタフレクタ
と電流入力端子２に接続し、そこから電流源１８が接続
されている。またｎｐｎ型トランジスタ９のベースはｐ
ｎｐ型トランジスタ８，１１の各々のコレクタと電流出
力端子３とに接続し、そこから負荷回路１９が接続され
ている。The circuit shown in FIG. 2, which is a specific example of the composite current mirror circuit shown in FIG. The tote transistor humitter is connected to the current supply source 1 through the resistor 15 and to the pnp
The emitter of the type transistor 8 is connected to the current supply source 1 via a resistor 16. pnp transistor 1
The collector and base of 0 are short-circuited, one of the intersections goes to the base of the pnp transistor 11, and the other goes to the np
It is connected to the collector of an n-type transistor 9, and the emitter of the same transistor 9 is connected to a pnp-type tote transistor reflector and a current input terminal 2, from which a current source 18 is connected. Also, the base of the npn type transistor 9 is p
It is connected to the collector of each of the np type transistors 8 and 11 and the current output terminal 3, and a load circuit 19 is connected therefrom.
ここで、ｐｎｐ型トテトランジスタフのエミッタ電流を
各々Ｉ Ｅｆｆ−１１Ｅｌ−２１ベース電流を各々Ｉ
ＩＴ−２１Ｉ ｌ１ｌ−１ｎ ｐｎ型トランジスタ９の
コレクタおよびエミッタ電流を工。！−２１１Ｅｓ−ｚ
、ｐｎｐ型トランジスタ？、８，１０．１１の電流増幅
率をｈｐｉｔ−２＋ｈＦΣＩｆ−２ｒ ｈＦＥＩ（１
−２・ ｈＦＥｌｌ−２・ｎｐｎ型トランジスタ９の電
流増幅率をｈＦＥＩ−２。Here, the emitter current of the pnp type tote transistor is I, and the base current of Eff-11El-21 is I, respectively.
IT-21I l1l-1n Engineer the collector and emitter currents of pn type transistor 9. ! -211Es-z
, pnp type transistor? , 8, 10.11 current amplification factor hpit-2+hFΣIf-2r hFEI(1
-2.hFEll-2.The current amplification factor of the npn transistor 9 is hFEI-2.
電流入力端子２．電流出力端子３に流れる電流を各々Ｅ
ｘ−ｘ ＋ １３−２ と定義する。ここで電流供給
源１から一定の電流が供給される。かつｐｎｐ型トテト
ランジスタフの電流増幅率が互いに等しく、またｐｎｐ
型トランジスタ１０．１１の電流増幅率も互いに等しい
とすると、次式が得られる。Current input terminal 2. The current flowing to the current output terminal 3 is
It is defined as x-x + 13-2. Here, a constant current is supplied from the current supply source 1. And the current amplification factors of the pnp type transistors are equal to each other, and the pnp
Assuming that the current amplification factors of type transistors 10 and 11 are also equal to each other, the following equation is obtained.
Ｉ Ｅ、−２＝ Ｉ Ｅｌｌ−２・・−（３７）１、
＋ｎ−ｔ ＝ １１１１−２ ・
・・ （３８）ｈ ｖｔ、−ｘ ＝ ｈ ＦＥＩ−２−
（３９）ｈｖｔｒｏ−２＝ ｈｐｇｚ−ｚ
−（４０）ｐｎｐ型トランジスタ１０．１１のエ
ミッタ電流をＩＥＩＯ−２＋ ＩＥｌｌ−２とすると
、次式が得られる。I E, -2= I Ell-2...-(37) 1,
+nt = 1111-2 ・
... (38) h vt, -x = h FEI-2-
(39)hvtro-2=hpgz-z
-(40) When the emitter current of the pnp transistor 10.11 is IEIO-2+IEll-2, the following equation is obtained.
ＩＥＩ。−２＝ ＩＥｌｌ−ｚ
・・・ （４１）ｐｎｐ型＝７．８のベース電流の和
は、ｐｎｐ型トランジスタ１０．１１で構成される電流
ミラー回路に流れ込む電流と等しい。I.E.I. −2=IEl−z
(41) The sum of the base currents of pnp type = 7.8 is equal to the current flowing into the current mirror circuit constituted by pnp type transistors 10 and 11.
Ｌｔ−ｚ＋ １１１１１−２＝ Ｉｎｔｏ−ｚ ＋ Ｉ
Ｅｌｌ−２°°（４２）前記（３７）、 （４１）式よ
り前記（４２）式は、次式となる。Lt-z+ 11111-2= Into-z + I
Ell−2°° (42) From the above equations (37) and (41), the above equation (42) becomes the following equation.
ＩＥＩ。−２＝ ｌ１７−２
・・・ （４３）ｐｎｐ型トランジスタ１０．１１の
コレクタ電流１ｅｌＯ−２＋ Ｉｃ＋＋−２、ベース
電流１１１１０−２ ＋ＩＢＩ＋−２とすると、次式が
得られる。I.E.I. -2= l17-2
(43) When the collector current of the pnp transistor 10.11 is 1elO-2+Ic++-2 and the base current is 11110-2+IBI+-2, the following equation is obtained.
ＩＥＩ。−２＝ ｈｐＥ＋ｏ−ｚ Ｉａ＋。−２＋１ｍ
ｌ。−２・・・（４４）ＩＥｌｌ−２＝ ｈＦＥ＋＋−
２Ｉａ＋＋−ｚ ＋ Ｉ ＩＥＩ−２・・・（４５）前
記（４０）、 （４１）、 （４４）、 （４５）式か
ら、次の関係が成り立つ。I.E.I. −2=hpE+oz Ia+. -2+1m
l. -2...(44) IEll-2= hFE++-
2Ia++-z + IIEI-2 (45) From the above equations (40), (41), (44), and (45), the following relationship holds true.
Ｉｎｔｏ−ｚ ＝ １１１１−２
・・・ （４６）前記（４４）式より、ｐｎｐ型トラン
ジスタ１０のベース電流は、次式となる。Into-z = 1111-2
(46) From the above equation (44), the base current of the pnp transistor 10 is expressed by the following equation.
ｐｎｐ型トランジスタ１０のコレクタ電流は、次式とな
る。The collector current of the pnp transistor 10 is expressed by the following equation.
Ｉ ｅ＋ｏ−２＝ ｈＦｉ＋ｏ−ｚ ｌｌｌ０−２
− （４８）前記（４７）式より、前記（４８）
式は、次式となる。I e+o-2= hFi+o-z lll0-2
- (48) From the above formula (47), the above (48)
The formula is as follows.
ｎｐｎ型トランジスタ９のコレクタ電流は、次式となる
。The collector current of the npn transistor 9 is expressed by the following equation.
１ｃ１−２＝ Ｉｅ＋ｏ−ｚ ＋２１１１１０−２
− （５０）前記（４７）、 （４９）式より、前
記（５０）式は、次式となる。1c1-2=Ie+oz+211110-2
- (50) From the above equations (47) and (49), the above equation (50) becomes the following equation.
ｆｉｐｉ＋ｏ−ｚ＋１
ｎｐｎ型トランジスタ９のエミッタ電流は、次式となる
。fipi+oz+1 The emitter current of the npn transistor 9 is expressed by the following equation.
ｈＦ！！−２
前記（４３）、 （５１）式より、前記（５２）式は、
次式となる。hF! ! -2 From the above equations (43) and (51), the above equation (52) is
The following formula is obtained.
ｈＦｔｓ−２（ｈＦＥＩＯ−２＋１）
１８１−２ ・・・ （５３）
ｐｎｐ型トシトランジスタフレクタ電流は、次式となる
。hFts-2 (hFEIO-2+1) 181-2 (53) The pnp type toshi transistor reflector current is expressed by the following equation.
Ｉ Ｃ７−２＝ Ｉ １ｔ−ｚ Ｉ ｍｆｆ−２・・
・ （５４）また、電流入力端子２に流れる電流は、次
式となる。I C7-2= I 1t-z I mff-2...
(54) Furthermore, the current flowing through the current input terminal 2 is expressed by the following equation.
１２−２ ＝ Ｉｃｖ−ｚ＋ ＩＥＩ−２−（５５）前
記（５３）、 （５４）式より、前記（５５）式は、次
式となる。12-2=Icv-z+IEI-2-(55) From the above equations (53) and (54), the above equation (55) becomes the following equation.
１１−２ ・・・ （５６） 一方、電流出力端子３に流れる電流は、次式となる。11-2... (56) On the other hand, the current flowing through the current output terminal 3 is expressed by the following equation.
ｌ３−２ ＝ ２ Ｉ Ｅｔ−ａ Ｉ ２−２
・・・ （５７）前記（５６）式より、前記（
５７）式は、次式となる。l3-2 = 2 I Et-a I 2-2
... (57) From the above formula (56), the above (
57) becomes the following equation.
ｈｙｔ＊−２＋）１＋＋ｔ＋ｏ−ｔ＋ ２ｈｖｅ＊−２
（ｈｐｉ＋ｏ−ｚ＋１）
１１ｆｆ−２・・・ （５８）
電流入力端子２と電流出力端子３とに流れる電流差は、
前記（５６）、 （５８）式より、次式となる。hyt*-2+)1++t+o-t+ 2hve*-2
(hpi+oz+1) 11ff-2... (58) The difference in current flowing between current input terminal 2 and current output terminal 3 is
From the above equations (56) and (58), the following equation is obtained.
）１ｙｉ＋ｏ−ｚ＋１
ＣｈｖＥｌｏ−２＞＞ １３であることより、従来例の
第５図で述べたように、ベース電流の影響を軽減する効
果がある。また、ｐｎｐ型トシトランジスタフのコレク
タ・エミッタ間電圧をＶ。ｅ、−ｔ ＋ ＶｃＥｓ−
ｚｎｐｎ型トランジスタ９のベース・エミッタ間をＶＢ
Ｅ９−２とすると、次式が成り立つ。)1yi+o-z+1 ChvElo-2>> 13, as described in FIG. 5 of the conventional example, there is an effect of reducing the influence of the base current. Also, the voltage between the collector and emitter of the pnp type transistor is V. e, −t + VcEs−
VB between the base and emitter of the znpn transistor 9
E9-2, the following formula holds true.
Ｖｃｔ、−ｘ ＝ ＶｃＥｓ−ｚ ＋ Ｖｓ＋ｔｓ−ｉ
−（６０）第１図で説明したことと同様の効果
がある。Vct, -x = VcEs-z + Vs+ts-i
-(60) There is an effect similar to that explained in FIG.
次に第１図の複合電流ミラー回路の別の具体例である第
３図回路は、ｐｎｐ型トシトランジスタ８に流れるエミ
ッタ電流比を１＝２とし、第２図の破線で囲っである電
流ミラー回路をｐｎｐ型マルチコレクタトランジスタ１
２に置換した場合でアル。ｐｎｐ型トシトランジスタフ
のベースを互いに接続した交点に、ｐｎｐ型マルチ・コ
レクタ・トランジスタ１２のエミッタが接続されている
。Next, the circuit shown in FIG. 3, which is another specific example of the composite current mirror circuit shown in FIG. The circuit is a pnp multi-collector transistor 1
Al when substituted with 2. The emitter of the pnp multi-collector transistor 12 is connected to the intersection where the bases of the pnp transistors are connected to each other.
ｐｎｐ型マルチ・コレクタ・トランジスタ１２の１つの
コレクタとベースは共通接続され、さらにｎｐｎ型トラ
ンジスタ９のコレクタに接続されている。ｐｎｐ型マル
チ・コレクタ・トランジスタ１２の残りの２つのコレク
タと、ｎｐｎ型トランジスタ９のベースとｐｎｐｎ型ト
ランジスタ８レクタは互いに接続され、その交点から電
流出力端子３へ接続されている。ｐｎｐ型トシトランジ
スタフレクタはダイオード１３のアノードへ、ダイオー
ド１３のカソードはｎｐｎ型トランジスタ９のエミッタ
と電流入力端子２とへ接続されている。One collector and base of the pnp multi-collector transistor 12 are connected in common, and further connected to the collector of the npn transistor 9. The remaining two collectors of the pnp multi-collector transistor 12, the base of the npn transistor 9, and the collector of the pnpn transistor 8 are connected to each other, and the intersection thereof is connected to the current output terminal 3. The pnp type tosi transistor reflector is connected to the anode of the diode 13, and the cathode of the diode 13 is connected to the emitter of the npn type transistor 9 and the current input terminal 2.
ｐｎｐ型トシトランジスタフのエミッタ電流を各々Ｉ
ｔｒ−ｓｒ Ｉ ｔｍ−３、ベース電流を各々Ｉ１１
？−ｓ。The emitter current of each pnp type transistor is I
tr-sr I tm-3, base current I11 respectively
? -s.
Ｌ８−３、ｎ ｐ ｎ型トランジスタ９のコレクタ及び
エミッタ電流をＩ Ｃ！−３＋ Ｉ Ｅ９−３、ｐｎ
ｐ型トシトランジスタフの電流増幅率をｈｒｔｔ−ｓ
＋ ｈＦＥｌｌ−３、ｎｐｎ型トランジスタ９の電流
増幅率をｈｒｔｔ１−３、電流入力端子２．電流出力端
子３に流れる電流を各々Ｉ２−１ ＋ Ｉ５−ｓ と
定義する。ここで、ｐｎｐ型トシトランジスタフのエミ
ツタ面積比を１：２、抵抗１５．１６の抵抗比を２＝１
、ｐｎｐ型マルチ・コレクタ・トランジスタ１２のコレ
クタ面積比を１：１：１、ｐｎｐ型トシトランジスタフ
の電流増幅率が互いに等しいとすると、次式が成り立つ
。L8-3, n p The collector and emitter currents of the n-type transistor 9 are I C! -3+ I E9-3, pn
The current amplification factor of the p-type transistor is hrtt-s
+hFEll-3, the current amplification factor of the npn transistor 9 is hrtt1-3, and the current input terminal 2. Each current flowing through the current output terminal 3 is defined as I2-1 + I5-s. Here, the emitter area ratio of the pnp type transistor is 1:2, and the resistance ratio of the resistor 15.16 is 2=1.
, the collector area ratio of the pnp multi-collector transistor 12 is 1:1:1, and the current amplification factors of the pnp multi-collector transistors are equal to each other, then the following equation holds true.
１１ｔ−ｓ ＝ Ｉ ｔａ−ｘ
・・・ （６１）Ｌｔ−３＝ ｌＢｓ
−＊ ・・・ （６２）ｋＩ Ｆ
Ｅフーコ ＝ｈＦｆｆｉｌ−３・・・ （６３）
本例の回路を、第２図と同様に計算すれば、次式％式％
（６５）
前記（６４）式より、前記（６５）式、次式となる。11t-s = I ta-x
... (61) Lt-3= lBs
-*... (62)kIF
E Fuco = hFffil-3... (63)
If the circuit of this example is calculated in the same manner as shown in FIG. 2, the following equation (%) (65) From the above equation (64), the above equation (65) and the following equation will be obtained.
Ｉ！１７−３
・・・（６６）
１１１７−３ ・・・（６７）
本構成におけるＩ２−１とＬ−３の関係は、前記（６６
）、 （６７）式より、次式となる。I! 17-3...(66) 1117-3...(67) The relationship between I2-1 and L-3 in this configuration is as described above (66
), From equation (67), the following equation is obtained.
（３Ｌｔ−３）
（３１ｓ１−３＞ ・・・（６８）
よって、第１図と同様に、（ｈｒｔｔ２−３＞＞ １１
であるので、ベース電流の影響が軽減されている。また
、Ｉ）ｎｌ）型トランジスタ７．８のコレクタ・エミッ
タ間電圧をＶＣＥＴ−３１ＶＣＥｌｌ−３、ダイオード
１３の発生電圧をＶ１１１３ 、ｎ ｐ ｎ型トランジ
スタのベース・エミッタ間電圧をＶ！１ｔ９−３ とす
ると、次式が得られる。(3Lt-3) (31s1-3> ...(68) Therefore, similarly to FIG. 1, (hrtt2-3>> 11
Therefore, the influence of the base current is reduced. Also, the collector-emitter voltage of the I)nl) type transistor 7.8 is VCET-31VCEl-3, the voltage generated by the diode 13 is V1113, and the base-emitter voltage of the n p n-type transistor is V! 1t9-3, the following equation is obtained.
Ｖｎｒｓ ＃ Ｖａｆｆｓ−ｓ
−（６９）ＶｃＥｑ−＊
＋ＶＤ＋３ ＝Ｖｌ：Ｅｌ−３ ＋ＶＢＥ９−３−
（７０）前記（６９）式より前記（７０）式は、次の関
係が成り立つ。Vnrs # Vaffs-s
−(69)VcEq−*
+VD+3 =Vl:El-3 +VBE9-3-
(70) From the above equation (69), the following relationship holds true for the above equation (70).
Ｖｃｔ、−３＃Ｖｃｔｓ−３・・・ （７１）即ち、ア
ーリー効果による影響も小さくなり、入力電流または負
荷状態によって、出力端子電位が変動しても、ＶＣＥＴ
−コとＶＣＥＢ−３との間の関係を一定に保もつことが
できる。Vct, -3#Vcts-3... (71) In other words, the influence of the Early effect becomes smaller, and even if the output terminal potential fluctuates depending on the input current or load condition, VCET
- It is possible to maintain a constant relationship between VCEB-3 and VCEB-3.
以上詳細に説明したように、本発明は、電流増幅率ｈｔ
ｔの低下に対するベース電流の補償ができ、また互いに
対応するトランジスタのコレクタ・エミッタ間電圧Ｖ。As explained in detail above, the present invention provides a current amplification factor ht
The base current can be compensated for the decrease in t, and the collector-emitter voltage V of the transistors corresponds to each other.
、のバランスを常にとることができるので、入力電流、
負荷回路、電源電圧などにより、電圧Ｖ。Ｅのバランス
がずれて電流比の誤差を生じることを防ぐという効果が
ある。, so the input current,
The voltage V depends on the load circuit, power supply voltage, etc. This has the effect of preventing an error in the current ratio due to a shift in the balance of E.
第１図は本発明の実施例の電流ミラー回路を示す回路図
、第２図は第１図の一具体例を示す回路図、第３図は第
１図の他の具体例を示す回路図、第４図および第５図は
いずれも従来の電流ミラー回路を示す回路図である。
１・・・・・・電流供給源、２・・・・・・電流入力端
子、３・・・・・・電流出力端子、４・・・・・・共通
端子、５・・・・・・入力端子、６・・・・・・出力端
子、？、８，１０，１１．１４・・・・・・ｐｎｐ型ト
ランジスタ、９・・・・・・ｎｐｎ型トランジスタ、１
２・・・・・・ｐｎｐ型マルチ・コレクタ・トランジス
タ、１３・・・・・・ダイオード、１５．１６・・・・
・・抵抗、１７・・・・・・電流ミラー回路本体、１８
・・・・・・電流源、１９・・・・・・負荷回路。FIG. 1 is a circuit diagram showing a current mirror circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing one specific example of FIG. 1, and FIG. 3 is a circuit diagram showing another specific example of FIG. 1. , FIG. 4, and FIG. 5 are all circuit diagrams showing conventional current mirror circuits. 1... Current supply source, 2... Current input terminal, 3... Current output terminal, 4... Common terminal, 5...... Input terminal, 6... Output terminal, ? , 8, 10, 11.14... pnp type transistor, 9... npn type transistor, 1
2...PNP type multi-collector transistor, 13...Diode, 15.16...
...Resistance, 17...Current mirror circuit main body, 18
...Current source, 19...Load circuit.
Claims (1)
エミッタを電流供給源とした第１のトランジスタおよび
第２のトランジスタと、前記共通ベースに共通端子を接
続してなる電流ミラー回路本体と、前記電流ミラー回路
の入力端子にコレクタを出力端子にベースを接続した第
３のトランジスタとを備え、前記第１のトランジスタの
コレクタと前記第３のトランジスタのエミッタとの接続
点を電流入力端子とし、前記第２のトランジスタのコレ
クタと前記第３のトランジスタのベースとの接続点を電
流出力端子としたことを特徴とする電流ミラー回路。a current mirror circuit main body comprising a first transistor and a second transistor whose bases and emitters are connected to each other and whose common emitter is used as a current supply source; a current mirror circuit body having a common terminal connected to the common base; a third transistor whose collector is connected to the input terminal of the circuit and whose base is connected to the output terminal of the circuit; a connection point between the collector of the first transistor and the emitter of the third transistor is a current input terminal; A current mirror circuit characterized in that a connection point between the collector of the transistor and the base of the third transistor is used as a current output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1276927A JP2552007B2 (en) | 1989-10-23 | 1989-10-23 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1276927A JP2552007B2 (en) | 1989-10-23 | 1989-10-23 | Current mirror circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136507A true JPH03136507A (en) | 1991-06-11 |
| JP2552007B2 JP2552007B2 (en) | 1996-11-06 |
Family
ID=17576341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1276927A Expired - Fee Related JP2552007B2 (en) | 1989-10-23 | 1989-10-23 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552007B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58202609A (en) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | Current mirror circuit |
| JPS594305A (en) * | 1982-06-30 | 1984-01-11 | Toshiba Corp | Current mirror circuit |
-
1989
- 1989-10-23 JP JP1276927A patent/JP2552007B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58202609A (en) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | Current mirror circuit |
| JPS594305A (en) * | 1982-06-30 | 1984-01-11 | Toshiba Corp | Current mirror circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2552007B2 (en) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01137709A (en) | Differential amplifier | |
| US5164658A (en) | Current transfer circuit | |
| JP2869664B2 (en) | Current amplifier | |
| JPH03136507A (en) | Current mirror circuit | |
| JPS62196714A (en) | Constant-current supplying circuit | |
| JPH0471364B2 (en) | ||
| JPS6215911A (en) | Current amplifier circuit | |
| JPH04127703A (en) | Operational amplifier | |
| JPH06326526A (en) | Circuit device for control current compensation of transistor | |
| JP2647725B2 (en) | Voltage comparator | |
| JPH0115224Y2 (en) | ||
| JP2661138B2 (en) | Current amplifier circuit | |
| JPS63302609A (en) | Differential amplifier circuit | |
| JPH0477329B2 (en) | ||
| JPS624884B2 (en) | ||
| JPH0364205A (en) | Clipping circuit | |
| JPS58201414A (en) | Gain control circuit | |
| JPH06152271A (en) | Buffer circuit | |
| JPS634962B2 (en) | ||
| JPH11136105A (en) | Voltage comparator circuit | |
| JPS62210709A (en) | Dc offset voltage compensation circuit | |
| JPH0514075A (en) | Differential amplifier circuit | |
| JPH08172324A (en) | Gain variable differential amplifier | |
| JPH04170809A (en) | Current mirror circuit | |
| JPH06303051A (en) | Buffer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |