JPH03133127A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03133127A
JPH03133127A JP27251289A JP27251289A JPH03133127A JP H03133127 A JPH03133127 A JP H03133127A JP 27251289 A JP27251289 A JP 27251289A JP 27251289 A JP27251289 A JP 27251289A JP H03133127 A JPH03133127 A JP H03133127A
Authority
JP
Japan
Prior art keywords
resist
ashing
pattern
gas
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27251289A
Other languages
Japanese (ja)
Inventor
Mikiko Yajima
幹子 谷嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27251289A priority Critical patent/JPH03133127A/en
Publication of JPH03133127A publication Critical patent/JPH03133127A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a pattern from being corroded and to prevent a reduction in the electrical characteristics of the pattern from generating in a pattern formation process for removing a resist by an ashing by a method wherein prior to the ashing, a halogen compound remaining in a dry etching process is removed in such a way as to introduce nitrogen monoxide in a device. CONSTITUTION:A resist is applied on a semiconductor substrate with a thin film formed thereon, a window opening is formed in the resist by a selective exposure and a developing treatment, a dry etching is performed using halogen gas as an etchant and after the thin film on a part, in which the window opening is formed, is removed, the resist is removed by an ashing. Prior to this ashing, nitrogen monoxide is introduced in a device and a halogen compound remaining in a dry etching process is made to react with nitrogen gas monooxide and is removed as volatile halogenated nitrosyl. Thereby, the formation of a pattern, which is not accompanied by corrosion due to adsorbed gas, accordingly, is not reduced in electrical characteristics, becomes possible.

Description

【発明の詳細な説明】 〔概要〕 半導体基板のパターン形成工程において、吸着ガスによ
る腐蝕をなくすることを目的とし、薄膜形成を行った半
導体基板上にレジストを被覆し、選択露光と現像処理に
より該レジストを窓開けし、ハロゲン系のガスをエッチ
ャントとしてドライエツチングを行い、窓開けした部分
の薄膜を除去した後、アッシングによりレジストを除去
するパターン形成工程において、前記アッシングに先立
ち、装置内に一酸化窒素を導入することを特徴として半
導体装置の製造方法を構成する。
[Detailed Description of the Invention] [Summary] In order to eliminate corrosion caused by adsorbed gas in the process of forming patterns on semiconductor substrates, a resist is coated on the semiconductor substrate on which a thin film has been formed, and then selective exposure and development are performed. In the pattern forming process in which a window is opened in the resist, dry etching is performed using a halogen-based gas as an etchant, and the thin film in the window-opened area is removed, the resist is removed by ashing. A method for manufacturing a semiconductor device is characterized in that nitrogen oxide is introduced.

[産業上の利用分野〕 本発明は吸着ガスによる腐蝕をなした半導体装置の製造
方法に関する。
[Industrial Field of Application] The present invention relates to a method for manufacturing a semiconductor device that is corroded by adsorbed gas.

半導体装置の製造には薄膜形成技術と写真蝕刻技術(フ
ォトリソグラフィ或いは電子線リソグラフィ)が多用さ
れている。
Thin film formation technology and photolithography (photolithography or electron beam lithography) are frequently used in the manufacture of semiconductor devices.

すなわち、シリコン(St)のような単体半導体やガリ
ウム・砒素(GaAs)のような化合物半導体基板上に
真空蒸着法やスパッタ法のような物理的な方法あるいは
気相成長法(Chemical Vapor Depo
sition略してCVD法)のような化学的な方法に
より、半導体基板(ウェハ)上に導電膜や絶縁膜を形成
する。
That is, a physical method such as a vacuum evaporation method or a sputtering method, or a chemical vapor deposition method (chemical vapor deposition method) is applied to a single semiconductor such as silicon (St) or a compound semiconductor substrate such as gallium arsenic (GaAs).
A conductive film or an insulating film is formed on a semiconductor substrate (wafer) by a chemical method such as a chemical vapor deposition (CVD method).

次に、この上にスピンコード法によりレジストを被覆し
、これにマスクを通しての紫外線露光、あるいは電子線
の走査などを行って、レジストを選択的に感光せしめ、
ネガ型のレジストを用いる場合は感光領域のレジストが
架橋重合して溶剤に溶けにく\なり、またポジ型のレジ
ストを用いる場合には感光領域のレジストが分解して溶
剤に溶は易くなるのを利用してレジストパターンの形成
が行われている。
Next, a resist is coated on this by a spin code method, and the resist is selectively exposed by exposing it to ultraviolet light through a mask or scanning with an electron beam,
When using a negative resist, the resist in the photosensitive area will cross-link and polymerize, making it difficult to dissolve in solvents, and when using a positive resist, the resist in the photosensitive area will decompose, making it easier to dissolve in solvents. A resist pattern is formed using

次に、このレジストパターンをマスクとしてドライエツ
チング或いはウェットエツチングを行い、ウェハ上の薄
膜をエツチングし、残ったレジストを除去することによ
り微細な薄膜パターンが形成されている。
Next, using this resist pattern as a mask, dry etching or wet etching is performed to etch the thin film on the wafer and remove the remaining resist, thereby forming a fine thin film pattern.

こ\で、薄膜のパターン形成は当初はウェットエツチン
グ、またレジストの除去も溶剤を用いて行われていたが
、パターン精度の点からドライエツチングが使用される
ようになり、またレジストの除去も酸素(0□)ガスを
用いてスパッタエツチングして除去するアッシング(A
shing)が多く用いられるようになった。
Initially, thin film pattern formation was performed using wet etching, and resist removal was also performed using a solvent, but from the viewpoint of pattern accuracy, dry etching was used, and resist removal was also performed using oxygen. (0□) Ashing removed by sputter etching using gas (A
shing) has come to be widely used.

本発明はドライエツチング処理とアッシング処理に関連
するものである。
The present invention relates to dry etching and ashing processes.

〔従来の技術〕[Conventional technology]

半導体ウェハ上に形成される導電膜としてはアルミニウ
ム(Aりやポリシリコン(ポリSt)があり、導体線路
や電極などの形成に使用されている。
Conductive films formed on semiconductor wafers include aluminum (A) and polysilicon (polySt), which are used to form conductor lines, electrodes, and the like.

また、絶縁膜としては燐硅酸ガラス(略称PSG) 。The insulating film is phosphosilicate glass (abbreviated as PSG).

二酸化硅素(Sing)、窒化硅素(5iJ4)などが
あり、眉間絶縁膜として使用されている。
Silicon dioxide (Sing), silicon nitride (5iJ4), etc. are used as the glabellar insulating film.

こ\で、これら各種の薄膜をドライエツチングして微細
な導体線路を形成したり、絶縁膜を穴開けしてコンタク
トホールやバイヤホール(Via−hole)を形成す
るのに使用するエツチングガスとしては四弗化炭素(C
F4)、塩化弗化炭素(CF3C1やcpgctり三弗
化メタン(CHF3) 、三塩化硼素(BCl2)など
の弗化物や塩化物からなる腐蝕性のガスが使用されてい
る。
Here, the etching gas used to dry-etch these various thin films to form fine conductor lines, or to punch holes in insulating films to form contact holes and via-holes. Carbon tetrafluoride (C
Corrosive gases consisting of fluorides and chlorides such as carbon chloride fluoride (CF3C1, cpgct, methane trifluoride (CHF3), and boron trichloride (BCl2)) are used.

そして、レジストをマスクとし、反応性ガスをエッチャ
ントとして反応性イオンエツチング(略称RIE )法
によりウェハ上の薄膜をドライエツチングした後はウェ
ハをプラズマエツチング装置(プラズマアッシャ−)に
移し、0□ガス雰囲気中でプラズマエツチングを行い、
レジストを酸化して炭酸ガス(CO2)として除去して
いる。
After dry etching the thin film on the wafer using the resist as a mask and reactive gas as an etchant using reactive ion etching (RIE), the wafer is transferred to a plasma etching device (plasma asher) and etched in a 0□ gas atmosphere. Perform plasma etching inside
The resist is oxidized and removed as carbon dioxide gas (CO2).

然し、ドライエツチングしたウェハはアッシングするま
での過程で一度大気に曝されるためにウェハ上に吸着し
ているエッチャントが大気中の湿気と反応して酸となり
、薄膜を腐蝕すると云う問題がある。
However, since dry-etched wafers are once exposed to the atmosphere before ashing, there is a problem in that the etchant adsorbed on the wafer reacts with moisture in the atmosphere and becomes acid, corroding the thin film.

特にA℃は半導体装置の導体線路の構成材料として用い
られているが、耐薬品性が劣ることから影響を受け、パ
ターン精度の低下や接触抵抗の増大など特性の低下を招
いていることが問題であった。
In particular, A°C is used as a constituent material for conductor lines in semiconductor devices, but it is affected by its poor chemical resistance, which causes deterioration in characteristics such as a decrease in pattern accuracy and an increase in contact resistance. Met.

(発明が解決しようとする課題) 以上記したようにドライエツチングはハロゲン化合物を
用いて行われていることから、エツチング終了時には、
このガスがウェハに吸着されている。
(Problems to be Solved by the Invention) As described above, since dry etching is performed using a halogen compound, at the end of etching,
This gas is adsorbed on the wafer.

そのことから、レジスト除去のためにプラズマアッシャ
−に移す際に大気中の湿気と反応して酸となり、^iの
ような耐薬品性の弱い金属は腐蝕を被り、パターン精度
や電気的特性の低下を生ずるのが問題で、この解決が課
題である。
For this reason, when the resist is transferred to a plasma asher for resist removal, it reacts with moisture in the atmosphere and becomes an acid, which causes metals with weak chemical resistance such as ^i to suffer corrosion, resulting in poor pattern accuracy and electrical characteristics. The problem is that this decrease occurs, and the challenge is to solve this problem.

〔課題を解決するための手段〕[Means to solve the problem]

上記の課題は薄膜形成を行った半導体基板上にレジスト
を被覆し、選択露光と現像処理によりレジストを窓開け
し、ハロゲン系のガスをエッチャントとしてドライエツ
チングを行い、窓開けした部分の薄膜を除去した後、ア
ッシングによりレジストを除去するパターン形成工程に
おいて、アッシングに先立ち、装置内に一酸化窒素を導
入することを特徴として半導体装置の製造方法を構成す
ることにより解決することができる。
The above problem is to cover a semiconductor substrate on which a thin film has been formed with a resist, open a window in the resist through selective exposure and development, and perform dry etching using a halogen gas as an etchant to remove the thin film in the open area. This problem can be solved by configuring a semiconductor device manufacturing method characterized by introducing nitrogen monoxide into the device prior to ashing in a pattern forming step in which the resist is removed by ashing.

〔作用〕[Effect]

本発明はドライエツチング工程で残存するハロゲン化合
物を一酸化窒素(NO)ガスと反応させて揮発性のハロ
ゲン化ニトロシル(NOX但し、Xはハロゲン基)とし
て除去するものである。
In the present invention, the halogen compound remaining in the dry etching process is removed as a volatile nitrosyl halide (NOx, where X is a halogen group) by reacting with nitrogen monoxide (NO) gas.

第1表はエッチャントとこれにより生ずるハロゲン化ニ
トロシルの物性を示している。
Table 1 shows the physical properties of the etchant and the resulting nitrosyl halide.

第1表 本発明はウェハやレジストに吸着しているCF。Table 1 The present invention deals with CF adsorbed on wafers and resists.

やBCl3などのエッチャントは除去が難しいことから
、これと反応し易いNoガスと反応させることにより吸
着位置より浮き上がらせて、ハロゲン化ニトロシルに変
え、装置内に供給したNoガスに乗せて除去するもので
ある。
Since it is difficult to remove etchants such as BCl3 and BCl3, the etchant is made to float above the adsorption position by reacting with No gas, which easily reacts with it, and is converted into nitrosyl halide, which is removed by being carried on the No gas supplied into the device. It is.

このような方法をとることにより従来、ドライエツチン
グで形成した薄膜パターンの側面が腐蝕されることが多
かったが、この腐蝕を無くすことができる。
By employing such a method, the side surfaces of thin film patterns formed by dry etching have often been corroded, but this corrosion can be eliminated.

〔実施例〕〔Example〕

Stウェハ上にCVD法によりPSGを約1μmの厚さ
に形成して絶縁膜を作り、この上にスパッタ法によりA
fを約7000人の厚さに形成した。
PSG is formed to a thickness of approximately 1 μm on the St wafer by CVD to form an insulating film, and A is deposited on this by sputtering.
f was formed to a thickness of approximately 7,000 people.

次に、スピンコード法によりレジストを約1μ鶴の厚さ
に塗布し、フォトマスクを用いて紫外線を選択照射した
後、現像して1μ鋼角のパッドを10万個含む試験回路
を窓開けした試料を準備した。
Next, a resist was applied to a thickness of approximately 1 μm using a spin code method, selectively irradiated with ultraviolet light using a photomask, and developed to open a test circuit containing 100,000 1 μm square pads. A sample was prepared.

第1図は本発明を実施するドライエツチング装置の構成
を示すもので、準備室1.エツチング室2および処理室
3からなり、それぞれロードロックされていると共に搬
送装置4.4′および4#が設けられている。
FIG. 1 shows the configuration of a dry etching apparatus for carrying out the present invention. It consists of an etching chamber 2 and a processing chamber 3, each of which is load-locked and provided with transport devices 4, 4' and 4#.

またエツチング室2にはRIE装置が設けられている。Further, the etching chamber 2 is provided with an RIE device.

先ず、試料5は送入口6を通って準備室1に入り、減圧
排気されて後、搬送装置4.4′によりエツチング室2
に入る。
First, the sample 5 enters the preparation chamber 1 through the inlet 6, is evacuated under reduced pressure, and is then transferred to the etching chamber 2 by the transport device 4.4'.
to go into.

エツチングガスであるBCl3はエツチングガス導入ロ
アより放電電掻8に設けられている穴を通して室内に供
給され、真空系に繋がる排気口9より排気されることに
より約2 X 10− ” torrの真空度に保ちな
からRIEを行って露出している八2を除去する。
BCl3, which is an etching gas, is supplied into the room from an etching gas introduction lower through a hole provided in a discharge electric scraper 8, and is exhausted from an exhaust port 9 connected to a vacuum system, thereby creating a vacuum of approximately 2 x 10-'' torr. While maintaining the temperature, perform RIE to remove the exposed 82.

次に、試料5′を処理室3に移し、充分に真空排気を行
った後、Noガス導入口10よりNoガスを供給しなが
ら排気することにより試料5#のエツチング面に吸着し
ているBChガスを除去し、その後に取出口11から試
料5#を取り出す。
Next, the sample 5' is transferred to the processing chamber 3, and after thorough evacuation, the BCh adsorbed on the etched surface of the sample 5# is removed by evacuation while supplying No gas from the No gas inlet 10. After removing the gas, sample 5# is taken out from the take-out port 11.

以下、従来と同様に試料をプラズマアッシャ−に移し、
アッシングすることにより八lよりなる試験回路パター
ンを形成した。
Thereafter, the sample is transferred to a plasma asher in the same way as before.
A test circuit pattern consisting of 8 liters was formed by ashing.

このようにして形成した試験回路のパッド(1μm角)
について接触抵抗値を測定したところ、従来はエツチン
グ生成物の付着などにより無限大より2Ωまで変動して
いたのに対し、1.3Ω以下に減少した。
Pad of test circuit formed in this way (1 μm square)
When the contact resistance value was measured, it decreased to 1.3Ω or less, whereas in the past it fluctuated from infinity to 2Ω due to the attachment of etching products.

〔発明の効果〕〔Effect of the invention〕

従来、ドライエツチング処理により導体パターンの側面
が腐蝕され易く、導体パターンの最少幅がサブμmとな
っている現在、製品の特性に影響していたが、本発明の
実施により腐蝕を伴わないパターン形成が可能になる。
Conventionally, the side surfaces of conductive patterns were easily corroded by dry etching, and the minimum width of conductive patterns was now sub-μm, which affected the characteristics of products, but with the implementation of the present invention, patterns can be formed without corrosion. becomes possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施に使用したドライエツチング装置
の構成図である。 図において、 1は準備室、       2はエツチング室、3は処
理室、 5゜ 5 ′は試料、 7はエツチングガス導入口、 10はNOガス導入口、 である。
FIG. 1 is a block diagram of a dry etching apparatus used in carrying out the present invention. In the figure, 1 is a preparation chamber, 2 is an etching chamber, 3 is a processing chamber, 5° 5' is a sample, 7 is an etching gas inlet, and 10 is an NO gas inlet.

Claims (1)

【特許請求の範囲】  薄膜形成を行った半導体基板上にレジストを被覆し、
選択露光と現像処理により該レジストを窓開けし、ハロ
ゲン系のガスをエッチャントとしてドライエッチングを
行い、窓開けした部分の薄膜を除去した後、アッシング
によりレジストを除去するパターン形成工程において、 前記アッシングに先立ち、装置内に一酸化窒素に導入す
ることを特徴とする半導体装置の製造方法。
[Claims] A semiconductor substrate on which a thin film has been formed is coated with a resist,
In the pattern forming process, in which the resist is opened by selective exposure and development, dry etching is performed using a halogen-based gas as an etchant, the thin film in the opened part is removed, and the resist is removed by ashing. A method for manufacturing a semiconductor device, comprising first introducing nitrogen monoxide into the device.
JP27251289A 1989-10-19 1989-10-19 Manufacture of semiconductor device Pending JPH03133127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27251289A JPH03133127A (en) 1989-10-19 1989-10-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27251289A JPH03133127A (en) 1989-10-19 1989-10-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03133127A true JPH03133127A (en) 1991-06-06

Family

ID=17514936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27251289A Pending JPH03133127A (en) 1989-10-19 1989-10-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03133127A (en)

Similar Documents

Publication Publication Date Title
US5908319A (en) Cleaning and stripping of photoresist from surfaces of semiconductor wafers
US5925577A (en) Method for forming via contact hole in a semiconductor device
JP3672900B2 (en) Pattern formation method
US4069096A (en) Silicon etching process
US4343677A (en) Method for patterning films using reactive ion etching thereof
JPS5812343B2 (en) Plasma etching technology that prevents erosion of plasma-etched aluminum films after etching
JPH08153710A (en) Manufacturing method for semiconductor device
JPH01214074A (en) Manufacture of superconducting oxide material thin film
JP2000508082A (en) Solution and method for removing sidewall residue after dry etching
US20030165747A1 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
JPH01166044A (en) Production of photomask
JPH03133127A (en) Manufacture of semiconductor device
JPS63245926A (en) Manufacture of semiconductor integrated circuit
JP2005210134A (en) Method of forming patterns
JPH0885887A (en) Post treatment of etching
JP2502232B2 (en) Dry etching method for polymer thin films
JPH03136240A (en) Manufacture of semiconductor device
JPH0831437B2 (en) Method for manufacturing semiconductor device
KR100528266B1 (en) Solution for removing residual wall residue after dry etching
JPH0422123A (en) Etching method for silicon oxide film
JPH02162730A (en) Manufacture of semiconductor device
JPH05109673A (en) Manufacture of semiconductor device
JPH0451520A (en) Manufacture of semiconductor device
TW511151B (en) Dry development having bilayer resist
CN115321471A (en) Method for dry etching polyimide sacrificial layer