JPH0312743B2

JPH0312743B2 -

Info

Publication number: JPH0312743B2
Application number: JP57070934A
Authority: JP
Inventors: Kenichi Kageura; Akira Yamamoto
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-04-27
Filing date: 1982-04-27
Publication date: 1991-02-20
Also published as: JPS58186867A

Description

【発明の詳細な説明】発明の対象本発明はデイスク・キヤツシユ制御方式に関
し、特に中央処理装置が主記憶装置とデイスクと
を階層記憶装置として管理しており、前記記憶装
置間でデータを所定の管理単位で移動させるシス
テムに好適なキヤツシユ・メモリの制御方式に関
する。

従来技術デイスク・キヤツシユは主記憶装置とデイスク
との間に、速度および容量が両者の中間であるメ
モリ（キヤツシユ・メモリ）を配置し、主記憶装
置とデイスクとの速度差を補おうとするものであ
る。原則的には、デイスク上のデータのうち、リ
ード／ライト頻度の高い部分ができるだけ前記キ
ヤツシユ・メモリ上に存在するように制御して、
デイスク上のデータへのリード／ライト時間を短
縮する。

第１図にデイスク、キヤツシユ・メモリおよび
主記憶装置間のデータの動きを示した。デイス
ク・キヤツシユはページング用デイスクにも業務
データ用デイスクにも適用されるが、本発明は、
前述の如く、中央処理装置が主記憶装置とデイス
クとを階層管理している場合、すなわち、同一の
データが主記憶装置とデイスクとの間で移動し、
どこに存在するかがオペレーテイング・システム
により常に管理されている場合に有効であるの
で、以下の説明はページング・デイスクを例とし
て行う。

データの移動はページという一定の大きさを単
位として行われ、第１図に示す如く、主記憶装置
１、キヤツシユ・メモリ７、デイスク１４は前記
ページと同じ大きさのページ枠に論理的に分割さ
れている。キヤツシユ・メモリ７とデイスク１４
とを合わせたデイスク・サブシステム５と、主記
憶装置１との間のページ・データのやりとりをペ
ージ・イン（矢印A₁で示されている。）／ペー
ジ・アウト（同A₂で示されている。）と呼ぶ。ま
た、キヤツシユ・メモリ７のページ枠８にペー
ジ・データが新たに入ることをキヤツシユ・イン
（矢印D₁で示されている。）と呼び、キヤツシ
ユ・メモリ７のページ枠８からページ・データが
出て行き、ページ枠８が解放されることをキヤツ
シユ・アウト（矢印D₂で示されている。）と呼
ぶ。

リード／ライト要求がデイスクに対して発行さ
れたとき、目的とするページがキヤツシユ・メモ
リ７の中に存在している場合をヒツト、存在しな
い場合をミスという。リード要求が発行されて、
それがミスのときをリード・ミス（矢印B₂で示
されている。）といい、この場合は該当ページを
デイスク１４から読出して主記憶装置１に転送す
るとともに、キヤツシユ・メモリ７にも格納す
る。リード・ヒツト（矢印B₁で示されている。）
の場合は、キヤツシユ・メモリ７から主記憶装置
１にデータが直接転送されるので、デイスク１４
から読出す場合と異なり、機械的な待ち時間が発
生せず、リードに必要な時間は大幅に短縮され
る。

ライト・ミス（矢印C₂で示されている。）の場
合は、キヤツシユ・メモリ７に書込むだけで、そ
の時点ではデイスク１４まで書込むことはしな
い。ライト・ヒツト（矢印C₁で示されている。）
の場合は前記リード・ヒツトの場合と同様に、デ
イスク１４との間のデータ転送はなく、所要時間
は短縮される。なお、ライト・ミスの場合も、キ
ヤツシユ・メモリ７に使用可能なページ枠が存在
する場合はこれと同様である。

リード・ミスとライト・ミスの場合は、当該ペ
ージをキヤツシユ・メモリ７上に新たに作成する
必要が生ずる。ここで、キヤツシユ・メモリ７に
空きページがない場合には、リード／ライト要求
が来る確率の一番低いと考えられるページをキヤ
ツシユ・メモリ７からデイスク１４へキヤツシ
ユ・アウトする。どのページからキヤツシユ・ア
ウトするかは、使用されない期間が長い順に行列
を作成しておき、この先頭のページからキヤツシ
ユ・アウトの対象とする。

以上が、ページング・デイスクにキヤツシユ・
メモリを用いた場合の動作概要であるが、ここで
２つの問題が発生する。

その第１は、主記憶装置１とキヤツシユ・メモ
リ７には同一のページが多数存在することになつ
てしまうという問題である。ページ・データの場
合は、主記憶装置１にデータが存在するものにつ
いては、デイスク・サブシステム５にはリード／
ライト要求が来ることはないので、前述の如く、
重複して同一のページを保持していると、ヒツト
率が非常に悪くなり、キヤツシユ・メモリ７を用
いた効果が現われない。この状況は、キヤツシ
ユ・メモリ７と主記憶装置１との大きさにあまり
差がなく、キヤツシユ・メモリ７が主記憶装置１
に存在している以外のページをあまり大量に保持
できない場合に特に顕著に現われる。

第２の問題は、キヤツシユ・アウト順に関する
ものである。リードミス／ライトミスが発生した
がキヤツシユ・メモリ７に空きページ枠がない場
合、あるいは空きページ枠の数がある程度以下に
なつた場合には、前述の如く、キヤツシユ・メモ
リ７上のページ枠からデイスク１４上のページ枠
へ、データをキヤツシユ・アウトする必要があ
る。この場合、どのページ枠を置換するかは、前
述の方法（LRU法）による。ところが、従来の
オペレーテイング・システムの制御においては、
主記憶装置中に存在した間にそのページが変更さ
れなかつた場合には、単に、該主記憶装置１中の
ページ枠を解放するのみで、実際にデイスク・サ
ブシステム５にライト指令を発行しない。このた
め、前記変更のなかつたページは、デイスク・サ
ブシステム５側ではページ・アウトのあつたこと
が判らず、前記キヤツシユ・アウトのための行列
を正しく維持することができなくなる。すなわ
ち、前記変更のなかつたページは、変更されてペ
ージ・アウトされたページよりアクセス頻度が低
いとみなされて、キヤツシユ・アウトの対象とな
り易くなるという傾向があつた。

発明の目的本発明は上記事情に鑑みてなされたもので、そ
の目的とするところは、従来のキヤツシユ・メモ
リ制御方式における上述の２つの問題−主記憶装
置とキヤツシユ・メモリとの間の重複記憶および
変更のなかつたページについてのキヤツシユ・ア
ウト順の問題−を解消するキヤツシユ・メモリの
制御方式を提供することにある。

発明の総括的説明上記目的を達成するため、本発明のキヤツシ
ユ・メモリの制御方式は、キヤツシユ・メモリか
ら主記憶装置にデータを転送すると同時に、キヤ
ツシユ・メモリ内の当該データを消去し、外部記
憶装置から主記憶装置にデータを転送する場合に
は、当該データをキヤツシユ・メモリには格納せ
ず、主記憶装置からキヤツシユ・メモリにデータ
を転送すると同時に主記憶装置内の当該データを
消去することにより、キヤツシユ・メモリは主記
憶装置に格納されているデータと同一のデータを
保持しないことに特徴がある。

本発明においては、前記主記憶装置とキヤツシ
ユ・メモリとの間の重複記憶に対しては、第２図
に示す如きキヤツシユ管理法でこれを排除する。
すなわち、リード・ミス時には、デイスク１４か
ら直接主記憶装置へデータを転送し、キヤツシ
ユ・インはしない（矢印B₂参照）。リード・ヒツ
ト時には、キヤツシユ・メモリ７から主記憶装置
１へデータを転送し、かつ、この転送後、前記キ
ヤツシユ・メモリ７上のページ枠を解放する（矢
印B₁参照）。また、ライト・ミス時には、キヤツ
シユ・メモリ７上の空きページ枠を割り当てて、
主記憶装置１から該キヤツシユ・メモリ７上の空
きページ枠へデータを転送する（矢印C₂参照）。
キヤツシユ・インは上記ライト・ミス時のみに行
われ、リード時には行われない。ライトすなわち
ページ・アウト時は、キヤツシユ・メモリ７上に
そのページが存在することはないので、ライト・
ヒツトは発生しないことになる。

上述の論理に従えば、主記憶装置１に送られた
ページは、キヤツシユ・メモリ７上からは解放さ
れ、次にページ・アウトでライト・ミスが発生す
るまで、主記憶装置１上とキヤツシユ・メモリ７
上とに重複して同一ページが存在することはなく
なる。

また、キヤツシユ・アウト順問題に対しては、
上述の論理に従う限りページ・アウト時は必ずラ
イト・ミスとなり、キヤツシユ・インが必要であ
るため、そのページが主記憶装置１中に存在した
間に変更がなされたか否かにかかわらず、ライト
指令により該ページデータを主記憶装置１からキ
ヤツシユ・メモリ７に転送しなければならない。
ライト指令が発せられたページ枠はキヤツシユ・
アウトのための行列の最後尾につけられ、アクセ
ス間隔の管理が正しく行われるようになる。

以下、本発明の実施例を図面に基づいて詳細に
説明する。

発明の実施例第３図は本発明の一実施例を示すデイスク・キ
ヤツシユ・システムの構成図である。主記憶装置
１は主記憶ページ枠２に論理的に分割されてお
り、ページ単位にプログラムやデータが入つてい
る。各ページの参照／変更情報を保持し、ペー
ジ・アウトのためのページ・アウト待行列を形成
するために、主記憶ページ枠テーブル３が設けら
れている。４は中央処理装置であり、該中央処理
装置４の指令によりページ単位のデータが主記憶
装置１とデイスク・キヤツシユ・サブシステム５
との間でやりとりされることにより、ページ・イ
ン／ページ・アウトが行われる。

キヤツシユ・メモリ７はキヤツシユ・ページ枠
８に論理的に分割されており、転送されたペー
ジ・データを保持する。各キヤツシユ・ページ枠
８の参照／変更情報を保持し、キヤツシユ・アウ
トの順序を決定するキヤツシユ・アウト待行列を
形成するために、キヤツシユ・ページ枠テーブル
９が設けられている。また、１４はデイスクであ
り、ページと同じ大きさのスロツト１５に分割さ
れており、ページ・データを保持する。

１０はページング・デイスク・デイレクタであ
り、チヤネル制御回路１１、キヤツシユ・メモリ
制御回路１２およびデイスク制御回路１３を有
し、中央処理装置４とデイスク１４、キヤツシ
ユ・メモリ７との間のデータ転送を制御する。

上述の如く構成された本実施例の動作を以下説
明する。

キヤツシユ・メモリ制御の方法は、基本的には
第２図に示した通りである。中央処理装置４が必
要としたページが、主記憶装置１内になかつた場
合（ページ・フオールト）、主記憶ページ枠を確
保した後、ページ・インが行われる。すなわち、
デイスク・キヤツシユ・サブシステム５に対して
あるスロツトへ位置付けてリード動作を行う指令
が発せられる。該スロツト中のページがキヤツシ
ユ・メモリ７中に存在すれば（リード・ヒツト）、
該当するキヤツシユ・ページ枠８から主記憶ペー
ジ枠２へ、キヤツシユ・メモリ制御回路１２、チ
ヤネル制御回路１１、中央処理装置４を経由し
て、求めるページ・データが転送され、同時にペ
ージ・データを送出したキヤツシユ・ページ枠は
解放され、その旨がキヤツシユ・ページ枠テーブ
ル９に登録される。

前記スロツト中のページがキヤツシユ・メモリ
７の中に存在しない（リード・ミス）場合は、該
当するスロツトからデイスク制御回路１３、チヤ
ネル制御回路１１、中央処理装置４を経由して、
求めるページ・データが主記憶装置１の主記憶ペ
ージ枠２へページ・インされる。このとき、キヤ
ツシユ・インは行われない。

上述の処理を第４図のフローチヤートに示し
た。また、参考のために、従来の処理のフローチ
ヤートを第５図に示した。第４図に示した如くペ
ージ・インすれば、そのページはキヤツシユ・メ
モリ７上には存在することがないので、重複記憶
が避けられる。

主記憶装置１中の主記憶ページ枠の不足が発生
した場合、中央処理装置４は主記憶ページ枠テー
ブル３を参照して、ページ・アウト待行列の先頭
のページ（前記LRU法による場合には、一番長
い間参照されなかつたページ）から、ページ・ア
ウトの対象として空きページ枠を作る。ページ・
アウトが発生した場合の第１の処理方式は、第６
図Ａにその処理フローを示した如く、そのページ
が変更されているか否かにかかわらず、必ずライ
ト指令をデイスク・キヤツシユ・サブシステム５
に対して発行するものである。ページ・アウトさ
れるページ・データは、キヤツシユ・メモリ７上
には存在せず、必ずライト・ミスとなるので、キ
ヤツシユ・ページ枠テーブル９内のキヤツシユ・
アウト待行列を参照してキヤツシユ・ページ枠を
決定してから、主記憶ページ枠から、中央処理装
置４、チヤネル制御回路１１およびキヤツシユ・
メモリ制御回路１２を経由して、キヤツシユ・メ
モリ７中のキヤツシユ・ページ枠へページ・デー
タを転送する。

ページ・アウトが発生した場合の第２の処理方
式は、第６図Ｂにその処理フローを示す如く、主
記憶ページ枠テーブル３を参照して、そのページ
が変更されているか否かを調べ、これが変更され
ているページである場合には上と同様に主記憶ペ
ージ枠から、変更されていないページである場合
にはデイスクから、それぞれキヤツシユ・メモリ
７へデータを転送する。後者の場合は、データ転
送と同時に、変更のないページ・アウトが行われ
たことをキヤツシユ・ページ枠テーブル９に通知
し、キヤツシユ・アウト待行列の最後尾に前記ペ
ージ枠をつける。なお、参考のために従来の処理
のフローチヤートを第７図に示した。第６図Ａ，
Ｂに示した如くページ・アウトすれば、キヤツシ
ユ・アウト順を正確にアクセス頻度に対応させる
ことができる。

上記処理において、キヤツシユ・メモリ７への
ライトを行う際、デイスク上の対応スロツトへの
ライトは行わず、いずれ、このキヤツシユ・ペー
ジ枠がキヤツシユ・アウトされる時点でデイスク
に書込むような、いわゆるライト・アフタ方式を
用いることができる。

発明の効果以上述べた如く、本発明によれば、主記憶装置
とデイスク装置との間に配置され、前記デイスク
装置に格納されているデータの一部分を保持する
キヤツシユ・メモリを有し、データを所定の管理
単位で階層管理するシステムにおいて、前記キヤ
ツシユ・メモリは前記主記憶装置に格納されてい
るデータと同一のデータを保持せず、かつ、前記
主記憶装置でデータが不要になつた時点で、該デ
ータを前記キヤツシユ・メモリに入れるようにし
たので、従来のデイスク・キヤツシユ制御方式に
おける問題を解消し、主記憶装置、キヤツシユ・
メモリおよびデイスクをリード／ライト頻度の高
い順に、連続的に配されたメモリとして機能させ
ることができ（第９図参照）、キヤツシユ・メモ
リをページング・デイスクに付与した効果を充分
に発揮することができる。特に、主記憶アドレス
のビツト数の制限等により、主記憶装置の容量を
増加させることが難しいような場合には、その効
果がきわめて大きい。

【図面の簡単な説明】

第１図は従来のページング・デイスク・システ
ムにキヤツシユ・メモリを用いた状況を示す図、
第２図は本発明の制御方式に基づいてページン
グ・デイスク・システムにキヤツシユ・メモリを
用いた状況を示す図、第３図は本発明の実施例を
示す図、第４図、第６図Ａ，Ｂは実施例の処理フ
ローチヤート、第５図、第７図は従来例の処理フ
ローチヤート、第８図は各記憶レベルの関係を示
す図である。１：主記憶装置、２：主記憶ページ枠、３：主
記憶ページ枠テーブル、４：中央処理装置、５：
デイスク・キヤツシユ・サブシステム、６：デイ
スク・キヤツシユ制御装置、７：キヤツシユ・メ
モリ、８：キヤツシユ・ページ枠、９：キヤツシ
ユ・ページ枠テーブル、１０：ページング・デイ
スク・デイレクタ、１１：チヤネル制御回路、１
２：キヤツシユ・メモリ制御回路、１３：デイス
ク制御回路、１４：デイスク、１５：スロツト、
A₁：ページ・イン、A₂：ページ・アウト、B₁：
リード・ヒツト、B₂：リード・ミス、C₁：ライ
ト・ヒツト、C₂：ライト・ミス、D₁：キヤツシ
ユ・イン、D₂：キヤツシユ・アウト、Ｅ：リー
ド／ライト頻度。

Claims

【特許請求の範囲】

１主記憶装置と外部記憶装置の間に配置され、
該外部記憶装置に格納されているデータの一部分
を保持するキヤツシユ・メモリを具備し、データ
を所定の管理単位で階層管理するシステムにおい
て、前記キヤツシユ・メモリから主記憶装置にデ
ータを転送すると同時に、キヤツシユ・メモリ内
の当該データを消去し、前記外部記憶装置から主
記憶装置にデータを転送する場合には、当該デー
タをキヤツシユ・メモリには格納せず、前記主記
憶装置からキヤツシユ・メモリにデータを転送す
ると同時に主記憶装置内の当該データを消去する
ことにより、キヤツシユ・メモリは主記憶装置に
格納されているデータと同一のデータを保持しな
いことを特徴とするキヤツシユ・メモリの制御方
式。