JPH0312735A - Maximum/minimum value selecting circuit - Google Patents

Maximum/minimum value selecting circuit

Info

Publication number
JPH0312735A
JPH0312735A JP14786489A JP14786489A JPH0312735A JP H0312735 A JPH0312735 A JP H0312735A JP 14786489 A JP14786489 A JP 14786489A JP 14786489 A JP14786489 A JP 14786489A JP H0312735 A JPH0312735 A JP H0312735A
Authority
JP
Japan
Prior art keywords
digit
maximum
outputted
minimum value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14786489A
Other languages
Japanese (ja)
Inventor
Yoshinori Urano
浦野 美紀
Takashi Taniguchi
隆志 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14786489A priority Critical patent/JPH0312735A/en
Publication of JPH0312735A publication Critical patent/JPH0312735A/en
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

PURPOSE:To perform the comparison between two numerical data and to output the maximum or minimum of both data at high speed by propagating the difference of values of each digit of both numerical data to the lowest-order digit from the highest- order digit. CONSTITUTION:The logical gates 1 - 23 produce the value deciding function gij and the value holding function Pij of each digit. Simultaneously, the logical gates 23 - 24 produce the value deciding functions and the value holding functions of the digits covering a high-order one through its own one. The logical gates 47 - 54 select the input data X1 and Y1. The gij (0<=i<=7) and the Pij (0<=i<=7) of each digit itself are obtained from the input data by the prescribed computing operations. Thus g77 is equal to 1 with X7<Y7 and Y7 is outputted to Z7 from a gate 36. In this case, g67, g47 and digit borrow g07 are all equal to 1 and Yi (0<=i<=7) is outputted to Zi (0<=i<=7). When Xj YYj is satisfied with Xj (4<=j<=7) and Yj (4<=j<=7), g47 and P47 are equal to 0 and 1 respectively and Xj is outputted to Zj. Furthermore it is easily known at a gate 43 that Yk (0<=k<=3) is outputted with X3<Y3. An output selection signal is divided into g77, g67, g47 and g07 and therefore the load of each selection signal is never increased at one time despite the increase of the number of digits.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、演算装置に係り、特に2つのデータの最大値
あるいは最小値を求める演算装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an arithmetic device, and more particularly to an arithmetic device that calculates the maximum or minimum value of two pieces of data.

従来の技術 従来、2つの数値データの最大値あるいは最小値は次の
ような方法で求められていた。まず2つの数値データの
減算を行ない、この時に最上位桁から桁借りが出るかど
うかによって2つの数値データの大小関係を判断し、2
つの数値データのうちいずれかを選択して出力していた
。第2図に前述した方法を実現する構成の一例を示す。
BACKGROUND OF THE INVENTION Conventionally, the maximum value or minimum value of two numerical data has been determined by the following method. First, two numerical data are subtracted, and at this time, the magnitude relationship between the two numerical data is determined depending on whether a digit is borrowed from the most significant digit.
One of the two numerical data was selected and output. FIG. 2 shows an example of a configuration for realizing the method described above.

第2図では、8桁の数値データX =X7XsX6X4
X3X2XI X@とY = yT ys V s Y
 a V s V 2V + yaとの減算X−Yによ
る最上位桁からの桁借りの有無は桁借りb7によって示
される。つまり、b7が”0”の時は最上位桁からの桁
借りが発生せず、b7が”1”の時は最上位桁からの桁
借りが発生していることになる。さらに、桁借りが発生
していればXとYの大小関係はX<Yとなり、桁借りが
発生していなければX≧Yとなる。論理ゲー)100〜
107はb丁が”0”の時Xを、b7が”1”の時Yを
出力する(7) テZ = Z? Zs、Zs ZJ 
Zs Zg Z+ Z@はX、  Yの最大値を表わす
ことになる。
In Figure 2, 8-digit numerical data X = X7XsX6X4
X3X2XI X@ and Y = yT ys V s Y
Whether a digit is borrowed from the most significant digit by subtraction X-Y with a V s V 2V + ya is indicated by a digit borrow b7. In other words, when b7 is "0", no borrowing from the most significant digit occurs, and when b7 is "1", borrowing from the most significant digit occurs. Furthermore, if borrowing occurs, the magnitude relationship between X and Y becomes X<Y, and if borrowing does not occur, X≧Y. logic game) 100~
107 outputs X when b7 is "0" and Y when b7 is "1" (7) TeZ = Z? Zs, Zs ZJ
Zs Zg Z+ Z@ represents the maximum value of X and Y.

ここでX、  Yからb7を求める論理について詳しく
説明する。一般に0桁のデータW=v、w、−,・・・
WIN−トv=vllV、−1・・・v、vaミノ算W
−■において、最上位桁からの桁借りす。は桁借り生成
関数■。+n−1+桁借り伝搬信号1pn+s−1+n
−1桁からの桁借りbn−1によって次式で表わされる
Here, the logic for obtaining b7 from X and Y will be explained in detail. Generally, 0-digit data W=v, w, -,...
WIN-to v=vllV, -1...v, va mino calculation W
- In ■, borrow a digit from the most significant digit. is a borrow generation function■. +n-1+digit borrow propagation signal 1pn+s-1+n
It is expressed by the following formula by borrowing bn-1 from -1 digit.

t)+”lH+ +a−+”lpn+n−+ ・1)n
−1−1i)ここでi≧jであるi、jにおいて、桁借
り生成関数’@ l * Jはj桁目からi桁目まで減
算を行った場合に上位へ桁借りが生成されることを表わ
し、+、、。
t)+"lH+ +a-+"lpn+n-+ ・1)n
-1-1i) Here, for i and j where i≧j, the borrow generation function '@ l * J means that when subtraction is performed from the j-th digit to the i-th digit, a borrow is generated in the upper order. Represents +,,.

1はj桁目からi桁目まで減算を行った場合に、下位か
ら桁借りがあった場合に上位へ桁上りを伝搬することを
表わしている。このことから、各桁目身の桁借り生成関
数1g1.1および桁借り伝搬関数11.1は入力デー
タの各桁の値wl +Vlより以下のように与えられる
。すなわち、 +1.、ニーW、・V ・・・(2) 1 m + 、 + ” コ町1「V +または、11
+Vl              ・・・(3)が成
り立つ。またi≧j≧にの関係を有するt+Jおよびk
に対して以下の関係式が成り立つ。すなわち、 !。+、b:Ig++1”Iel、+・I@J−1,k
    ・・・(4)Iel、b:Iel、t・Iel
−1,k        ・・・(5)である。この(
2)〜(4)式により、ある基準となる桁kから桁iま
での桁借り生成関数L11.におよび桁借り伝反感数1
11.kを求めることができる。すなわち、減算を行う
各々の桁から(2)および(3)で表される各桁目身の
桁借り生成関数IQ l 、 Iおよび桁借り伝搬関数
1@1.1を求め、(4)および(5)式を繰返し用い
である基準となる桁kから各々の桁までの桁借り生成関
数1++I+におよび桁借り伝搬関数1p1.kを求め
ることができる。以上のことより全ての桁の減算を考え
たときのi桁目の桁借りblは(1)を拡張した次式で
与えられる bl:I。l+1”Iel−+、3・bj−1・・・(
6)また(6)式においてj=Oとおけば 1)l”ll 會+夏9番−鵞 、・ ・b−1・ ・
 ・ (7)となる。ここです、は最下位桁への桁借り
を意味しており、b−1を”0”とすることでW−■の
演算に対する各桁からの桁借りを求めることができ、1
=nとすることで最上位桁からの桁借りす、を求めるこ
とができる。第2図には各桁におけるbl、+1.1.
111をi、jに実際の値を入れて示しである。以上述
然たように従来の構成では、X−Yの演算に対する各桁
からの桁借りを最下位桁から最上位桁へ伝搬させること
で最上位桁からの桁借りb7を求め、このb7によって
X七Yのどちらか一方を選択することにより、XとYの
最大値あるいは最小値を求めていた。
1 indicates that when subtraction is performed from the j-th digit to the i-th digit, if a digit is borrowed from a lower digit, the carry is propagated to an upper digit. From this, the borrow generation function 1g1.1 and the borrow propagation function 11.1 for each digit are given as follows from the value wl +Vl of each digit of the input data. That is, +1. , Knee W, ・V...(2) 1 m + , + ”Komachi 1 ``V + or 11
+Vl...(3) holds true. Also, t+J and k have the relationship i≧j≧
The following relational expression holds true for . In other words,! . +, b: Ig++1"Iel, +・I@J-1,k
...(4) Iel, b: Iel, t・Iel
-1,k...(5). this(
2) to (4), a borrow generation function L11 from digit k to digit i serving as a certain reference. 1 and the number of negative reactions
11. k can be found. That is, from each digit to be subtracted, find the borrow generation function IQ l , I and the borrow propagation function 1@1.1 for each digit represented by (2) and (3), and then calculate (4) and Equation (5) is repeatedly used to generate a borrow generation function 1++I+ from a certain reference digit k to each digit, and a borrow propagation function 1p1. k can be found. From the above, when considering subtraction of all digits, the i-th digit borrow bl is given by the following formula, which is an extension of (1): bl:I. l+1"Iel-+, 3・bj-1...(
6) Also, if we set j=O in equation (6), then 1) l”ll meeting + summer 9th - goose, ・ ・ b-1 ・ ・
・(7) becomes. Here, means borrowing to the least significant digit, and by setting b-1 to "0", you can find the borrowing from each digit for the operation of W-■, and 1
By setting = n, it is possible to find the borrowing of digits from the most significant digit. Figure 2 shows bl, +1.1.
111 is shown by entering the actual values in i and j. As mentioned above, in the conventional configuration, the borrow from each digit for the operation of The maximum or minimum value of X and Y was determined by selecting either one of X and Y.

発明が解決しようとする課題 以上説明したようなデータの最大最小値選択回路の構成
では、最上位桁z7のように自分自身の桁の桁借り1゜
7.7がOかIかがわかれば即座にx丁か7丁のどちら
を選択するかが決定できる場合でも、下位桁からの桁借
りを待たなければ、X?1 77の選択を決定すること
ができなかった。また、データの全桁を、最上位桁から
の桁借りだけによって選択するのでデータの桁数が多く
なれば最上位桁の桁借りにかかる負荷が大きくなり、結
果として最大最小値の出力が遅くなるという課題を有し
ていた。
Problems to be Solved by the Invention In the configuration of the data maximum/minimum value selection circuit as explained above, if it is known whether the borrowed digit 1°7.7 of the own digit, such as the most significant digit z7, is O or I. Even if it is possible to immediately decide whether to select digits x or 7, if you do not wait for the digit borrowing from the lower digit, then 177 selections could not be determined. Also, since all digits of data are selected only by borrowing from the most significant digit, the larger the number of digits in the data, the greater the load on borrowing from the most significant digit, resulting in slower output of maximum and minimum values. We had the challenge of becoming.

本発明は係る点に鑑みてなされたもので、データ最大最
小値の選択信号を生成する回路の構成を変更することに
より従来と同じ回路規模でかつ従来より高速な、データ
の最大最小値出力を可能にする最大最小値選択回路を提
供することを目的としている。
The present invention has been made in view of the above points, and by changing the configuration of the circuit that generates the selection signal of the maximum and minimum data values, it is possible to output the maximum and minimum data values with the same circuit scale as the conventional one and at a higher speed than the conventional one. The purpose of the present invention is to provide a maximum/minimum value selection circuit that enables the maximum/minimum value selection circuit.

課題を解決するための手段 本発明は上記課題を解決するため、2つの数値データの
各桁毎の値を比較し、この比較の結果よりわかる各桁毎
の大小関係を最上位桁から最下位桁に向かって伝搬させ
ることにより、前記2つの数値データを比較し、これら
の最大値あるいは最小値を出力するように構成されてい
る。
Means for Solving the Problems In order to solve the above problems, the present invention compares the values of each digit of two numerical data, and calculates the magnitude relationship of each digit from the most significant digit to the least significant digit. By propagating toward the digit, the two numerical data are compared and the maximum or minimum value thereof is output.

作用 本発明は上記した構成により、2つの数値データの各桁
毎の大小関係が最上位桁から最下位桁に向って伝搬され
る。つまり大小関係が最上位桁から最下位桁へと順に決
定していくのであるが、i〉jを満すようなtt  j
にライてX = X、X、−+ ・・・X+ Xe−Y
” 3’*711−+・・・3’+ 3’@の2ツノチ
ータカ、xI>yであった時は1桁より下位桁の大小関
係を比較するまでもなく明らかにX>Yが成り立つ。す
なわち、各桁の大小関係が最上位桁から最下位桁へと順
に決定していくことによって2の数値データの大小関係
を高速に決定することができる。
Effect of the Invention With the above-described configuration, the present invention propagates the magnitude relationship of each digit of two numerical data from the most significant digit to the least significant digit. In other words, the magnitude relationship is determined in order from the most significant digit to the least significant digit, and tt j that satisfies i>j
Lie on X = X, X, -+ ...X+ Xe-Y
” 3'*711-+...3'+ 3'@2 horned hawk, when xI>y, there is no need to compare the magnitude relationship of the lower digits than the first digit, and X>Y clearly holds true. That is, by determining the magnitude relationship of each digit in order from the most significant digit to the least significant digit, the magnitude relationship of the numerical data of 2 can be determined at high speed.

実施例 第1図は本発明の一実施例における最大最小値選択回路
の回路図である。第1図において、I〜23は各桁の大
小関係決定関数、大小関係保留関数を生成するための論
理ゲート、24〜34は上位桁から自分の桁までの大小
関係決定関数、大小関係保留関数を生成するための論理
ゲート、47〜54は上位桁から自分の桁までの大小関
係によって入力XnCn=0. I、 2.3.4.5
. e、  7)かY++(n=o、I。
Embodiment FIG. 1 is a circuit diagram of a maximum/minimum value selection circuit in an embodiment of the present invention. In FIG. 1, I to 23 are logic gates for generating a magnitude relationship determination function and a magnitude relationship reservation function for each digit, and 24 to 34 are magnitude relationship determination functions and magnitude relationship reservation functions from the upper digit to its own digit. Logic gates 47 to 54 for generating input XnCn=0. I, 2.3.4.5
.. e, 7) or Y++ (n=o, I.

2、3.4.5.  llf、  7)のどちらかを選
択し、Zn(n=0. 1.2. 3.4. 5.6.
 7)に出力するための論理ゲート、35〜4Bは論理
反転のためのインバータである。ここで前述の大小関係
決定関数、大小関係保留関数について説明する。i≦j
であるi。
2, 3.4.5. llf, 7) and Zn (n=0. 1.2. 3.4. 5.6.
7), and 35 to 4B are inverters for logic inversion. Here, the above-mentioned magnitude relationship determining function and magnitude relationship reservation function will be explained. i≦j
is i.

jにおいて大小関係決定関数(以下決定関数と記す)g
l、+はi桁目からj桁目までは特定の大小関係が決定
していることを示しく第1回ではXくYが決定していれ
ばg+、+=1)大小関係保留関数(以下保留関数と記
す)P+、+はi桁目からj桁目までは特定の大小関数
はまだ決定していないことを示す。このことから各桁目
身の決定関数g+、+*  および保留関数P+、jは
入力データXI+  7.より以下のように与えられる
。すなわち g 1. + ”””XI ” Y I・・・(7) h、+=L−−71−  または :□、+7 ・・・(8) が成り立つ。またi≦J:akの関係を育するI、  
Jおよびkに対して以下の関係式が成り立つ。すなわち
g +、*= g +、に+P+、+ ” g 1.J
−1°゛(9)h、h=P1.k” P+、ノー1  
     ・・・(10)である。この(7)〜(10
)式によりある基準となる桁Iから桁kまでの決定関数
g+、*t  保留関数P1.kを求めることができる
。以上のことを踏まえて、第1図に表わされる回路の実
際の動作について具体的に説明する。まず、各桁目身の
決定関数g+、+(0≦1≦7)と保留関数P+、+(
0≦1≦7)がそれぞれ求められる。XT<YTならば
g1□は”!”となるので論理ゲート3Gより27には
y7が出力される。この時g77が”l”になることに
よってg 671  g 47+  g a7が全て”
■”となりZ+ (0:a 1≦7)ニハY +(0≦
1≦7)力出力すれる。またX、(4≦j≦7)、Y+
(4≦j≦7)においてXj≧y1の時は、ga7がI
I Q +1.  p、7がIll”となるのでz、(
4≦j≦7)にはχ、(4≦j≦7)が出力される。ま
た論理ゲート43においてはglI3が決定するまでz
、(φ≦に≦3)にはXk(O≦に≦3)、yk(0≦
に≦3)のどちらが出力されるかわからないが、X3〈
y3の時はyb(0≦に≦3)が出力されることがすぐ
にわかる。本実施例では、最大値出力について述べたが
、最小値の出力についても同様にして構成される。以上
の説明かられかるように2つの数値データを各桁毎に最
上位桁から最下位桁へ向かって大小関係を比較し、結果
を順次伝搬させて行けば、高速に2つの数値データの最
大値あるいは最小値を選択することができる。さらに(
2)〜(5)式と(7)〜(10)式は変数は異なるが
論理的には同じ式であるので従来のものと回路規模はほ
ぼ同じである。なお、第1図に示されるように出力を選
択する信号は全桁共通の信号ではなく、g 7?I  
g 6?l  g 47*  g a7と分かれている
ので、桁数が増えてもそれぞれの負荷が一度に大きくな
ることはない。
In j, the magnitude relationship determination function (hereinafter referred to as determination function) g
l, + indicate that a specific magnitude relationship has been determined from the i-th digit to the j-th digit. P+ and + (hereinafter referred to as pending functions) indicate that the specific magnitude function from the i-th digit to the j-th digit has not been determined yet. From this, the decision functions g+, +* and reservation functions P+, j for each digit are input data XI+7. It is given as follows. That is, g1. + """XI" Y I...(7) h, +=L--71- or: □, +7...(8) holds true. Also, I, which fosters the relationship i≦J:ak,
The following relational expression holds true for J and k. That is, g +, *= g +, +P+, + ” g 1.J
−1°゛(9)h, h=P1. k” P+, No 1
...(10). These (7) to (10)
) determination function g+, *t reservation function P1. k can be found. Based on the above, the actual operation of the circuit shown in FIG. 1 will be specifically explained. First, the decision function g+, +(0≦1≦7) of each digit and the reservation function P+,+(
0≦1≦7) are obtained. If XT<YT, g1□ becomes "!", so y7 is output from logic gate 3G to 27. At this time, g77 becomes "l", so g 671 g 47 + g a7 are all.
■” becomes Z+ (0:a 1≦7) Niha Y + (0≦
1≦7) Force is output. Also, X, (4≦j≦7), Y+
(4≦j≦7), when Xj≧y1, ga7 is I
IQ +1. Since p, 7 becomes "Ill", z, (
If 4≦j≦7), χ, (4≦j≦7) is output. In addition, in the logic gate 43, z until glI3 is determined.
, (φ≦≦3), Xk (O≦≦3), yk (0≦
I don't know which one (≦3) will be output, but if X3<
It is immediately clear that when y3, yb (0≦≦3) is output. In this embodiment, the maximum value output has been described, but the minimum value output is configured in the same manner. As you can see from the above explanation, if you compare the magnitude relationship of two numerical data for each digit from the most significant digit to the least significant digit and propagate the results sequentially, you can quickly reach the maximum value of the two numerical data. You can choose a value or a minimum value. moreover(
Equations 2) to (5) and Equations (7) to (10) have different variables but are logically the same, so the circuit scale is almost the same as the conventional one. Note that, as shown in Figure 1, the signal for selecting the output is not a signal common to all digits, but g7? I
g 6? Since it is divided into l g 47 * g a7, even if the number of digits increases, the load on each one does not increase at the same time.

発明の効果 以上述べてきたように、本発明によれば、データの各桁
毎の大小関係の伝搬を最上位桁から最下位桁に向けて行
うことにより、従来と同じ回路規模でかつ従来より高速
なデータの最大最小値出力を得ることができ、実用上極
めて有用である。
Effects of the Invention As described above, according to the present invention, by propagating the magnitude relationship for each digit of data from the most significant digit to the least significant digit, the circuit scale is the same as that of the conventional one, and the circuit size is the same as that of the conventional one. It is possible to obtain maximum and minimum value output of data at high speed, and is extremely useful in practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における最大最小値選択回路
の回路図、第2図は従来方法の構成を示す最大最小値選
択回路の回路図である。 1〜23・・・・各桁の大小関係決定関数、大小関係保
留関数を生成する論理ゲート、24〜34・・・・上位
桁から自分の桁までの大小関係決定関数、大小関係保留
関数を生成する論理ゲート、47〜54・・・・入力デ
ータを選択する論理ゲート。
FIG. 1 is a circuit diagram of a maximum/minimum value selection circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a maximum/minimum value selection circuit showing the configuration of a conventional method. 1 to 23... Logic gates that generate magnitude relation determination functions and magnitude relation reservation functions for each digit, 24 to 34 ... magnitude relation determination functions and magnitude relation reservation functions from the upper digit to its own digit. Logic gates to generate, 47 to 54...Logic gates to select input data.

Claims (1)

【特許請求の範囲】[Claims] 2つの数値データの各桁毎の値を比較し、この比較の結
果よりわかる各桁毎の大小関係を最上位桁から最下位桁
に向って伝搬させることにより、前記2つの数値データ
を比較し、前記2つの数値データのうち最大値あるいは
最小値を選択して出力することを特徴とする最大最小値
選択回路。
The two numerical data are compared by comparing the values of each digit of the two numerical data and propagating the magnitude relationship of each digit found from the result of this comparison from the most significant digit to the least significant digit. , a maximum/minimum value selection circuit which selects and outputs the maximum value or the minimum value from the two numerical data.
JP14786489A 1989-06-09 1989-06-09 Maximum/minimum value selecting circuit Pending JPH0312735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14786489A JPH0312735A (en) 1989-06-09 1989-06-09 Maximum/minimum value selecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14786489A JPH0312735A (en) 1989-06-09 1989-06-09 Maximum/minimum value selecting circuit

Publications (1)

Publication Number Publication Date
JPH0312735A true JPH0312735A (en) 1991-01-21

Family

ID=15439973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14786489A Pending JPH0312735A (en) 1989-06-09 1989-06-09 Maximum/minimum value selecting circuit

Country Status (1)

Country Link
JP (1) JPH0312735A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513362A (en) * 1992-04-23 1996-04-30 Matsushita Electric Industrial Co., Ltd. Method of and apparatus for normalization of a floating point binary number

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486235A (en) * 1987-09-28 1989-03-30 Nec Corp Comparator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486235A (en) * 1987-09-28 1989-03-30 Nec Corp Comparator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513362A (en) * 1992-04-23 1996-04-30 Matsushita Electric Industrial Co., Ltd. Method of and apparatus for normalization of a floating point binary number

Similar Documents

Publication Publication Date Title
Warid Optimal power flow using the AMTPG-Jaya algorithm
JPH0776911B2 (en) Floating point arithmetic unit
JPH01265347A (en) Address generating device
US12001937B2 (en) Optical neural network, data processing method and apparatus based on same, and storage medium
JP2021056734A (en) Information processing device, information processing method, and information processing program
JPH03135627A (en) Fuzzy arithmetic unit
JPH0312735A (en) Maximum/minimum value selecting circuit
JPH0651953A (en) Adder
Wyrwoł Implementation of the FATI hierarchical fuzzy inference system using the immutability decomposition method
JPH0651807A (en) Electronic fuzzy-logic controller and memory operating method
JPH04229362A (en) Learning machine
JPH0464091B2 (en)
El-Hajj et al. Time domain analysis of linear systems using spreadsheets
Yeh et al. On the study of logarithmic time parallel adders
JPS63121987A (en) Neuron type computer
JPH07210542A (en) Neuron circuit
TWI732572B (en) Memory device and operation method thereof
JP2681968B2 (en) Arithmetic processing unit
JP2653134B2 (en) Arithmetic processing unit
Guo et al. Cloud Computing Resource Load Prediction Based on the Improved Particle Swarm Algorithm Optimizing GRU-RNN Model
JPS6349835A (en) Arithmetic processor
JPS62133528A (en) Inspecting method for array type multiplying device
JP2767625B2 (en) Fuzzy inference apparatus and operation method thereof
JPH05241613A (en) Integrated circuit for vss control
JPH04246722A (en) Adder/subtracter