JPH03120420A - Absolute encoder - Google Patents

Absolute encoder

Info

Publication number
JPH03120420A
JPH03120420A JP1257641A JP25764189A JPH03120420A JP H03120420 A JPH03120420 A JP H03120420A JP 1257641 A JP1257641 A JP 1257641A JP 25764189 A JP25764189 A JP 25764189A JP H03120420 A JPH03120420 A JP H03120420A
Authority
JP
Japan
Prior art keywords
code
parallel
signal
bit
absolute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1257641A
Other languages
Japanese (ja)
Inventor
Tetsuo Hattori
徹夫 服部
Yasushi Ono
康 大野
Takeshi Matsumoto
豪 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP1257641A priority Critical patent/JPH03120420A/en
Publication of JPH03120420A publication Critical patent/JPH03120420A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the absolute encoder which is decreased in the number of signal cables and has high practicability by providing a parallel-series converting means, a transmitting means, and a series-parallel converting means. CONSTITUTION:A one-track type absolute code which represents (n)-bit position information is formed on a code plate 11. A detection part 9 is provided with (n) sensors which read the momentary relative positions of the code plate 11 and detection part 9 in their relative motion out of the absolute code pattern on the code plate 11 as an (n)-bit code signal in parallel and outputs the (n)-bit position information on the relative positions of the code plate 11 and detection part 9 according to the code signal. The parallel-series converting means 1 arranges codes which are detected by the sensors in parallel on a time base according to a specific clock to generate a signal and the transmitting means 6 transmits the converted code to the series-parallel converting means 2 as electric pulses propagated in a cable, an FM radio wave propagated in a space, etc. The means 2 reconverts the received serial signal into the (n)-bit parallel signal.

Description

【発明の詳細な説明】 ca業上の利用分野〕 本発明は、例えば、X−Yステージ等の精密位置決め装
置におけるモータ回転角度の制御に応用されて好適な、
実用性を高めたアブソリュートエンコーダに関する。
[Detailed Description of the Invention] Field of Application in the CA Industry] The present invention is suitable for application to, for example, controlling the rotation angle of a motor in a precision positioning device such as an X-Y stage.
Regarding absolute encoders with improved practicality.

C従来の技術] それぞれの回転角度または位置座標に対応する特異なコ
ードパターンを形成した符号板を適当なセンサで検出し
、回転軸の回転角度や直線運動体の位置座標を電気信号
として出力するアブソリエートエンコーダは、様々な分
野における装置自動化の進展に伴い用途を拡大している
が、半導体製造装置を含むいくつかの分野では、装置動
作の複雑化や精密化に伴い、さらに高分解能、高、ビッ
ト数であるとともに信頼性や実用性も高いものが要求さ
れている。
C. Prior Art] A code plate with a unique code pattern corresponding to each rotation angle or position coordinate is detected by an appropriate sensor, and the rotation angle of the rotation axis or the position coordinate of the linearly moving body is output as an electrical signal. The use of absolute encoders is expanding with the progress of equipment automation in various fields, but in some fields including semiconductor manufacturing equipment, higher resolution and higher resolution are required as equipment operations become more complex and precise. , a high number of bits as well as high reliability and practicality are required.

第2図は、本願出願人が先に出願した特願昭63−17
2557号の発明に係るアブソリュートエンコーダの一
例を示し、センサS1〜S5を用いて座標トラック11
から5ビツトのアブソリュートコードを読取ることによ
り、座標変換メモリ4のデータラインD1〜D5に計測
部9と座標トラック11との相対位置座標値を出力させ
るアブソリニートエンコーダである。
Figure 2 shows the patent application filed earlier by the applicant in 1983-17.
An example of the absolute encoder according to the invention of No. 2557 is shown, and the coordinate track 11 is
This is an absolute encoder that outputs relative position coordinate values between the measuring section 9 and the coordinate track 11 to the data lines D1 to D5 of the coordinate conversion memory 4 by reading a 5-bit absolute code from the coordinate conversion memory 4.

本従来例における座標トラック11は、1トラック型の
5ビツトのアブソリュートコードを明暗パターンで表現
したもので、このコードは座標トラック11に対し矢印
方向に相対移動する計測部9に設けられた反射光検出型
のセンサS1〜S5により5ビツト分並列に検出される
。また、計測部9は、センサS1〜S5が検出した5ビ
ツトのコード信号を波形整形するためのシュミットトリ
ガ18を備える。一方、演算部lOは、計測部9から送
られた並列なコード信号の入力調整(レベル、イソピー
ダンスを含む)を行なう整合器3、アドレスラインA1
〜A5に人力されたビット信号を並列変換してデータラ
インD1〜D5に出力する座標変換メモリ4を備える。
The coordinate track 11 in this conventional example is a 1-track type 5-bit absolute code expressed in a light and dark pattern, and this code is a reflected light provided in a measuring section 9 that moves relative to the coordinate track 11 in the direction of the arrow. Five bits are detected in parallel by detection type sensors S1 to S5. The measurement unit 9 also includes a Schmitt trigger 18 for shaping the waveform of the 5-bit code signal detected by the sensors S1 to S5. On the other hand, the arithmetic unit 1O includes a matching unit 3 that performs input adjustment (including level and isopedance) of parallel code signals sent from the measurement unit 9, and an address line A1.
A coordinate conversion memory 4 is provided which parallel-converts manually input bit signals and outputs them to data lines D1-D5.

また、計測部9の出力コネクタ19と演算部10の入力
コネクタ20との間は5本の信号ケーブル21〜25で
結ばれる。
Further, the output connector 19 of the measurement section 9 and the input connector 20 of the calculation section 10 are connected by five signal cables 21 to 25.

本従来例では、センサS1〜S5により、座標トラック
11のアブソリュートコードが5ビツト分同時に読取ら
れ、それぞれのビット信号は並列信号として出力コネク
タ19、信号ケーブル21〜25、入力コネクタ20を
介して演算部10の整合器3に入力され、ここで入力調
整を受けた後に座標変換メモリ4で、例えばBCDコー
ド等の実用的な座標値に変換される。
In this conventional example, the sensors S1 to S5 simultaneously read five bits of the absolute code of the coordinate track 11, and each bit signal is calculated as a parallel signal via the output connector 19, signal cables 21 to 25, and input connector 20. The coordinates are inputted to the matching unit 3 of the section 10, where they are input adjusted, and then converted into practical coordinate values, such as a BCD code, in the coordinate conversion memory 4.

[発明が解決しようとする課題〕 上述の5ビツトのアブソリュートエンコーダの計測部9
と演算部10との間は、5ビツトの並列情報を伝送する
ための5本の信号ケーブル21〜25で結ばれるが、本
形式に係るより高ビット数なアブソリュートエンコーダ
の計測部9と演算部10との間は、そのビット数に応じ
たさらに多数本の並列な信号ケーブルで結ばれる。
[Problem to be solved by the invention] Measurement unit 9 of the above-mentioned 5-bit absolute encoder
and the calculation unit 10 are connected by five signal cables 21 to 25 for transmitting 5-bit parallel information. 10 is connected with a larger number of parallel signal cables depending on the number of bits.

半導体製造装置の分野等で要求される角度検出性能の高
分解能化に伴い、さらにビット数を増加させたエンコー
ダも製作されているが、ここで必要とされる多数本の並
列な信号ケーブルは、ケーブル束の柔軟性を失わせてエ
ンコーダ取扱いの妨げとなり、製作や修理も複雑化され
る。また、断線を発生して信頼性を低下し、コネクタ等
を巨大化してエンコーダシステム全体の小型化の妨げと
なりた。また、ケーブルの柔軟性を優先した場合は、雑
音シールドの不完全さから雑音に弱い、高周波数を扱え
ない等の問題を発生して実用性を損なわせた。
With the increasing resolution of angle detection performance required in the field of semiconductor manufacturing equipment, encoders with an even greater number of bits are being manufactured. This makes the cable bundle less flexible, hinders encoder handling, and complicates fabrication and repair. In addition, disconnections occurred, reducing reliability, and the connectors and the like became huge, which hindered miniaturization of the entire encoder system. Furthermore, if priority was given to the flexibility of the cable, problems such as susceptibility to noise due to incomplete noise shielding and inability to handle high frequencies occurred, impairing practicality.

本発明は、信号ケーブルの本数を減らした実用性の高い
アブソリュートエンコーダを提供することを目的とする
An object of the present invention is to provide a highly practical absolute encoder with a reduced number of signal cables.

[課題を解決するための手段] 本発明に係るアブソリュートエンコーダは、位置信−号
を与えるアブソリュートコードパターンを1トラックに
形成した符号板(11)と、符号板と相対移動可能であ
ってコードを並列に検出するための所定複数個のセンサ
が設けられた検出部(9) とからなる1トラック型の
アブソリュートエンコーダにおいて、 センサによJ検出されたコードを直列信号に変換する並
列−直列変換手段(1)と、手段(1)の出力を伝送す
る伝送手段(6) と、手段(6)により伝送された直
列信号を並列位置信号に戻す直列−並列変換手段(2)
とを設けたものである。
[Means for Solving the Problems] The absolute encoder according to the present invention includes a code plate (11) in which an absolute code pattern for giving a position signal is formed in one track, and a code plate (11) that is movable relative to the code plate and that can encode the code. A one-track absolute encoder comprising a detection section (9) provided with a predetermined plurality of sensors for parallel detection, and a parallel-to-serial conversion means for converting the code detected by the sensor into a serial signal. (1), transmission means (6) for transmitting the output of means (1), and serial-to-parallel conversion means (2) for converting the serial signal transmitted by means (6) into a parallel position signal.
It has been established that

[作 用] 本発明に係るアブソリュートエンコーダにおいて符号板
(11)には、nビットの位置情報を与える1トラック
型のアブソリュートコードが、例えば透明部、不透明部
を組合せたパターンとして形成される。一方、検出部(
9)には、符号板(11)と検出部(9)との間の相対
移動に伴う刻々の相対位置を、符号板(11)のアブソ
リュートコードパターンからnビットのコード信号とし
て並列に読取るn個のセンサが設けられる。但し検出の
確度を向上させるために1ビット当り複数個のセンナを
設ける等の場合、設けられるセンサの総数はn個以上で
ある。検出部(9) は、これらのセンサが検出した並
列なnビットのコード信号に従って、符号板(11)と
検出部(9)の相対位置を示すnビットの位置情報を出
力する。
[Function] In the absolute encoder according to the present invention, a one-track absolute code that provides n-bit position information is formed on the code plate (11) as a pattern that is a combination of transparent parts and opaque parts, for example. On the other hand, the detection part (
9) involves reading in parallel the momentary relative positions of the code plate (11) and the detection unit (9) as n-bit code signals from the absolute code pattern of the code plate (11). sensors are provided. However, if a plurality of sensors are provided per bit in order to improve detection accuracy, the total number of sensors provided is n or more. The detection section (9) outputs n-bit position information indicating the relative position of the code plate (11) and the detection section (9) according to the parallel n-bit code signals detected by these sensors.

本発明に係るアブソリュートエンコーダにおいて並列−
直列変換手段(1)は、センサにより並列に検出された
コードを、所定のクロックに従って時間軸上に配置して
直列信号に変換する。伝送手段(6) は、直列信号に
変換されたコードをケーブルを伝播する電気パルスや空
間を伝播するFM電波等として次の直列−並列変換手段
(2) まで伝達する。直列−並列変換手段(2)は、
受取った直列信号を再度、nビットの並列信号に変換す
るもので、センサが検出したnビットのコード形式、す
なわち1トラック型アブソリユ一トコード形式にそのま
ま戻しても良いが、次段の入力形態に応じてBCDコー
ド等の信号形式とするのが実用的である。
In the absolute encoder according to the present invention, parallel -
The serial conversion means (1) converts the codes detected in parallel by the sensors into serial signals by arranging them on the time axis according to a predetermined clock. The transmission means (6) transmits the code converted into a serial signal to the next serial-to-parallel conversion means (2) as an electric pulse propagating through a cable, an FM radio wave propagating in space, or the like. The serial-parallel conversion means (2) is
It converts the received serial signal into an n-bit parallel signal again, and it can be returned to the n-bit code format detected by the sensor, that is, the 1-track absolute code format, but it is not possible to change the input format to the next stage. Accordingly, it is practical to use a signal format such as a BCD code.

[実施例] 本発明の実施例を図面を参照して説明する。本実施例は
、従来の技術で説明したアブソリュートエンコーダに本
発明を応用して信号ケーブルの減数を図ったものである
[Example] An example of the present invention will be described with reference to the drawings. This embodiment is an attempt to reduce the number of signal cables by applying the present invention to the absolute encoder described in the prior art section.

第1図は、本発明の実施例に係るアブソリュートエンコ
ーダの概略な構成を示し、従来例と同様に、センサS1
〜S5を用いて座標トラック11から5ビツトのアブソ
リュートコードを読取ることにより、座標変換メモリ4
のデータラインDI〜D5に計測部9と座標トラック1
1との相対位置座標値を出力させるものである。
FIG. 1 shows a schematic configuration of an absolute encoder according to an embodiment of the present invention, and similarly to the conventional example, the sensor S1
By reading the 5-bit absolute code from the coordinate track 11 using ~S5, the coordinate transformation memory 4
The measurement unit 9 and the coordinate track 1 are connected to the data lines DI to D5.
This outputs the relative position coordinate value with respect to 1.

本実施例における座標トラック11は、1トラック型の
5ビツトのアブソリュートコードを明暗パターンで表現
したもので、このコードは座標トラック11に対し矢印
方向に相対移動する計測部9に設けられた反射光検出型
のセンサs1〜s5により5ビツト分並列に検出される
。また、計測部9は、センサS1〜S5が検出した5ビ
ツトのコード信号を一度蓄積し、このコード信号の各ビ
ット信号を発振器5からのクロックに従って出力ライン
に次々に転送するシフトレジスタ1と、センサS1〜S
5の出力が不安定となるコードパターンの境界部分を避
けた位置でシフトレジスタ1にコード信号を蓄積させる
第1クロツクおよび所定の時間間隔で各ビット信号を転
送させる第2クロツクを発生する発振器5とを備える。
The coordinate track 11 in this embodiment is a 1-track type 5-bit absolute code expressed in a light and dark pattern, and this code is a reflected light provided in a measuring section 9 that moves relative to the coordinate track 11 in the direction of the arrow. Five bits are detected in parallel by detection type sensors s1 to s5. The measurement unit 9 also includes a shift register 1 that once stores the 5-bit code signal detected by the sensors S1 to S5 and sequentially transfers each bit signal of the code signal to the output line according to the clock from the oscillator 5. Sensor S1~S
an oscillator 5 that generates a first clock for accumulating code signals in the shift register 1 at a position avoiding code pattern boundaries where the output of the oscillator 5 becomes unstable; and a second clock for transferring each bit signal at predetermined time intervals. Equipped with.

この発振器5は、座標トラック11と並列に形成された
インクリメンタルなパターンからなる制御トラック(図
示しない)を別のセンサ(図示しない)で検出し゛て上
述したような各クロックの同期制御を行なう。一方、演
算部10は、計測部9から転送された直列信号を一度蓄
積して、発振器5からの第1クロツクに従って5本の出
力ラインに一括出力させるシフトレジスタ2と、アドレ
スラインA1〜A5に入力されたビット信号を並列変換
してデータラインD1〜D5に出力する座標変換メモリ
4と、座標変換メそり4のアドレスラインA!〜A5に
入力される入力の調整(レベル、インピーダンスを含む
)を行なう整合器3とを備える。また、計測部9の出力
コネクタc9と演算部ioの入力コネクタC10との間
は信号ケーブル6.7で結ばれる。
This oscillator 5 detects a control track (not shown) consisting of an incremental pattern formed in parallel with the coordinate track 11 with another sensor (not shown), and performs the synchronization control of each clock as described above. On the other hand, the arithmetic unit 10 has a shift register 2 that once accumulates the serial signals transferred from the measurement unit 9 and outputs them all at once to five output lines according to the first clock from the oscillator 5, and a shift register 2 that outputs the serial signals transferred to the address lines A1 to A5. A coordinate conversion memory 4 that parallel-converts input bit signals and outputs them to data lines D1 to D5, and an address line A of the coordinate conversion memory 4! - A matching box 3 that adjusts the input input to A5 (including level and impedance). Further, the output connector c9 of the measurement section 9 and the input connector C10 of the calculation section io are connected by a signal cable 6.7.

さて、本実施例において、座標トラック11からセンサ
S1〜S5により並列に検出された5ビツトのコード信
号は、第1クロツクに従ってシフトレジスタ1に取込ま
れた後に、第2クロツクに従って1本の出力ライン上に
直列情報として出力される。この出力は、コネクタC9
、信号ケーブル6、コネクタCIOを介してシフトレジ
スタ2に転送され、取込まれて元の並列なコード信号と
して蓄積される。シフトレジスタ2は、各出力ラインの
信号を第1クロツクごとに蓄積されたコード信号に書換
え、この5ビツトの並列信号は、整合器3で入力調整さ
れて座標変換メモリ4のアドレスラインA1〜A5に人
力され、実用的な座標値に変換されてデータラインD1
〜D5に出力される。
Now, in this embodiment, the 5-bit code signals detected in parallel from the coordinate track 11 by the sensors S1 to S5 are taken into the shift register 1 according to the first clock, and then output into one output according to the second clock. Output as serial information on the line. This output is connected to connector C9.
, signal cable 6, and connector CIO to the shift register 2, where it is taken in and stored as the original parallel code signal. The shift register 2 rewrites the signal on each output line into the code signal accumulated every first clock, and this 5-bit parallel signal is input-adjusted by the matching unit 3 and sent to the address lines A1 to A5 of the coordinate conversion memory 4. data line D1 after being converted into practical coordinate values.
- Output to D5.

本実施例によれば、コード信号を直列情報として伝送す
るために信号ケーブル数が少なくて済むことに加えて、
コードの並列な検出が行なわれるから電源投入時も座標
トラック11と計測部9の相対移動を行なわずに両者の
相対位置座標を求めることができ、また、座標変換メモ
リ4によりこの1トラック型アブソリユートコードから
なるコード信号を変換して、例えば絶対順位BCDコー
ドやブレコード等の使用しゃすい形式のコード信号が得
られる利点を有する。
According to this embodiment, in addition to requiring fewer signal cables to transmit code signals as serial information,
Since the codes are detected in parallel, the relative position coordinates of the coordinate track 11 and the measurement unit 9 can be determined without having to move relative to each other even when the power is turned on. It has the advantage that by converting a code signal consisting of a solitary code, a code signal in an easy-to-use format such as an absolute order BCD code or a bleed code can be obtained.

[発明の効果] 本発明に係るアブソリュートエンコーダでは信号送出側
に並列−直列変換手段(1)を、また信号受信側に直列
−並列変換手段(2)を設け、伝送手段(6) におい
てコード信号は、時間軸上に各ビット信号を配置した直
列信号として伝送されるから伝送手段(6) に必要な
チャンネル数が減る。
[Effects of the Invention] The absolute encoder according to the present invention includes a parallel-to-serial conversion means (1) on the signal sending side and a serial-to-parallel conversion means (2) on the signal receiving side, and converts the code signal in the transmission means (6). Since the signal is transmitted as a serial signal with each bit signal arranged on the time axis, the number of channels required for the transmission means (6) is reduced.

例えば、伝送手段(6) にケーブルを用いた場合完全
な雑音シールドを行なってもケーブルは細く柔軟なもの
となるから、エンコーダ取扱いが容易となり、製作や修
理も簡略化される。また、断線が発生しにくいため信頼
性が向上し、必要なコネクタとともにエンコーダシステ
ム全体の小型化を容易とする等、実用性も向上する。
For example, when a cable is used as the transmission means (6), even if complete noise shielding is performed, the cable is thin and flexible, making it easy to handle the encoder and simplifying its manufacture and repair. In addition, reliability is improved because disconnections are less likely to occur, and practicality is also improved, such as making it easier to downsize the entire encoder system together with the necessary connectors.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の実施例に係るアブソリュートエンコ
ーダの信号系回路を含む概略な構成を示す模式図である
。 第2図は、従来例のアブソリュートエンコーダの信号系
回路を含む概略な構成を示す模式図である。 [主要部分の符号の説明] S1〜S5・・・センサ 6.7・・・信号ケーブル 1.2・・・シフトレジスタ
FIG. 1 is a schematic diagram showing a general configuration including a signal system circuit of an absolute encoder according to an embodiment of the present invention. FIG. 2 is a schematic diagram showing a general configuration including a signal system circuit of a conventional absolute encoder. [Explanation of symbols of main parts] S1 to S5...Sensor 6.7...Signal cable 1.2...Shift register

Claims (1)

【特許請求の範囲】 位置信号を与えるアブソリュートコードパターンを1ト
ラックに形成した符号板(11)と、該符号板と相対移
動可能であって前記コードを並列に検出するための所定
複数個のセンサが設けられた検出部(9)とからなる1
トラック型のアブソリュートエンコーダにおいて、 前記センサにより検出された前記コードを直列信号に変
換する並列−直列変換手段(1)と、該手段(1)の出
力を伝送する伝送手段(6)と、該手段(6)により伝
送された直列信号を並列位置信号に戻す直列−並列変換
手段(2)とを設けたことを特徴とするアブソリュート
エンコーダ。
[Scope of Claims] A code plate (11) in which an absolute code pattern giving a position signal is formed in one track, and a predetermined plurality of sensors that are movable relative to the code plate and detect the codes in parallel. 1 consisting of a detection section (9) provided with
A track-type absolute encoder, comprising: parallel-to-serial conversion means (1) for converting the code detected by the sensor into a serial signal; transmission means (6) for transmitting the output of the means (1); An absolute encoder characterized in that it is provided with serial-to-parallel conversion means (2) for converting the serial signal transmitted by (6) into a parallel position signal.
JP1257641A 1989-10-02 1989-10-02 Absolute encoder Pending JPH03120420A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1257641A JPH03120420A (en) 1989-10-02 1989-10-02 Absolute encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1257641A JPH03120420A (en) 1989-10-02 1989-10-02 Absolute encoder

Publications (1)

Publication Number Publication Date
JPH03120420A true JPH03120420A (en) 1991-05-22

Family

ID=17309063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1257641A Pending JPH03120420A (en) 1989-10-02 1989-10-02 Absolute encoder

Country Status (1)

Country Link
JP (1) JPH03120420A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123279A1 (en) * 2007-03-26 2008-10-16 Toshiba Kikai Kabushiki Kaisha Phase detection device and position detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123279A1 (en) * 2007-03-26 2008-10-16 Toshiba Kikai Kabushiki Kaisha Phase detection device and position detection device
US8271221B2 (en) 2007-03-26 2012-09-18 Toshiba Kikai Kabushiki Kaisha Phase detection device and position detection device

Similar Documents

Publication Publication Date Title
CN108362208A (en) A kind of pseudorandom code channel grating scale and its read method
EP2474902B1 (en) Signal processing apparatus for encoders
JPS6148088B2 (en)
FI64998C (en) MAETVAERDEOMVANDLARE FOER ROTATIONSPOSITION AV EN ROTERANDE AXL
JPH03120420A (en) Absolute encoder
JPH0412223A (en) Position detecting device
US5572018A (en) Method and apparatus to detect absolute position using encoder having a counter clear signal
CN112556733A (en) Multi-resolution output increment photoelectric encoder, chip and code disc
CN218411219U (en) Code disc type encoder
US4199676A (en) Encoder
CN214470936U (en) Multi-resolution output increment photoelectric encoder, chip and code disc
CN111238547B (en) Rotation speed calculation algorithm for zero-crossing turnover of position type encoder
JP3448664B2 (en) Multi-turn absolute encoder
JPH0769996B2 (en) Simultaneous measurement data transmission method
US5122980A (en) Encoder interpolator circuit
JP2734166B2 (en) 1-track type absolute encoder
JP3077095B2 (en) Digital converter for position detection
JP3278013B2 (en) Disconnection inspection device for length measuring device
JPH0483118A (en) Multiple rotation detecting rotary encoder
JPH02168115A (en) Absolute encoder
SU1032462A2 (en) Device for determining gain factor of analog computer unit
JPH0259612A (en) Absolute encoder
JPH042916A (en) One-track type absolute encoder
JPS63108226A (en) Photoelectric encoder
SU1192658A1 (en) System for group driving of self=propelled farm machines