JPH02168115A - Absolute encoder - Google Patents
Absolute encoderInfo
- Publication number
- JPH02168115A JPH02168115A JP63322189A JP32218988A JPH02168115A JP H02168115 A JPH02168115 A JP H02168115A JP 63322189 A JP63322189 A JP 63322189A JP 32218988 A JP32218988 A JP 32218988A JP H02168115 A JPH02168115 A JP H02168115A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- absolute
- pattern
- track
- incremental
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 abstract description 6
- 230000004304 visual acuity Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はアブソリュートエンコーダに関するものである
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an absolute encoder.
[従来の技術]
従来、アブソリュートエンコーダとして例えは特開昭5
7−17’、+211号公報マタは実開昭60−152
915号公報に示されているように、符号板上のアブソ
リュートパターンをlトラックにし、このトラック長さ
方向に複数の検出器を配列して、各検出器の出力の組合
せコードによって絶対位置を検出する磁気式または光学
式のアブソリュートエンコーダが知られている。[Conventional technology] Conventionally, an example of an absolute encoder is the Japanese Patent Application Laid-open No. 5
7-17', +211 publication mata is Utility Model No. 60-152
As shown in Publication No. 915, the absolute pattern on the code plate is made into one track, a plurality of detectors are arranged in the length direction of this track, and the absolute position is detected by the combination code of the output of each detector. Magnetic or optical absolute encoders are known.
前述の従来のアブソリュートエンコーダでは、磁気式と
光学式とを問わず、そのアブソリュートパターンの二進
ビット0,1の読み取りのために前記組合せコードのビ
ット数に対応した多数の非接触検出器をトラック上に配
列し、各検出器からの出力信号を電気回路によって矩形
波に波形整形してから二進数に数値化する必要がある。In the conventional absolute encoder described above, whether magnetic or optical, a number of non-contact detectors corresponding to the number of bits of the combination code are tracked to read the binary bits 0 and 1 of the absolute pattern. It is necessary to waveform-shape the output signal from each detector into a rectangular wave using an electric circuit and then convert it into a binary number.
しかしながら、各検出器からの出力fS号を波形整形処
理によって矩形波にする場合、その立上り・立下りが成
る有限の時間を経て行なわれ、またそのタイミングに各
検出器で不可避的にずれが生じる。従って例えばエンコ
ーダの分解能を上げるために符号板のアブソリュートパ
ターンを細かくする場合には、各検出器の出力パルスの
立上り・立下り時間とタイミングの同期が特に問題とな
り、検出器と符号板の相対移動の正逆両方向について、
これら立上り・立下り部分での各検出器出力の読み出し
結果が正確な位置コードにならず、エンコーダ出力に誤
りが生じる恐れがある。However, when converting the output fS from each detector into a rectangular wave by waveform shaping processing, the rising and falling times are performed after a finite period of time, and the timing inevitably differs between each detector. . Therefore, for example, when making the absolute pattern of the code plate finer in order to increase the resolution of the encoder, synchronization of the rise and fall times and timing of the output pulses of each detector becomes a particular problem, and the relative movement of the detector and code plate becomes a problem. For both forward and reverse directions,
The readout results of each detector output at these rising and falling portions may not be accurate position codes, and there is a risk that errors may occur in the encoder output.
[発明が解決しようとする課題]
この問題の一つの解決策として本発明者らは、符号板上
の1トラック形式のアブソリュートパターンにインクリ
メンタルパターンのトラックを添設し、このインクリメ
ンタルトラックを利用して作ったクロック13号をスト
ローブ信号としてラッチ回路を動作させることにより、
各検出器の出力パルスを最適タイミングで同時に読み取
ってアブソリュート出力を得る方式を先に提案した(特
願昭63−170782) 、この方式の概要を第4図
(a) (b)に示す。第4図(a)の例はスケール目
盛数が24=16 (n=4)パルスの光学式の例で、
円盤型符号板lに1トラツクのアブソリュートパターン
のトラック2とインクリメンタルトラック3が製作され
ている。トラック2のアブソリュートパターンは000
0110101111001になっている。4−1〜4
−4はトラック2の読、み取り用の先センサーで、これ
より4ビツトの二進コードからなるアブソリュート12
号を得る。インクリメンタルトラック3は別の光センサ
−5によって読み取られる。尚、6は符号板1の回転軸
心である。[Problems to be Solved by the Invention] As one solution to this problem, the present inventors added an incremental pattern track to the one-track absolute pattern on the code board, and utilized this incremental track. By operating the latch circuit using the created clock No. 13 as a strobe signal,
We have previously proposed a method for obtaining an absolute output by simultaneously reading the output pulses of each detector at optimal timing (Japanese Patent Application No. 63-170782). An outline of this method is shown in Figs. 4(a) and 4(b). The example in Fig. 4(a) is an optical type example where the number of scale divisions is 24 = 16 (n = 4) pulses.
One absolute pattern track 2 and one incremental track 3 are manufactured on a disc-shaped code plate l. The absolute pattern of track 2 is 000
0110101111001. 4-1~4
-4 is the front sensor for reading and reading track 2, and from this is the absolute 12 which consists of a 4-bit binary code.
get a number. The incremental track 3 is read by a further optical sensor 5. Note that 6 is the rotation axis of the code plate 1.
第4図(b)は出力回路を示したもので、センサー5か
らのインクリメンタル信号と、センサー4−1〜4−4
からのアブソリュート信号とを、各々パルス整形回路1
0.10−1〜10−4で矩形波に波形整形した後、ア
ブソリュート信号はそのままラッチ回路14へ人力し、
インクリメンタルパルスはワンショット回路12へ人力
してその立上りと立下りの両方の時点でクロックパルス
を発生させ、これをラッチ回路14のストローブ信号と
して使用する。この場合、前記クロックパルスはアブソ
リュート信号を構成する単位パルスのパルス幅の略中央
の時点にて立上るようにしである。ラッチ回路14はク
ロックパルスが到来する度にその時のアブソリュート信
号のパルスの高低レベルを読み取り、次のクロックが入
るまでその値をラッチして出力端子16−1〜16−4
に出力し続ける。FIG. 4(b) shows the output circuit, in which the incremental signals from sensor 5 and sensors 4-1 to 4-4 are output.
and the absolute signal from the pulse shaping circuit 1, respectively.
After shaping the waveform into a rectangular wave with 0.10-1 to 10-4, the absolute signal is directly input to the latch circuit 14,
The incremental pulses are manually input to the one-shot circuit 12 to generate clock pulses at both the rising and falling points of the incremental pulses, which are used as strobe signals for the latch circuit 14. In this case, the clock pulse is designed to rise at approximately the center of the pulse width of the unit pulse constituting the absolute signal. Each time a clock pulse arrives, the latch circuit 14 reads the high/low level of the pulse of the absolute signal at that time, latches the value until the next clock comes in, and outputs it to the output terminals 16-1 to 16-4.
continues to output.
このようなラッチ方式によフて前述のエンコーダ出力の
誤り発生は回避されたが、この方式にj6いては別のト
ラックのインクリメンタル信号から発生させたクロック
パルスをストローブ信号にしてアブソリュート信号、を
ラッチさせていたので、たとえば電源投入時のように未
だインクリメンタル信号の立上りまたは立下りが検出さ
れる以前の状態ではストローブ信号としてのクロックパ
ルスが発生していないことから正しいアブソリュート信
号は出力されず、符号板をアブソリュート信号の最小読
取り単位分だけ動かしてインクリメンタル信号の立上り
または立下りを生じさせ、それによるストローブパルス
による最初のラッチを待たなければならない欠点が指摘
された。This type of latching system avoids the above-mentioned error in the encoder output, but in this system, the clock pulse generated from the incremental signal of another track is used as a strobe signal to latch the absolute signal. For example, when the power is turned on, before the rising or falling edge of the incremental signal is detected, the clock pulse as a strobe signal is not generated, so the correct absolute signal is not output, and the sign is It has been pointed out that the disadvantage is that the plate must be moved by the minimum reading unit of the absolute signal to cause the rise or fall of the incremental signal and then wait for the first latch by the strobe pulse.
本発明はこの点に鑑みてなされたものであり、電源投入
時にも即時に正確な絶対位置検出出力を得ることができ
、しかも読み取りに誤りを生じることの極めて少ない高
精度のアブソリュートエンコーダを提供することを目的
とするものである。The present invention has been made in view of this point, and provides a high-precision absolute encoder that can immediately obtain accurate absolute position detection output even when the power is turned on, and that is extremely unlikely to cause reading errors. The purpose is to
[課題を解決するための手段]
この発明のアブソリュートエンコーダは、アブソリュー
トパターンのトラックとインクリメンタルパターンのト
ラックを略平行に有する符号板とこの符号板に対して前
記トラックの長手方向に相対移動可能な検出器とを備え
ており、特に前述の課題を達成するために、
前記アブソリュートパターンを読取って対応したパルス
列の第1信号および該パルス列中の最小読取り単位パル
スのパルス幅の1/2に相当する位相差をもつ第2信号
を各組毎に夫々生じる複数組のアブソリュート信号用検
出器と、
前記インクリメンタルパターンを読取って前記パルス列
中の最小読取り単位パルスのパルス幅にほぼ等しい繰返
し周期の二値信号を、前記単位パルスに対して前記繰返
し周期のほぼ局の位相差で生しるインクリメンタル信号
用検出器と、前記二値信号が一方の値をとっているとき
に前記各組のアブソリュート信号用検出器から前記第1
信号のみを取り出し、前記二値信号が他方の値をとって
いるときには前記第2信号の−みを取り出す信号選択手
段とを備えてなるものである。[Means for Solving the Problems] The absolute encoder of the present invention includes a code plate having an absolute pattern track and an incremental pattern track substantially parallel to each other, and a detection device that is movable relative to the code plate in the longitudinal direction of the track. In particular, in order to achieve the above-mentioned problem, the absolute pattern is read and the first signal of the corresponding pulse train and a pulse width corresponding to 1/2 of the minimum reading unit pulse in the pulse train are read. a plurality of sets of absolute signal detectors each generating a second signal having a phase difference; and a binary signal having a repetition period approximately equal to the pulse width of the minimum reading unit pulse in the pulse train by reading the incremental pattern. , a detector for an incremental signal generated with a phase difference of approximately the station of the repetition period with respect to the unit pulse, and a detector for each set of absolute signals when the binary signal takes one value. from said first
and signal selection means for extracting only the signal, and extracting only the - of the second signal when the binary signal has the other value.
[作 用]
この発明のアブソリュートエンコーダでは、符号板のト
ラックのアブソリュートパターンが複数組のアブソリュ
ート信号用検出器で読み取られると、各組の検出器から
はそれぞれアブソリュートパターンに対応したパルス列
の第1信号と第2信号とが出力される。これら第1信号
と第2信号とは、各組において前記パルス列中の最小読
取り単位パルスのパルス幅の1/2に相当する位相差を
もっている。[Function] In the absolute encoder of the present invention, when the absolute pattern of the track on the code plate is read by the plurality of sets of absolute signal detectors, each set of detectors outputs the first signal of the pulse train corresponding to the absolute pattern. and a second signal are output. These first and second signals have a phase difference corresponding to 1/2 of the pulse width of the minimum reading unit pulse in the pulse train in each set.
一方、インクリメンタルイ8号用検出器はこれに同期し
て前記最小読取り単位パルスのパルス幅にほぼ等しい繰
返し周期の二(W信号を、前記単位パルスに対して前記
繰返し周期のほぼ1/4の位相差で生じる。On the other hand, in synchronization with this, the incremental number 8 detector transmits a 2 (W) signal with a repetition period approximately equal to the pulse width of the minimum reading unit pulse to the unit pulse with a repetition period of approximately 1/4 of the repetition period. Caused by phase difference.
第1信号と第2信号とは互いにアブソリュート単位パル
ス幅の%に相当する位相差をもつ同一内容の列からなり
、また前記二値19号はアブソリュート単位パルス幅に
ほぼ等しい繰返し周期もち、しかも第1信号および第2
信号に対しては前記単位パルス幅のほぼ属に相当する位
相差で進みまたは遅れている。The first signal and the second signal each consist of sequences of the same content with a phase difference corresponding to % of the absolute unit pulse width, and the binary signal No. 19 has a repetition period approximately equal to the absolute unit pulse width, and 1 signal and 2nd
It leads or lags the signal by a phase difference corresponding to approximately the unit pulse width.
従って、第1信号と第2信号のパルス列中の立上り・立
下りは、二値信号のパルスの中はどの時点に同期するこ
とになり、しかも例えば第1信号のパルス列中の立上り
・立下りが二値信号の高レベル時に同期すれば第2 (
3号のパルス列中の立上り・立下りは二値信号の低レベ
ル時に同期し、逆に第1信号のパルス列中の立上り・立
下りが二値信号の低レベル時に同期すれば第2信号のパ
ルス列中の立上り・立下りは二値信号の高レベル時に同
期する。Therefore, the rising and falling points in the pulse train of the first signal and the second signal are synchronized at which point in the pulse of the binary signal. If synchronized when the binary signal is at a high level, the second (
The rising and falling edges of the pulse train of No. 3 are synchronized with the low level of the binary signal, and conversely, if the rising edges and falling edges of the pulse train of the first signal are synchronized with the low level of the binary signal, the pulse train of the second signal is synchronized. The rising and falling edges in the middle are synchronized with the high level of the binary signal.
各組のアブソリュート信号用検出器の第1信号か第2信
号かを選択して同時に高低レベルを読み取れば絶対位置
出力が得られるが、この場合、信号選択手段が前記二値
信号の状態に応じて第1信号または第2信号を選択し、
前記二値信号が一方の値をとっているときには前記各組
のアブソリュート信号用検出器から前記第1信号のみが
取り出され、前記二値信号が他方の値をとっているとき
には前記第2信号のみが取り出される。An absolute position output can be obtained by selecting either the first signal or the second signal of each set of absolute signal detectors and simultaneously reading the high and low levels. to select the first signal or second signal,
When the binary signal takes one value, only the first signal is taken out from each set of absolute signal detectors, and when the binary signal takes the other value, only the second signal is taken out. is taken out.
このようにして、符号板と検出器の相対移動方向に関わ
りなく2個ずつn組のアブソリュート信号用検出器の各
組からの第1信号または第2信号をインクリメンタル信
号用検出器からの二値信号の状態に応して選択して取り
出し、所定ビット数nの並列データとして絶対位置信号
出力を得るものである。In this way, the first signal or the second signal from each set of n sets of two absolute signal detectors is converted into a binary value from the incremental signal detector regardless of the direction of relative movement between the code plate and the detector. It selects and extracts the signals according to the state of the signal, and obtains an absolute position signal output as parallel data of a predetermined number of bits n.
例えば符号板のアブソリュートパターンが4ビツトのア
ブソリュートコードからなる場合、2個ずつ4組(計8
個)のアブソリュート信号用検出器と1個のインクリメ
ンタルイ3号用検出器か用いられる。For example, if the absolute pattern of the code plate consists of 4-bit absolute codes, there will be 4 sets of 2 bits each (8 bits in total).
(2) absolute signal detectors and one incremental (I) No. 3 detector are used.
4組のアブソリュート信号用検出器は、各組のピッチか
前記アブソリュートパターンの最小読取り単位パターン
長の約%に相当するピッチとなるようにトラック長手方
向に配列される。即ち、この場合、各組は前記単位パタ
ーン長のほぼ1/2に相当するピッチの2個の検出器か
らなり、このような検出器の組が4つ配列され盃ことに
なる。The four sets of absolute signal detectors are arranged in the longitudinal direction of the track so that the pitch of each set corresponds to about % of the minimum reading unit pattern length of the absolute pattern. That is, in this case, each set consists of two detectors with a pitch corresponding to approximately 1/2 of the unit pattern length, and four such sets of detectors are arranged in a cup.
−M的にはこのアブソリニー118号用検出器の組数は
、符号板のアブソリュートパターンのスケール目盛数を
Xとすると、
21−目 く x ≦ 2 n −(
1)の関係を満足するn組であり、アブソリュート(m
分用検出器の総数は20個となる。-M-wise, the number of sets of this Absolini No. 118 detector is 21-th x ≦ 2 n-(
There are n pairs that satisfy the relationship 1), and the absolute (m
The total number of separate detectors is 20.
前述のように、4ビツトのアブソリュートパターンのト
ラックに対して2個ずつ4組の検出器を配列した場合、
相対移動に伴って4組の検出器からそれぞれ互いにアブ
ソリュート単位パルス幅の%に相当する位相差をもつパ
ルス列からなる第1信号と第2信号とが順次出力される
。4組の第1信号と4組の第2信号は双方ともに同一内
容の4ビツトの並列データであるが、互いの位相がアブ
ソリュート単位パルス幅の%に相当する位相差ですれて
いる。この間、インクリメンタル信号用検出器はアブソ
リュート単位パルス幅にほぼ等しい繰返し周期の二値信
号を同期して生じており、この二値(3号は第1信号お
よび第2 (3号の単位パルスに対して前記繰返し周期
のほぼ埼の位相差をもっている。換言すれば、符号板の
インクリメンタルパターンとインクリメンタル信号用検
出器の組合せは、前述のような二値信号を生じるように
アブソリュートパターンおよびアブソリュート信号用検
出器の組に対して相対的な配列および位置関係を定めら
れている。As mentioned above, when four sets of two detectors are arranged for each track of a 4-bit absolute pattern,
With the relative movement, the four sets of detectors sequentially output a first signal and a second signal each consisting of a pulse train having a phase difference corresponding to % of the absolute unit pulse width. The four sets of first signals and the four sets of second signals are both 4-bit parallel data having the same content, but their phases are different from each other with a phase difference corresponding to % of the absolute unit pulse width. During this time, the incremental signal detector synchronously generates a binary signal with a repetition period approximately equal to the absolute unit pulse width, and these two values (No. 3 corresponds to the first signal and the second (No. 3 unit pulse) In other words, the combination of the incremental pattern of the code plate and the detector for the incremental signal has a phase difference of approximately the magnitude of the repetition period. The arrangement and positional relationship relative to the set of vessels is determined.
信号選択手段は、例えば二値信号が高レベルにあるとき
には各組の第1信号を4ビツトの並列データ出力として
取出すと共に第2信号を阻止し、逆に二値信号が低レベ
ルのときには各組の第2信号を4ビツトの並列データ出
力として取出すと共に第1信号を阻止する。For example, when the binary signal is at a high level, the signal selection means extracts the first signal of each set as a 4-bit parallel data output and blocks the second signal; The second signal is taken out as a 4-bit parallel data output and the first signal is blocked.
本発明において信号選択手段の動作は前記二値信号の高
低レベルに基いて行なわれ、そのための二値信号は、符
号板に一定ピッチのインクリメンタルパターンを設けて
おいてその検出信号から得るのがよい。またこの場合、
検出信号として互いに位相が90度ずれた所謂A相出力
とB相出力とを取り出し、前記信号選択手段でこれらA
B相の出力により選択動作を行うようにしても等価であ
る。In the present invention, the operation of the signal selection means is performed based on the high and low levels of the binary signal, and the binary signal for this purpose is preferably obtained from the detection signal of an incremental pattern with a constant pitch provided on the code plate. . Also in this case,
The so-called A phase output and B phase output, which are out of phase with each other by 90 degrees, are taken out as detection signals, and the signal selection means selects these A phase outputs.
It is equivalent to perform the selection operation using the B-phase output.
この発明の実施例を図面と共に説明すれば以下の通りで
ある。Embodiments of the present invention will be described below with reference to the drawings.
[実施例]
第1図は、検出器に光電変換素子を用いた4ビツトの光
学式アブソリュートエンコーダの場合の本発明の一実施
例を示している。[Embodiment] FIG. 1 shows an embodiment of the present invention in the case of a 4-bit optical absolute encoder using a photoelectric conversion element as a detector.
第1図において、このアブソリュートエンコーダは、符
号板(スケール)11と、符号板に記録されたアブソリ
ュート信号およびインクリメンタル信号を読み取るため
の検出部20と、検出部からの信号を処理して絶対位置
を表わす4ビツトの並列データに変換する信号処理部3
0とからなっている。In FIG. 1, this absolute encoder includes a code plate (scale) 11, a detection unit 20 for reading the absolute signal and incremental signal recorded on the code plate, and a signal from the detection unit to process the signal and determine the absolute position. Signal processing unit 3 converts into 4-bit parallel data representing
It consists of 0.
符号数(スケール)11は透明基板からなり、その表面
には、金属の碁石などによる不透明部分(斜線部)と透
明部分(白抜部)とでr□、IJのビットを形成してな
るアブソリュートパターンを設けた第1のトラック13
と、スケール全長分を32等分して各分割領域を不透明
部分と透明部分とに交互に繰り返してインクリメンタル
パターンとした第2のトラック15とが並行に併設され
ている。The code number (scale) 11 is made of a transparent substrate, and on the surface thereof, an opaque part (hatched part) and a transparent part (white part) made of a metal Go stone etc. form r□, IJ bits. First track 13 provided with a pattern
and a second track 15 which divides the entire length of the scale into 32 equal parts and alternately repeats each divided area into an opaque area and a transparent area to form an incremental pattern are provided in parallel.
前記第1のトラック13上に形成されたアブソリュート
パターンは、スケール全長分を16の最小読み取り単位
パターンで分割して目盛数16とした4ビツト(n=4
)のアブソリュートコードであり、全周期配列と呼ばれ
る次のパターン、rOOoololloollllol
Jを有するものである。このアブソリュートパターンは
、第1図の第1トラツク13において図の左方から右方
へ順に、透明部分による連続した四つの「OJビット、
不透明部分による単一のrl」ビット、透明部分による
単一の「0」ビット、不透明部分による連続した二つの
「IJビット、透明部分による連続した二つの「0」ビ
ット、不透明部分による連続した四つの「1」ビット、
透明部分による単一の「0」ビット、不透明部分による
単一の「1」ビットとして示されている。The absolute pattern formed on the first track 13 is a 4-bit pattern with 16 graduations by dividing the entire length of the scale into 16 minimum reading unit patterns (n=4).
) is the absolute code for the following pattern, called the all-periodic sequence, rOOooololloolllol
J. This absolute pattern consists of four continuous "OJ bits" formed by transparent parts in the first track 13 of FIG.
Single 'rl' bit due to opaque area, single '0' bit due to transparent area, two consecutive 'IJ' bits due to opaque area, two consecutive '0' bits due to transparent area, four consecutive '0' bits due to opaque area one “1” bit,
Shown as a single '0' bit due to transparent parts and a single '1' bit due to opaque parts.
第2のトラック15は前述信号選択用の二値信号を得る
ためのインクリメンタルパターンを有するものであり、
このトラック15上には、全長に互って丁度前記アブソ
リュートパターンの最小読み取り単位パターンの1/2
に相当する長さ寸法の32個の区画が交互に透明・不透
明を変えて配列されており、全長を32分割したインク
リメンタルパターンとなっている。またこのインクリメ
ンタルパターンは、アブソリュートパターンに対して前
記単位パターンの屑に相当する位相差を付けて配列され
ている。The second track 15 has an incremental pattern for obtaining the binary signal for signal selection,
On this track 15, exactly 1/2 of the minimum reading unit pattern of the absolute pattern is arranged along the entire length.
32 sections with a length corresponding to , are arranged with alternating transparency and opacity, forming an incremental pattern in which the total length is divided into 32 sections. Further, the incremental patterns are arranged with a phase difference corresponding to the waste of the unit pattern with respect to the absolute pattern.
検出部20は、アブソリュート信号用検出器としてのフ
ォトダイオードアレイを構成する8個のフォトダイオー
ド21 a、21 b 〜24a、24bと、インクリ
メンタル信号用検出器としての単一のフォトダイオード
25とを備え、符号板11の上方から光を当てて、符号
板11の下面側でフォ ト ダ イ オ − ト
21a、 21b 〜 24a、 24b
によりトラック13のアブソリュートパターンを検出し
、またフォトダイオード25によりトラック15のイン
クリメンタルパターンを検出し、この場合、透過光「0
」、遮光を[1」とする。The detection unit 20 includes eight photodiodes 21a, 21b to 24a, 24b constituting a photodiode array as an absolute signal detector, and a single photodiode 25 as an incremental signal detector. , shine light from above the code plate 11, and photodiode on the bottom side of the code plate 11.
21a, 21b ~ 24a, 24b
The absolute pattern of the track 13 is detected by the photodiode 25, and the incremental pattern of the track 15 is detected by the photodiode 25. In this case, the transmitted light is "0".
”, and the light shielding is set to [1].
第2図には、前記各フォトダイオード21a〜24bお
よび25の検出出力を処理するための信号処理部30の
回路の一例が示されている。FIG. 2 shows an example of a circuit of the signal processing section 30 for processing the detection outputs of the photodiodes 21a to 24b and 25.
すなわち、アブソリュート信号用検出器としてのフォト
ダイオード21a、21b 〜24a、24bの各検出
出力はそれぞれ増幅器31a、31b〜34a、34b
で増幅されたのちコンパレータ41a、41b〜44a
、44bによって波形整形されて矩形波信号からなるパ
ルス列71a。That is, the detection outputs of the photodiodes 21a, 21b to 24a, 24b as absolute signal detectors are outputted to amplifiers 31a, 31b to 34a, 34b, respectively.
After being amplified by comparators 41a, 41b to 44a
, 44b, the pulse train 71a is made up of a rectangular wave signal.
71b〜74a、74bとなり、それぞれ信号選択回路
50を構成するトライステートバッファ回路51a、5
1b 〜54a、54bに人力されている。71b to 74a, 74b, and tristate buffer circuits 51a, 5 forming the signal selection circuit 50, respectively.
1b to 54a and 54b are manually operated.
方、インクリメンタル信号用検出器としてのフォトダイ
オード25からの検出出力は、同様に増幅器35とコン
パレータ45を介して方形波に整形されて二値信号75
として信号選択回路50の各トライステートバッフ7回
路51a、51b〜54a、54bの制御入力端子に入
力されている。これによってコンパレータ45からの二
値信号75が低レベルのときはトライステートバッフ7
回路51a、52a、53a、54aがフォトダイオー
ド21a、22a、23a、24aによる検出信号に基
づくパルス列を出力端子61.62.63.64へ出力
し、またコンパレータ45からの二値信号75が高レベ
ルのときにはトライステートバッファ回路51b、52
b、53b。On the other hand, the detection output from the photodiode 25 as an incremental signal detector is similarly shaped into a square wave via an amplifier 35 and a comparator 45, and is converted into a binary signal 75.
It is inputted to the control input terminal of each of the tristate buffer 7 circuits 51a, 51b to 54a, 54b of the signal selection circuit 50 as a signal selection circuit. As a result, when the binary signal 75 from the comparator 45 is at a low level, the tristate buffer 7
Circuits 51a, 52a, 53a, 54a output pulse trains based on detection signals from photodiodes 21a, 22a, 23a, 24a to output terminals 61.62.63.64, and binary signal 75 from comparator 45 is at high level. When , the tri-state buffer circuits 51b, 52
b, 53b.
54bがフォトダイオード21b、22b、23b、2
4bによる検出信号に基づくパルス列を出力端子61,
62,63.64へ出力する。54b is the photodiode 21b, 22b, 23b, 2
The pulse train based on the detection signal by 4b is output to the output terminal 61,
Output to 62, 63, and 64.
第3図は前記各コンパレータの出力波形と最終出力信号
との関係を示す波形図で、このうち、センサ選択記号a
、bは、二値信号75が低レベルのときはコンパレータ
41a、42a、43a。FIG. 3 is a waveform diagram showing the relationship between the output waveform of each comparator and the final output signal.
, b are comparators 41a, 42a, and 43a when the binary signal 75 is at a low level.
44aから出力されるフォ1−ダイオード21a。The photodiode 21a is output from the photodiode 44a.
22a、23a、24aの検出出力によるパルス列71
a、72a、73a、74aが最終出力として選択され
、逆に二値信号75が高レベルのときはコンパレータ4
1b、42b、43b、44bから出力されるフォトダ
イオード21b、22b、23b、24bの検出出力に
よるパルス列71b、72b、73b、74bが最終出
力として選択されることを意味し、また最終出力につい
ては、選択されたパルス列の並列コードを16進数で表
わしである。Pulse train 71 based on detection outputs of 22a, 23a, and 24a
a, 72a, 73a, and 74a are selected as the final output, and conversely, when the binary signal 75 is at a high level, the comparator 4
This means that the pulse trains 71b, 72b, 73b, 74b based on the detection outputs of the photodiodes 21b, 22b, 23b, 24b outputted from 1b, 42b, 43b, 44b are selected as the final output, and regarding the final output, The parallel code of the selected pulse train is expressed in hexadecimal.
前記アブソリュート13号とインクリメンタル信号との
位相関係は、フォトダイオード21a、22a、23a
、24aの検出出力によるパルス列71a、72a、7
3a、74aの立上りと立下がりのタイミングが、前記
二値信号75の低レベル時のパルス幅の略中夫の時点に
なるように、またフォトダイオード21b、22b、2
3b、24bの検出出力によるパルス列71b、72b
。The phase relationship between the absolute No. 13 and the incremental signal is as follows: photodiodes 21a, 22a, 23a
, 24a, pulse trains 71a, 72a, 7
The photodiodes 21b, 22b, 2 are arranged so that the rising and falling timings of the photodiodes 3a and 74a are approximately in the middle of the pulse width of the binary signal 75 when the binary signal 75 is at a low level.
Pulse trains 71b and 72b based on the detection outputs of 3b and 24b
.
73b、74bの立上りと立下がりのタイミングが、前
記二値信号75の高レベルのパルス幅の略中夫の時点に
なるようにしてあり、これによって選択されたほうの出
力信号にはアブソリュート信号パルス列の矩形波の立上
り・立下り付近の不確足部分が含まれないようになり、
誤った内容での読取りを防いでいる。このような位相差
タイミングの選定はアブソリュートパターンのトラック
13とその検出用のフォトダイオードアレイ21a〜2
4bの組合せに対してインクリメンタルパターンのトラ
ック15とその検出用のフォトダイオード25の組合せ
の配置上の位相差を適切に設定することで容易に実現可
能である。The rising and falling timings of the signals 73b and 74b are arranged to be approximately at the midpoint of the high-level pulse width of the binary signal 75, so that the selected output signal has an absolute signal pulse train. The uncertain parts around the rise and fall of the square wave are no longer included,
This prevents incorrect content from being read. Selection of such phase difference timing is based on the absolute pattern track 13 and the photodiode arrays 21a to 2 for its detection.
This can be easily realized by appropriately setting the phase difference in the arrangement of the combination of the track 15 of the incremental pattern and the photodiode 25 for detecting the track 15 of the incremental pattern for the combination of 4b.
本実施例のアブソリュートパターンは、゛前述したよう
にN=4ビットの全周期配列と呼ばれる16分割のもの
であり、第1図に示したように、符号板11の長手方向
へ検出部20をその隣接する4組のフォトダイオード2
1 ab、22ab、23ab、24abのを1組分の
ピッチづつ相対的にシフトさせた場合に、前記隣接する
4組に符号板11の全長に亙って同しrO,IJの組合
せのコード18号が生しないようにトラック13上のア
ブソリュートパターンの配列(アブソリュートコート)
が定められており、これは前述した通り、rooooI
ol 100111101Jである。The absolute pattern of this embodiment is a 16-division so-called full period array of N=4 bits as described above, and as shown in FIG. The four adjacent photodiodes 2
1 ab, 22ab, 23ab, and 24ab are relatively shifted by the pitch of one set, the code 18 with the same rO, IJ combination over the entire length of the code plate 11 is created in the four adjacent sets. Absolute pattern arrangement on track 13 to avoid noise (absolute coat)
is defined, and as mentioned above, this is rooooI
ol 100111101J.
従って出力端子61を2°、62を2′ 63を22
64を23に割り当てると4ビツトのアブソリュート信
号が得られ、第3図にはそれぞれのアブソリュート信号
に対応する十六進数が最終信号として示されている。Therefore, output terminal 61 is 2°, 62 is 2', 63 is 22
By assigning 64 to 23, a 4-bit absolute signal is obtained, and FIG. 3 shows the hexadecimal numbers corresponding to each absolute signal as the final signal.
このように、インクリメンタルtH号による二値信号で
対構成のアブソリュート信号の立上り・立下り近傍の不
安定領域を交互に相補的に隠蔽するように切換えて出力
することにより、常に安定した絶対位置出力信号の取り
出しと電源没入時の即時出力の獲得とがなされるもので
ある。In this way, by switching and outputting the binary signal using the incremental tH signal so as to alternately and complementarily conceal the unstable regions near the rising and falling edges of the paired absolute signal, it is possible to always output a stable absolute position. A signal is extracted and an immediate output is obtained when the power is turned on.
尚、以上によフて得られる最終信号は数字が順番に並ん
でいないが、これは実際使用に際して適当なROMなど
の変換手段によって所望の数列に変換すれはよい。Although the numbers in the final signal obtained as described above are not arranged in order, it may be converted into a desired number sequence by a suitable converting means such as a ROM in actual use.
アブソリュートパターンの配列は前述の16分割のもの
以外にも種々のものがあり、その配列の決定は次のよう
にして行なう。There are various absolute pattern arrangements other than the above-mentioned 16-division arrangement, and the arrangement is determined as follows.
即ち、ビット数が少ないときは順次試行錯誤的に行なっ
てもよいが、ピント数が多くなるとフンピユータで演算
させる必要がある。That is, when the number of bits is small, it may be performed sequentially by trial and error, but when the number of points in focus is large, it is necessary to perform calculations using a computer.
前述の4ビツトの場合で説明すると、例えは各ビットが
「0」の場合は必ずあるから、先ず4つの「0」の連続
ro、0,0.OJを考える。モして[0」が5つ連続
すると同じ組合せが生してしまうことになるから、「O
」が4つ続いた後には必ずrl」がくると考える。この
ようにして順次r01か「l」かを追加していき、4つ
ずつの区切りで1ビツトずつシフトしたときに同し内容
の組合せが生じないようにすればよい。To explain the above-mentioned case of 4 bits, for example, since there is always a case where each bit is "0", first we have four consecutive "0"s ro, 0, 0 . Think about O.J. If there are five consecutive [0's], the same combination will occur, so 'O
I think that ``rl'' always comes after four ``'' in a row. In this way, either r01 or "l" is added one after another, and when the bits are shifted one bit at a time in groups of four, combinations with the same contents do not occur.
このようにしてコンピュータに演算させた結果を第5図
(a)(b)(c)(d)に示す。The results of the computer calculations are shown in FIGS. 5(a), (b), (c), and (d).
第5図(a)は5ビツト、即ちN=5の場合のアブソリ
ュートコードであり、第5図(b)は6ビツト、即ちN
=6の場合のアブソリュートコードであり、第5図(C
)は8ビツト、即ちN=8の場合のアブソリュートコー
トであり、そして第5図(C)は10ビツト、即ちN=
10の場合のアブソリュートコードである。FIG. 5(a) shows the absolute code for 5 bits, that is, N=5, and FIG. 5(b) shows the absolute code for 6 bits, that is, N=5.
This is the absolute code when =6, and is shown in Figure 5 (C
) is the absolute coat for 8 bits, that is, N=8, and FIG. 5(C) is for 10 bits, that is, N=8.
This is the absolute code for the case of 10.
第5図(b)(c)(d)のアブソリュ−トコートは、
行の末尾のビットがその次(下)の行の先頭のビットに
つながって一連のものとして構成される。The absolute coat in Figures 5(b),(c),(d) is
The last bit of a row is connected to the first bit of the next (lower) row to form a series.
これら第5図のアブソリュートコートをロータリーエン
コーダに用いる場合には、最下行の最後のビットが第1
行の先頭のビットにつながって堵端状に連続するように
する。When these absolute coats shown in Figure 5 are used in a rotary encoder, the last bit in the bottom row is the first bit.
Connect to the first bit of the line so that it continues like an end.
第5図の例ではアブソリュート信号用検出器のフォトダ
イオードの各組をアブソリュートパターンの最小読取り
単位の%に相当するピッチで速読配置する場合にコード
配列であるが、パターンが細かくなってフォトダイオー
ドアレイの配列ビッツか寸法上の制限によりそれ以上細
かくできなくなる場合には、アブソリュートパターンの
コード配列を工夫することにより、例えはコード配列の
1ビット置きの間隔でフォトダイオードを配列すること
ができる。そのような−例として第6図にN=10の場
合のアブソリュートコードを示す。In the example shown in Fig. 5, the code arrangement is used when each set of photodiodes of the absolute signal detector is arranged at a pitch corresponding to % of the minimum reading unit of the absolute pattern, but as the pattern becomes finer, the photodiodes If the array bits cannot be arranged any finer due to dimensional limitations, by devising the absolute pattern code arrangement, it is possible to arrange the photodiodes at intervals of, for example, every other bit of the code arrangement. As such an example, FIG. 6 shows an absolute code when N=10.
この場合、N=10であるから2個ずつ10組のフォト
ダイオードが各組につぎ1ビツト間隔て配列されること
になる。In this case, since N=10, ten sets of two photodiodes are arranged in each set at 1-bit intervals.
勿論、他の間隔についても同様にアブソリュートコード
を適宜定めることは可能であり、−船釣にはアブソリュ
ート信号用検出器のフォトダイオードの各紐間配列ピッ
チの整数倍についてアブソリュートコードを作ることが
できる。Of course, it is possible to appropriately determine the absolute code for other intervals as well; - For boat fishing, it is possible to create an absolute code for an integral multiple of the array pitch between each string of the photodiode of the absolute signal detector. .
更に第5図の各アブソリュートコードは目盛数で示すと
(a)がN=5で32目盛、(b)がN=6で64目盛
、(C)がN=8で256目盛、(d)がN=10で1
024目盛であるが、実際の用途ではこのような中途半
端な目盛数でない区切りのよい目盛数が要求されること
が多い。第7〜12はそのような区切りのよい目盛数の
アブソリュートコートの例を示している。Furthermore, each absolute code in Fig. 5 is shown in terms of the number of divisions: (a) is N=5 and 32 divisions, (b) is N = 6 and 64 divisions, (C) is N = 8 and 256 divisions, and (d) is 1 when N=10
024 scale, however, in actual use, a number of scales with good separation is often required instead of such a half-baked number of scales. Nos. 7 to 12 show examples of such absolute coats with well-defined scale numbers.
即ち、第7図はロータリーエンコーダなどで角度を1度
読みするのに適した目盛数360の例、第8図は目盛a
ioooの例、第9図は目盛数2oooの例、第10図
は目盛数5000の例、第1A〜IIC図は目盛数10
000の例、第12AN12F図は角度1分読みに適し
た21600目盛の例である。That is, Fig. 7 shows an example of 360 scale marks suitable for reading the angle once with a rotary encoder, etc., and Fig. 8 shows an example of scale a.
iooo example, Figure 9 is an example with 2 ooo graduations, Figure 10 is an example with 5000 graduations, and Figures 1A to IIC are 10 graduations.
000 example, Figure 12AN12F is an example of a 21600 scale suitable for 1 minute angle reading.
以上に例示したようなアブソリュートコードによれば、
1トラツクでアブソリュートパターンが実現できるので
、所謂インクリメンタル型のエンコーダと大ぎさが殆ど
変わらないアブソリュートエンコーダを得ることが可能
である。According to the absolute code as exemplified above,
Since an absolute pattern can be realized with one track, it is possible to obtain an absolute encoder whose magnitude is almost the same as that of a so-called incremental encoder.
本発明は直線位置を読み取るためのリニアエンコーダお
よび回転位置を読み取るためのロータリーエンコーダの
いずれにも適用でき、また、実h&例に挙げた光学式の
ものに限らず、磁気式その他の任意の検出方式のアブソ
リュートエンコーダに通用できることは述べるまでもな
い。The present invention is applicable to both a linear encoder for reading a linear position and a rotary encoder for reading a rotational position. Needless to say, this method can be applied to the absolute encoder of this method.
[発明の効果]
以上に述べたように、この発明によれば、電沖を投入し
たときに直ちに絶対位蓋信号が得られ、また符号板のア
ブソリュートパターンをトラック上の複数組の検出器に
よって読み取る際に、同時にインクリメンタル信号によ
り各組のアブソリュート信号の立上り・立下り付近の不
確定領域を交互に相補的に隠蔽して取り出すので、イン
クリメンタルエンコーダ基みの精度で誤出力の発生を防
止した高分解能のアブソリュートエンコーダを提供する
ことかでざるものである。[Effects of the Invention] As described above, according to the present invention, an absolute position signal can be obtained immediately when the electric field is turned on, and the absolute pattern of the code plate can be detected by multiple sets of detectors on the truck. When reading, the uncertain areas around the rising and falling edges of each set of absolute signals are alternately and complementarily concealed and retrieved using incremental signals. The goal is to provide an absolute encoder with high resolution.
第1図はこの発明の一実施例に係る光学式アブソリュー
トエンコーダの構成を示す模式図、第2図は検出器の検
出出力を処理するためのf33号処理路の一例を示す回
路図、第3図は動作説明のための波形を示すタイミング
チャート線図、第4図(a)は先の提案に係る光学式ア
ブソリュートエンコーダの符号板の模式平面図、同図(
b)は同しくその検出器の検出出力を処理するための(
3号処理回路の一例を示す回路図、第5図は異なるビッ
ト数のアブソリュート信号を得るためのアブソリュート
パターンを決定するアブソリ:L−トコートの幾つかの
例を示す説明図、第6図は間を一定ビッ装置きに開けて
読む場合のアブソリュートコードを示す説明図、第7図
は目盛数360の場合のアブソリュートコードを示す説
明図、第8図は目盛数t oooの場合のアブソリュー
トコードを示す説明図、第9図は目盛数2000の場合
のアブソリュートコードを示す説明図、第10図は目盛
数5000の場合のアブソリュートコートを示す説明図
、第11図は第11A−11C図の組み合せ配列を示す
説明図、第11A、1180図は目盛数10000の場
合のアブソリュートコートを示す説明図、第12図は第
12A〜12F図の組み合せ配列を示す説明図、第12
A2B、12C,12D、12E、12F図は目盛数2
1600の場合のアブソリュートコードを示す説明図で
ある。
(主要部分の符号の説明)
+1:符号板
+3ニドラツク(アブソリュート)
15・トラック(インクリメンタル)
21ab〜24ab :フオトダイオードアレイ25・
フォトダイオード
31ab 〜:14ab :増幅器
41ab 〜44ab:
51ab〜54ab
61〜64 :
コンパレータ
信号選択回路
トライステートバラ
出力端子
ファ回路FIG. 1 is a schematic diagram showing the configuration of an optical absolute encoder according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of the f33 processing path for processing the detection output of the detector, and FIG. 4(a) is a schematic plan view of the code plate of the optical absolute encoder according to the previous proposal; FIG.
b) is also for processing the detection output of the detector (
A circuit diagram showing an example of the No. 3 processing circuit, Fig. 5 is an explanatory diagram showing some examples of an absolute L-coat for determining an absolute pattern to obtain an absolute signal with a different number of bits, and Fig. 6 is an explanatory diagram showing an example of an L-tocoat. Fig. 7 is an explanatory diagram showing the absolute code when the number of divisions is 360, and Fig. 8 is an illustration showing the absolute code when the number of divisions is t ooo. An explanatory diagram, Fig. 9 is an explanatory diagram showing the absolute code when the number of scales is 2000, Fig. 10 is an explanatory diagram showing the absolute code when the number of scales is 5000, and Fig. 11 is the combination arrangement of Figs. 11A-11C. 11A and 1180 are explanatory diagrams showing the absolute coat when the number of graduations is 10,000, and FIG. 12 is an explanatory diagram showing the combination arrangement of FIGS. 12A to 12F.
A2B, 12C, 12D, 12E, 12F figures have 2 scale marks.
16 is an explanatory diagram showing an absolute code in the case of 1600. FIG. (Explanation of codes of main parts) +1: Code plate +3 track (absolute) 15 track (incremental) 21ab to 24ab: Photodiode array 25 track
Photodiode 31ab ~: 14ab: Amplifier 41ab ~ 44ab: 51ab ~ 54ab 61 ~ 64: Comparator signal selection circuit tri-state rose output terminal F circuit
Claims (1)
パターンのトラックを略平行に有する符号板と、この符
号板に対して前記トラックの長手方向に相対移動可能な
検出器とを備えたアブソリュートエンコーダにおいて、 前記アブソリュートパターンを読取って対応したパルス
列の第1信号および該パルス列中の最小読取り単位パル
スのパルス幅の1/2に相当する位相差をもつ第2信号
を各組毎に夫々生じる複数組のアブソリュート信号用検
出器と、 前記インクリメンタルパターンを読取って前記パルス列
中の最小読取り単位パルスのパルス幅にほぼ等しい繰返
し周期の二値信号を、前記単位パルスに対して前記繰返
し周期のほぼ1/4の位相差で生じるインクリメンタル
信号用検出器と、 前記二値信号が一方の値をとっているときに前記各組の
アブソリュート信号用検出器から前記第1信号のみを取
り出し、前記二値信号が他方の値をとっているときには
前記第2信号のみを取り出す信号選択手段、 とを備えたことを特徴とするアブソリュートエンコーダ
。[Scope of Claims] An absolute encoder comprising a code plate having an absolute pattern track and an incremental pattern track substantially parallel to each other, and a detector movable relative to the code plate in the longitudinal direction of the track, A plurality of sets of absolutes that read the absolute pattern and generate a first signal of a corresponding pulse train and a second signal having a phase difference corresponding to 1/2 of the pulse width of the minimum read unit pulse in the pulse train. a signal detector, which reads the incremental pattern and generates a binary signal having a repetition period approximately equal to the pulse width of the minimum read unit pulse in the pulse train, at a rate approximately 1/4 of the repetition period with respect to the unit pulse; a detector for incremental signals generated by a phase difference; and a detector for extracting only the first signal from each set of absolute signal detectors when the binary signal takes one value; An absolute encoder comprising: signal selection means for extracting only the second signal when the second signal is detected.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63322189A JP2754635B2 (en) | 1988-12-22 | 1988-12-22 | Absolute encoder |
US07/453,986 US5068529A (en) | 1988-12-22 | 1989-12-20 | Absolute position detection encoder |
DE3942625A DE3942625A1 (en) | 1988-12-22 | 1989-12-22 | ABSOLUTELY ENCODER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63322189A JP2754635B2 (en) | 1988-12-22 | 1988-12-22 | Absolute encoder |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02168115A true JPH02168115A (en) | 1990-06-28 |
JP2754635B2 JP2754635B2 (en) | 1998-05-20 |
Family
ID=18140937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63322189A Expired - Lifetime JP2754635B2 (en) | 1988-12-22 | 1988-12-22 | Absolute encoder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2754635B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05223596A (en) * | 1992-02-13 | 1993-08-31 | Japan Servo Co Ltd | Absolute encoder |
JP2007218907A (en) * | 2006-02-15 | 2007-08-30 | Dr Johannes Heidenhain Gmbh | Encoder |
JP2010066129A (en) * | 2008-09-11 | 2010-03-25 | Iai:Kk | Absolute type linear encoder and actuator |
US8497469B2 (en) | 2010-06-15 | 2013-07-30 | Canon Kabushiki Kaisha | Rotary encoder that detects rotation angle |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0235314A (en) * | 1988-07-25 | 1990-02-05 | Yaskawa Electric Mfg Co Ltd | Absolute value encoder |
-
1988
- 1988-12-22 JP JP63322189A patent/JP2754635B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0235314A (en) * | 1988-07-25 | 1990-02-05 | Yaskawa Electric Mfg Co Ltd | Absolute value encoder |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05223596A (en) * | 1992-02-13 | 1993-08-31 | Japan Servo Co Ltd | Absolute encoder |
JP2007218907A (en) * | 2006-02-15 | 2007-08-30 | Dr Johannes Heidenhain Gmbh | Encoder |
JP2010066129A (en) * | 2008-09-11 | 2010-03-25 | Iai:Kk | Absolute type linear encoder and actuator |
US8497469B2 (en) | 2010-06-15 | 2013-07-30 | Canon Kabushiki Kaisha | Rotary encoder that detects rotation angle |
Also Published As
Publication number | Publication date |
---|---|
JP2754635B2 (en) | 1998-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5068529A (en) | Absolute position detection encoder | |
US4465373A (en) | Encoder | |
EP0100243B1 (en) | Position sensor | |
JP2754422B2 (en) | Absolute encoder | |
US4602242A (en) | Encoder for photoelectric measuring devices | |
US4794251A (en) | Apparatus for measuring lengths or angles | |
JP3176861B2 (en) | Position measuring device | |
JPH0122883B2 (en) | ||
JPH02168115A (en) | Absolute encoder | |
JPH0259611A (en) | Absolute encoder | |
JP2009047595A (en) | Absolute position length-measurement type encoder | |
JPH0157291B2 (en) | ||
JPH0141925B2 (en) | ||
JP2754586B2 (en) | Absolute encoder | |
JPH0473527B2 (en) | ||
JP2679207B2 (en) | Code plate for absolute encoder | |
WO1991010288A2 (en) | Position sensor | |
JPH0335111A (en) | Absolute position detecting device | |
JP2753537B2 (en) | Absolute encoder | |
JP2699542B2 (en) | Code plate and read head for 1-track type absolute encoder | |
JPH0221216A (en) | Absolute encoder | |
SU1487182A1 (en) | Photoelectric angle-to-code converter | |
JPH0599686A (en) | Absolute encoder | |
JPH03287013A (en) | Code plate and absolute encoder using the same | |
JPH01189518A (en) | Incremental type rotary encoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |