JPH0311897Y2 - - Google Patents

Info

Publication number
JPH0311897Y2
JPH0311897Y2 JP1986110842U JP11084286U JPH0311897Y2 JP H0311897 Y2 JPH0311897 Y2 JP H0311897Y2 JP 1986110842 U JP1986110842 U JP 1986110842U JP 11084286 U JP11084286 U JP 11084286U JP H0311897 Y2 JPH0311897 Y2 JP H0311897Y2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
substrate
contact
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986110842U
Other languages
Japanese (ja)
Other versions
JPS6316471U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986110842U priority Critical patent/JPH0311897Y2/ja
Publication of JPS6316471U publication Critical patent/JPS6316471U/ja
Application granted granted Critical
Publication of JPH0311897Y2 publication Critical patent/JPH0311897Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は化合物半導体材料を用いたホール素子
に関し、特に静電破壊を防止するホール素子に関
するものである。
[Detailed description of the invention] (a) Industrial application field The present invention relates to a Hall element using a compound semiconductor material, and particularly to a Hall element that prevents electrostatic damage.

(ロ) 従来の技術 ホール素子は、磁気を電気信号に変換する磁電
変換素子、すなわち磁気センサーの一種であり、
VTR・フロツピーデイスク装置等のブラシレス
モータの回転制御など幅広い分野で使用されてい
る。
(b) Conventional technology A Hall element is a magnetoelectric conversion element that converts magnetism into an electric signal, that is, a type of magnetic sensor.
It is used in a wide range of fields, such as controlling the rotation of brushless motors in VTRs, floppy disc devices, etc.

従来のホール素子21はセンサ技術(1985年9
月号、Vo1.5.No.10)の第68頁乃至第71頁(第2図
イ・第2図ロに詳述されている如く、半絶縁性の
GaAs基板22と、該GaAs基板22内にシリコ
ンイオン(Si+)を注入して形成されるN型の活
性領域23と、該N型の活性領域23の端部にシ
リコンイオン(Si+)を注入して形成されるN+
のコンタクト領域24と、前記GaAs基板22上
に被覆された絶縁膜25と、前記N+型のコンタ
クト領域24とオーミツクコンタクトする電極2
6と、該電極26とリードを電気的に接続するた
めにワイヤボンドされた金属細線27(図面にお
いては点線で示す。)とにより構成されている。
The conventional Hall element 21 is based on sensor technology (September 1985).
Monthly issue, Vo1.5.No.10), pages 68 to 71 (as detailed in Figure 2 A and Figure 2 B), semi-insulating
A GaAs substrate 22 , an N-type active region 23 formed by implanting silicon ions (Si + ) into the GaAs substrate 22 , and silicon ions (Si + ) implanted at the ends of the N-type active region 23 . An N + type contact region 24 formed by implantation, an insulating film 25 coated on the GaAs substrate 22, and an electrode 2 in ohmic contact with the N + type contact region 24.
6, and a thin metal wire 27 (indicated by a dotted line in the drawing) wire-bonded to electrically connect the electrode 26 and the lead.

一方上述した構成のホール素子は特開昭59−
228783号公報にも詳しく述べられている。
On the other hand, the Hall element with the above-mentioned structure is
It is also described in detail in Publication No. 228783.

(ハ) 考案が解決しようとする問題点 前述の如きホール素子は小型化が進んでいる
が、一方前記金属細線27を前記電極26上にワ
イヤボンドするために、前記電極26の面積を大
きく設ける必要があつた。この電極26は、前記
ワイヤボンドに必要な面積の殆どがコンタクト領
域24に接触している。
(c) Problems to be solved by the invention Although the Hall elements described above are becoming smaller, on the other hand, in order to wire-bond the thin metal wire 27 onto the electrode 26, the area of the electrode 26 is provided to be large. The need arose. Most of the area of this electrode 26 required for the wire bonding is in contact with the contact region 24 .

そのために第2図ロに示す如く電位的に不安定
なGaAs基板22と絶縁膜25との界面において
電極26,26間に静電破壊部28を生じる問題
点を有していた。
Therefore, as shown in FIG. 2B, there is a problem in that an electrostatic breakdown portion 28 is generated between the electrodes 26 at the interface between the electrically unstable GaAs substrate 22 and the insulating film 25.

(ニ) 問題点を解決するための手段 本考案は上述した問題点に鑑みてなされ、化合
物半導体材料を用いたホール素子に於いて、少な
くとも該化合物半導体材料よりなる基板2と、該
基板2内に形成される一導電型の活性領域3と、
該活性領域3の端部に形成される高不純物濃度の
一導電型のコンタクト領域4と、前記基板2上に
被覆される第1の絶縁膜5と、該第1の絶縁膜5
を介して前記コンタクト領域4にオーミツクコン
タクトする第1の電極7と、前記基板2上に被覆
される第2の絶縁膜8と、該第2の絶縁膜8を介
して前記第1の電極7とオーミツクコンタクトす
る第2の電極10とを備え、前記第1の電極7は
前記第2の電極10より小さくすることで解決す
るものである。
(d) Means for solving the problems The present invention was made in view of the problems mentioned above, and in a Hall element using a compound semiconductor material, at least the substrate 2 made of the compound semiconductor material and the inside of the substrate 2 are provided. an active region 3 of one conductivity type formed in
a contact region 4 of one conductivity type with high impurity concentration formed at the end of the active region 3; a first insulating film 5 coated on the substrate 2; and the first insulating film 5.
a first electrode 7 that is in ohmic contact with the contact region 4 via a second insulating film 8 coated on the substrate 2; This problem is solved by making the first electrode 7 smaller than the second electrode 10.

(ホ) 作 用 前記基板2内に活性領域3、コンタクト領域4
をイオン注入により形成した後、この基板2表面
にシリコン酸化膜5を被覆する。そして前記コン
タクト領域4とオーミツクコンタクトするように
シリコン酸化膜5を開孔し、第1の電極7を形成
する。
(E) Function Active region 3 and contact region 4 are formed in the substrate 2.
After forming by ion implantation, the surface of this substrate 2 is coated with a silicon oxide film 5. Then, a hole is formed in the silicon oxide film 5 so as to make ohmic contact with the contact region 4, and a first electrode 7 is formed.

ここで前記第1の電極7の上には更に第2の絶
縁膜8を介して直接金属細線12とコンタクトす
る第2の電極10を形成すると、第1の電極7の
寸法はワイヤボンドを必要とせずまた接触抵抗が
小さいため小さく形成できる。
Here, if a second electrode 10 is further formed on the first electrode 7 to directly contact the thin metal wire 12 via the second insulating film 8, the dimensions of the first electrode 7 will be such that wire bonding is required. Moreover, since the contact resistance is low, it can be formed small.

更には第2の絶縁膜8をシリコン窒化膜の如き
絶縁膜8で被覆した後、第2の電極10をワイヤ
ボンドに必要な面積で形成する。
Furthermore, after covering the second insulating film 8 with an insulating film 8 such as a silicon nitride film, a second electrode 10 is formed to have an area necessary for wire bonding.

従つて第1の電極7を従来より小さく、GaAs
基板2表面における第1の電極7,7間の距離を
従来より増大できるので、GaAs基板2表面での
静電破壊耐量を増大できる。また、シリコン窒化
膜から成る第2の絶縁膜8の界面はGaAs基板2
の界面に比べて極めて安定であるので、第2の電
極10,10間が接近しても静電破壊の危惧は無
い。
Therefore, the first electrode 7 is made smaller than before and made of GaAs.
Since the distance between the first electrodes 7, 7 on the surface of the substrate 2 can be increased compared to the conventional one, the electrostatic breakdown resistance on the surface of the GaAs substrate 2 can be increased. Further, the interface of the second insulating film 8 made of silicon nitride film is the GaAs substrate 2.
Since the interface is extremely stable compared to the interface of

(ヘ) 実施例 以下に本考案のホール素子1の実施例を第1図
イ・第1図ロを参照しながら説明する。
(F) Embodiment An embodiment of the Hall element 1 of the present invention will be described below with reference to FIG. 1A and FIG. 1B.

先ず半絶縁性のGaAs基板2と、該基板2内に
形成されるN型の活性領域3と、該活性領域3の
端部に形成されるN+型のコンタクト領域4とが
ある。
First, there is a semi-insulating GaAs substrate 2, an N-type active region 3 formed within the substrate 2, and an N + -type contact region 4 formed at the end of the active region 3.

ここでは前記基板2上にノンドーブのシリコン
酸化膜をCVD法により約5000Å被覆し、イオン
注入領域と対応する開口部を介して、注入エネル
ギーが150KeV、ドーズ量が1×1013cm-2の条件
でシリコンイオンを注入してコンタクト領域4を
形成する。その際シリコン酸化膜と開口部を形成
する時に使用したホトレジスト膜はイオン注入の
際のマスクとして使用する。
Here, a non-doped silicon oxide film of about 5000 Å is coated on the substrate 2 by the CVD method, and the implantation energy is 150 KeV and the dose is 1×10 13 cm -2 through an opening corresponding to the ion implantation region. Contact regions 4 are formed by implanting silicon ions. At this time, the silicon oxide film and the photoresist film used when forming the opening are used as a mask during ion implantation.

また活性領域3も同様に注入エネルギーが
360KeV、ドーズ量が、4.2×1012cm-2でシリコン
イオンを注入する。更には欠陥の回復とキヤリア
回復のために、前記基板2両面にノンドーブのシ
リコン酸化膜を約5000Å被覆した後に赤外加熱炉
でランプアニールする。
Similarly, the implantation energy for active region 3 is
Silicon ions are implanted at 360 KeV and at a dose of 4.2×10 12 cm -2 . Furthermore, for defect recovery and carrier recovery, a non-doped silicon oxide film of about 5000 Å is coated on both sides of the substrate 2, and then lamp annealed in an infrared heating furnace.

そして前記基板2上に形成されたシリコン酸化
膜(第1の絶縁膜)5を蝕刻して形成される前記
コンタクト領域4のコンタクト孔6と、該コンタ
クト孔6を介して蒸着により形成される第1の電
極7とがある。
A contact hole 6 of the contact region 4 is formed by etching the silicon oxide film (first insulating film) 5 formed on the substrate 2, and a contact hole 6 is formed by vapor deposition through the contact hole 6. There is one electrode 7.

ここで第1の電極7はAuGe,Ni,Ti,Auを
夫々に約1100Å,400Å,1000Å,3000Åの厚さ
で蒸着する。また第1の電極7を形成する方法と
してはリフトオフ法を採用し、第1の電極7を合
金化するために赤外加熱炉で約400℃、1分間の
合金化処理をおこなう。更に第1の電極7の寸法
としては120μm×50μmで、コンタクト孔の寸法
は110μm×40μmである。
Here, the first electrode 7 is formed by depositing AuGe, Ni, Ti, and Au to thicknesses of about 1100 Å, 400 Å, 1000 Å, and 3000 Å, respectively. A lift-off method is adopted as a method for forming the first electrode 7, and in order to alloy the first electrode 7, alloying treatment is performed at about 400° C. for 1 minute in an infrared heating furnace. Further, the dimensions of the first electrode 7 are 120 μm×50 μm, and the dimensions of the contact hole are 110 μm×40 μm.

次に前記基板2表面に形成される第2の絶縁膜
8と、該第2の絶縁膜8を蝕刻して形成されるコ
ンタクト孔9と、該コンタクト孔9を介して前記
第1の電極7とコンタクトする第2の電極10が
ある。
Next, a second insulating film 8 is formed on the surface of the substrate 2, a contact hole 9 is formed by etching the second insulating film 8, and the first electrode 7 is formed through the contact hole 9. There is a second electrode 10 in contact with.

ここで前記第2の絶縁膜8としては、例えば
CVD法により形成され、基板2表面にシリコン
窒化膜を約1500Å形成する。また前記シリコン窒
化膜を蝕刻して形成されるコンタクト孔9を介し
て第2の電極10は形成され、第2の電極10は
前記第1の電極7とコンタクトし、TiとAuを
夫々約1000Å,3000Å蒸着して形成する。また第
2の電極10の寸法は140μm×70μmで、コンタ
クト孔の寸法は98μm×28μmである。
Here, as the second insulating film 8, for example,
A silicon nitride film of about 1500 Å is formed on the surface of the substrate 2 using the CVD method. Further, a second electrode 10 is formed through a contact hole 9 formed by etching the silicon nitride film, and the second electrode 10 is in contact with the first electrode 7. , 3000Å by vapor deposition. Further, the dimensions of the second electrode 10 are 140 μm×70 μm, and the dimensions of the contact hole are 98 μm×28 μm.

最後に前記基板2の下面に強磁性体であるフエ
ライト11を接着してもよい。
Finally, ferrite 11, which is a ferromagnetic material, may be bonded to the lower surface of the substrate 2.

またここでは後工程となるワイヤボンド、樹脂
モールド等の構成の説明および図面は省略する。
Further, explanations and drawings of structures such as wire bonding and resin molding, which will be subsequent steps, will be omitted here.

本考案の特徴とする所は前記第1の電極7およ
び前記第2の電極10にある。
The feature of the present invention lies in the first electrode 7 and the second electrode 10.

従来では金属細線を電極上にワイヤボンドする
ために、前記電極面積を大きく設ける必要があつ
た。従って第2図ロに示す如くGaAs基板22の
界面で電極間に静電破壊部28を生じていた。
Conventionally, in order to wire-bond a thin metal wire onto an electrode, it was necessary to provide a large electrode area. Therefore, as shown in FIG. 2B, an electrostatic breakdown portion 28 was generated between the electrodes at the interface of the GaAs substrate 22.

この問題点を解決するために前記第1の電極7
は前記第2の電極10より小さくし、前記第1の
電極7および第1の絶縁膜5上に第2の絶縁膜8
を形成した。ここでは第1の電極7は120μm×
50μm、コンタクト孔は110μm×40μm、第2の
電極10は140μm×70μm、コンタクト孔は98μ
m×28μmとした。更には第2の絶縁膜8として
はシリコン酸化膜より破壊耐圧の良いシリコン窒
化膜を用いている。
In order to solve this problem, the first electrode 7
is smaller than the second electrode 10, and a second insulating film 8 is formed on the first electrode 7 and the first insulating film 5.
was formed. Here, the first electrode 7 is 120 μm×
50μm, contact hole is 110μm x 40μm, second electrode 10 is 140μm x 70μm, contact hole is 98μm
The size was m×28 μm. Further, as the second insulating film 8, a silicon nitride film having a higher breakdown voltage than a silicon oxide film is used.

従って第1の電極7は従来よりも小さく形成す
るためにGaAs基板2表面での第1の電極7,7
間の静電破壊を防止できる。また、第2の電極1
0,10間はGaAs界面より極めて安定な第2の
絶縁膜8を廷在するので、この電極10,10間
の静電破壊も防止できる。
Therefore, in order to form the first electrode 7 smaller than the conventional one, the first electrodes 7, 7 on the surface of the GaAs substrate 2 are
Electrostatic damage between the two can be prevented. In addition, the second electrode 1
Since the second insulating film 8, which is much more stable than the GaAs interface, is present between the electrodes 10 and 10, electrostatic damage between the electrodes 10 and 10 can also be prevented.

更には金属細線12をワイヤボンドする際の衝
撃を第2の電極10、第2の絶縁膜8が付加され
ることにより減少させることができるため、特性
劣化を防止できる。また第2の絶縁膜8の採用に
より、高温や雰囲気に対する特性劣化の防止をす
ることができる。
Furthermore, the addition of the second electrode 10 and the second insulating film 8 can reduce the impact when wire-bonding the thin metal wire 12, thereby preventing property deterioration. Further, by employing the second insulating film 8, it is possible to prevent characteristic deterioration due to high temperatures and atmosphere.

(ト) 考案の効果 以上の説明からも明らかな如く、前記第1の電
極7を前記第2の電極10より小さくし、前記第
1の電極7および第1の絶縁膜5上に更に第2の
絶縁膜8を形成することで、GaAs基板2の表面
における静電破壊や雰囲気に対する特性劣化等を
防止でき、更にはワイヤボンド時の衝撃を吸収で
きる。
(G) Effect of the invention As is clear from the above explanation, the first electrode 7 is made smaller than the second electrode 10, and a second electrode is further formed on the first electrode 7 and the first insulating film 5. By forming the insulating film 8, it is possible to prevent electrostatic discharge damage on the surface of the GaAs substrate 2 and deterioration of characteristics due to the atmosphere, and furthermore, it is possible to absorb shock during wire bonding.

従ってホール素子の静電破壊を防止でき、更に
はワイヤボンド時の特性劣化を防止できる。
Therefore, electrostatic damage to the Hall element can be prevented, and furthermore, characteristic deterioration during wire bonding can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図イおよび第1図ロは本考案のホール素子
の断面図および平面図、第2図イおよび第2図ロ
は従来のホール素子の断面図および平面図であ
る。 1はホール素子、2は基板、3はN型の活性領
域、4はN+型のコンタクト領域、5は第1の絶
縁膜、6はコンタクト孔、7は第1の電極、8は
第2の絶縁膜、9はコンタクト孔、10は第2の
電極、11はフエライト、12は金属細線であ
る。
1A and 1B are a sectional view and a plan view of the Hall element of the present invention, and FIGS. 2A and 2B are a sectional view and a plan view of a conventional Hall element. 1 is a Hall element, 2 is a substrate, 3 is an N type active region, 4 is an N + type contact region, 5 is a first insulating film, 6 is a contact hole, 7 is a first electrode, 8 is a second , 9 is a contact hole, 10 is a second electrode, 11 is a ferrite, and 12 is a thin metal wire.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 半絶縁性GaAs基板と、該基板表面に形成した
十文字形状の活性領域と、該活性領域の端部4箇
所に形成した高不純物濃度のコンタクト領域と、
前記基板の表面を被覆する第1の絶縁膜と、前記
コンタクト領域の表面にオーミックコンタクトす
る第1の電極と、前記第1の絶縁膜上に形成した
シリコン窒化膜から成る第2の絶縁膜と、該第2
の絶縁膜に開口したコンタクトホールと、該コン
タクトホールを介して前記の電極とコンタクト
し、且つ前記第2の絶縁膜上を廷在するように拡
張した第2の電極とを具備し、前記GaAs基板の
表面における前記第1の電極間の距離より前記第
2の絶縁膜の表面における前記第2の電極間の距
離が接近して成ることを特徴とするホール素子。
a semi-insulating GaAs substrate, a cross-shaped active region formed on the surface of the substrate, and contact regions with high impurity concentration formed at four ends of the active region;
a first insulating film covering the surface of the substrate; a first electrode in ohmic contact with the surface of the contact region; and a second insulating film made of a silicon nitride film formed on the first insulating film. , the second
a contact hole opened in the insulating film; and a second electrode extending so as to be in contact with the electrode through the contact hole and overlying the second insulating film; A Hall element characterized in that the distance between the second electrodes on the surface of the second insulating film is closer than the distance between the first electrodes on the surface of the substrate.
JP1986110842U 1986-07-18 1986-07-18 Expired JPH0311897Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986110842U JPH0311897Y2 (en) 1986-07-18 1986-07-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986110842U JPH0311897Y2 (en) 1986-07-18 1986-07-18

Publications (2)

Publication Number Publication Date
JPS6316471U JPS6316471U (en) 1988-02-03
JPH0311897Y2 true JPH0311897Y2 (en) 1991-03-20

Family

ID=30990218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986110842U Expired JPH0311897Y2 (en) 1986-07-18 1986-07-18

Country Status (1)

Country Link
JP (1) JPH0311897Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485788B2 (en) * 1998-02-20 2004-01-13 三洋電機株式会社 Light emitting diode array and optical print head

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49116961A (en) * 1973-03-09 1974-11-08

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49116961A (en) * 1973-03-09 1974-11-08

Also Published As

Publication number Publication date
JPS6316471U (en) 1988-02-03

Similar Documents

Publication Publication Date Title
US7394158B2 (en) Solderable top metal for SiC device
JPH0216021B2 (en)
JPH0311897Y2 (en)
JPS6359272B2 (en)
US5646051A (en) Process for forming a magnetoresistive sensor for a reading head
JPS6327075A (en) Hall element
JP3068119B2 (en) Semiconductor device having Schottky barrier
JPH0580157B2 (en)
JPH0467793B2 (en)
JPH0467794B2 (en)
JPS63166273A (en) Vertical semiconductor device
JPS642441Y2 (en)
JPS6114755A (en) Semiconductor transistor and manufacture thereof
JPH08227743A (en) Metal electrode for oxide superconductor
JPH02253659A (en) Semiconductor device
JPH0243337B2 (en)
JPH0389554A (en) Schottky barrier semiconductor device
JPH0745973Y2 (en) Hall element device
JPH04103649U (en) semiconductor equipment
JPS61256776A (en) Magnetoelectric device
JPH0353773B2 (en)
JPH01259558A (en) Schottky barrier semiconductor device
JPS61180484A (en) Manufacture of vertical field effect transistor
JPS6218779A (en) Hall element
JPS5934681A (en) Hall element