JPH03116847A - Manufacture of film substrate - Google Patents

Manufacture of film substrate

Info

Publication number
JPH03116847A
JPH03116847A JP1252404A JP25240489A JPH03116847A JP H03116847 A JPH03116847 A JP H03116847A JP 1252404 A JP1252404 A JP 1252404A JP 25240489 A JP25240489 A JP 25240489A JP H03116847 A JPH03116847 A JP H03116847A
Authority
JP
Japan
Prior art keywords
sheet
film
base film
wiring leads
device hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1252404A
Other languages
Japanese (ja)
Inventor
Hisataka Kondo
近藤 久高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1252404A priority Critical patent/JPH03116847A/en
Publication of JPH03116847A publication Critical patent/JPH03116847A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To form directly wiring leads on a base film without using a bonding agent by a method wherein a device hole formed in the base film is blocked with a sheet, on which an etching can be performed, a plating is applied on the base film and the sheet to form the wiring leads and the sheet, with which the device hole is blocked, is removed. CONSTITUTION:A device hole 2 is formed in a base film 1 and thereafter, a dry sheet 3 is laminated. When the sheet 3 is exposed and developed through a photomask, the hole 2 is blocked with the sheet 3. After this, after a plated layer 5 is formed on the surface of a metal thin film 4, which is applied on both surfaces of the film 1 and the sheet 3, by an electrolytic plating, a photomask 6 is formed in the same form as those of wiring leads 7. After the layer 5 and the film 4 are etched in order using the resist 6 as a mask, the resist 6 and the sheet 3 are removed. An IC chip 8 is bonded on this film substrate and is sealed with a sealing resin 9. Thereby, even if the arrangement of the wiring leads is reduced in a fine pitch, a sufficient adhesive force can be secured.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はフィルム基゛板の製造方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a method for manufacturing a film substrate.

[従来の技術] 従来、フィルム基板においては、接着剤を用いてベース
フィルムに金属箔を接着した三層構造のものが知られて
いる。この種のフィルム基板は、ベースフィルムに金属
箔を接着剤で接着し、この金属箔をフォトリングラフィ
法により所定形状にパターニングして配線リードを形成
している。
[Prior Art] Conventionally, film substrates having a three-layer structure in which a metal foil is bonded to a base film using an adhesive are known. In this type of film substrate, a metal foil is bonded to a base film with an adhesive, and the metal foil is patterned into a predetermined shape using a photolithography method to form wiring leads.

[発明が解決するための課題1 しかし、上述したフィルム基板においては、配線リード
がファインピッチ化すると金属箔を接着する接着剤の接
着力が不足する。特に、接着剤は半導体チップ等のデバ
イスをボンディングする際に加熱されると接着力が弱ま
るため、配線リードが位置ズレを起し、ピッチの不均一
、短#5等の問題が生じる。また、接着剤は一般に絶縁
抵抗が小さいため、ファインピッチ化すると配線リード
間の電気抵抗が不足し、動作上に問題が生じる。
[Problem to be Solved by the Invention 1] However, in the above-mentioned film substrate, when the wiring leads have a fine pitch, the adhesive force for bonding the metal foil is insufficient. In particular, when adhesives are heated when bonding devices such as semiconductor chips, their adhesive strength weakens, causing misalignment of wiring leads, resulting in problems such as uneven pitch and short #5. Furthermore, since adhesives generally have low insulation resistance, when the pitch is made finer, the electrical resistance between the wiring leads becomes insufficient, causing problems in operation.

この発明の目的は、接着剤を用いずに、ベースフィルム
に配線リードを直接形成でき、かつべ−スフィルムのデ
バイスホール内に配線リードを突出させて半導体チップ
等のデバイスを良好にポンディングすることのできるフ
ィルム基板の製造方法を提供することである。
An object of the present invention is to enable wiring leads to be formed directly on a base film without using an adhesive, and to allow the wiring leads to protrude into device holes in the base film for good bonding of devices such as semiconductor chips. An object of the present invention is to provide a method for manufacturing a film substrate that can be used.

[課題を解決するための手段] この発明は丘述した目的を達成するために、ベースフィ
ルムに形成されたデバイスホールをエツチング可能なシ
ートで塞ぎ、この後、ベースフィルムおよびシート上に
メッキを施して所定形状の配線リードをパターン形成し
、しかる後、前記デバイスホールを塞ぐシートを取り除
くことにある。
[Means for Solving the Problems] In order to achieve the above-mentioned object, the present invention covers a device hole formed in a base film with an etched sheet, and then plates the base film and the sheet. The method involves forming a pattern of wiring leads having a predetermined shape, and then removing the sheet that blocks the device hole.

[作 用] この発明によれば、接着剤を用いずに、メッキ層からな
る配線リードをベースフィルムに形成するので、配線リ
ードがファインピッチ化しても。
[Function] According to the present invention, the wiring leads made of a plating layer are formed on the base film without using an adhesive, so even if the wiring leads have a fine pitch.

充分な接着力を確保することができる。このため、半導
体チップ等のデバイスをポンディングする際の加熱によ
って配線リードが位nズレし難く、ピッチの不均一、短
絡等を防ぐことができる。しかも、接着剤を用いないの
で、従来のような接着剤による電気抵抗の不足によって
生じる動作上の問題等をも解消することができる。特に
Sufficient adhesive strength can be ensured. Therefore, the wiring leads are less likely to be misaligned due to heating during bonding of devices such as semiconductor chips, and uneven pitches, short circuits, etc. can be prevented. Moreover, since no adhesive is used, it is possible to solve operational problems caused by the lack of electrical resistance caused by conventional adhesives. especially.

デバイスホール内に配線リードを突出させることができ
るので、半導体チップ等のデバイスをTAB (Tap
e Automated Bonding)方式等によ
り良好にポンディングすることができる。
Since the wiring leads can protrude into the device hole, devices such as semiconductor chips can be connected to TAB (Tap).
Bonding can be performed effectively using an automated bonding method or the like.

[実施例] 以下、第1図〜第8図を参照して、この発明の第1実施
例を説明する。
[Embodiment] Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1 to 8.

まず、第1図に示すように、ベースフィルムlにデバイ
スホール2を形成する。このベースフィルムlはポリイ
ミドやポリエステル等の樹脂よりなり、厚さは50〜1
100JL程度である。デバイスホール2はICチップ
等のデバイスが挿入する上下に貫通した孔であり、プレ
ス等の機械加工によって形成されるが、エツチング等の
化学的処理によって形成することもできる。
First, as shown in FIG. 1, device holes 2 are formed in a base film l. This base film l is made of resin such as polyimide or polyester, and has a thickness of 50 to 1
It is about 100 JL. The device hole 2 is a vertically penetrating hole into which a device such as an IC chip is inserted, and is formed by mechanical processing such as pressing, but may also be formed by chemical processing such as etching.

次に、第2図に示すように、ベースフィルム1の上面に
エツチング回部なドライシート3をラミネートする。こ
のドライシート3は感光性を有するポリイミド系樹脂よ
りなり、その厚さはlO〜30pt−m8度である。
Next, as shown in FIG. 2, a dry sheet 3 for etching is laminated on the upper surface of the base film 1. This dry sheet 3 is made of photosensitive polyimide resin and has a thickness of 10 to 30 pt-m8 degrees.

そして、フォトマスク(図示せず)を介してドライシー
ト3を露光し現像する。すると、第3図に示すように、
ドライシート3の不要な部分が除去され、デバイスホー
ル2と対応する部分にドライシート3が残りデバイスホ
ール2を塞ぐ。
Then, the dry sheet 3 is exposed to light through a photomask (not shown) and developed. Then, as shown in Figure 3,
An unnecessary portion of the dry sheet 3 is removed, and the dry sheet 3 remains in a portion corresponding to the device hole 2 to close the device hole 2.

この後、ベースフィルムlおよびドライシート3の表面
に銅等の金属薄WJ4を蒸着またはスパッタリング等に
より被着する。この金属薄膜4は後述するメッキ層5の
下地層となるものであり。
Thereafter, a thin metal WJ4 such as copper is deposited on the surfaces of the base film 1 and the dry sheet 3 by vapor deposition, sputtering, or the like. This metal thin film 4 serves as a base layer for a plating layer 5 to be described later.

ベースフィルムlの表面に充分な接合強度をもって形成
される。なお、金属薄膜4はメッキ層5と同じ金属が望
ましいが、これに限られない。
It is formed on the surface of the base film 1 with sufficient bonding strength. Note that, although the metal thin film 4 is preferably made of the same metal as the plating layer 5, it is not limited thereto.

次いで、第4図に示すように、金属薄膜4の表面に電解
メッキによりメッキ層5を20〜40JLm程度の厚さ
に形成する。このメッキ層5は下地層である金属薄膜4
によりベースフィルムlに対して充分な接合強度で形成
される。この場合、このメッキ層5は上述した金属薄1
g14と同じ金属材料であれば特に接合強度が高くなる
が、異なる金属材料であって差し支えない。
Next, as shown in FIG. 4, a plating layer 5 is formed on the surface of the metal thin film 4 by electrolytic plating to a thickness of about 20 to 40 JLm. This plating layer 5 is a metal thin film 4 which is a base layer.
Thus, the bonding strength is sufficient for the base film l. In this case, this plating layer 5 is the metal thin layer 1 mentioned above.
If it is the same metal material as g14, the bonding strength will be particularly high, but it may be a different metal material.

この後、第5図に示すように、メッキ層5上にフォトレ
ジスト6を塗布し、露光して現像することにより、フォ
トレジスト6の不要な部分を除去して、フォトレジスト
6を所定の形状すなわち後述する配線リード7と同じ形
状にパターン形成する。
Thereafter, as shown in FIG. 5, a photoresist 6 is coated on the plating layer 5, exposed and developed to remove unnecessary portions of the photoresist 6, and form the photoresist 6 into a predetermined shape. That is, the pattern is formed in the same shape as the wiring lead 7 described later.

そして、第6図に示すように、パターン形成されたフォ
トレジスト6をマスクとしてメッキ層5および金属薄膜
4を順次エツチングして不要な部分を除去する。この場
合、メッキ層5と金属薄膜4が同じ金属材料であれば、
1回のエツチングで除去することができるが、異なる材
料であれば、各層5.4ごとに順にエツチングすればよ
い、この結果、メッキ層5と金属F1膜4からなる配線
リード7が所定形状にパターン形成される。
Then, as shown in FIG. 6, the plating layer 5 and the metal thin film 4 are sequentially etched using the patterned photoresist 6 as a mask to remove unnecessary portions. In this case, if the plating layer 5 and the metal thin film 4 are made of the same metal material,
It can be removed by one etching, but if the materials are different, each layer 5.4 may be etched in order. As a result, the wiring lead 7 made of the plating layer 5 and the metal F1 film 4 has a predetermined shape. pattern is formed.

しかる後、第7図に示すように、メッキ層5上のフォト
レジスト6をエツチングにより除去するとともに、デバ
イスホール2を塞ぐドライシート3をエツチングにより
除去する。この場合にも、フォトレジスト6とドライシ
ート3が同じ感光性材料であれば、1回のエツチングで
両者を除去することができる。これにより、ベースフィ
ルムl上に配線リード7が形成され、かつ配線リード7
のインナーリード部がデバイスホール2内に突出したフ
ィルム基板が得られる。
Thereafter, as shown in FIG. 7, the photoresist 6 on the plating layer 5 is removed by etching, and the dry sheet 3 blocking the device hole 2 is also removed by etching. In this case as well, if the photoresist 6 and the dry sheet 3 are made of the same photosensitive material, both can be removed by one etching. As a result, the wiring leads 7 are formed on the base film l, and the wiring leads 7 are formed on the base film l.
A film substrate with the inner lead portion protruding into the device hole 2 is obtained.

そして、このフィルム基板には第8図に示すように、I
Cチップ8がTAB方式によりポンディングされてま1
止樹脂9により月止される。この場合には、ICチップ
8をベースフィルム1の下方よりデバイスホール2内に
挿入し、ICチップ8のバンプ電極lOを配−線リード
7の各インナーリード部に対応させて熱圧治具(図示せ
ず)で熱圧する。すると、配線リード7のインナーリー
ド部が折り曲げられてICチップ8の各バンプ電極lO
にポンディングされる。このとき、配線り−ド7はベー
スフィルムlに対してメッキ層5が金PA薄膜4により
充分な接合力をもって形成されているので、熱圧治具に
よる加熱によって配線り−ド7が位置ズレを起すことが
ない、そのため、配線リード7のピッチが不均一になっ
たり、m絡したりすることがなく、極めて良好にICチ
ップ8をポンディングすることができる。なお、このフ
ィルム基板では、従来のような接着剤による電気抵抗の
不足によって生じる動作上の問題をも解消できることは
言うまでもない。
Then, as shown in FIG. 8, this film substrate has an I
C chip 8 is pounded by TAB method.
It is fixed by a fixing resin 9. In this case, the IC chip 8 is inserted into the device hole 2 from below the base film 1, and the bump electrodes 10 of the IC chip 8 are made to correspond to each inner lead part of the wiring leads 7, and a thermopressing jig ( (not shown). Then, the inner lead portion of the wiring lead 7 is bent and each bump electrode lO of the IC chip 8 is bent.
Pounded to. At this time, since the plating layer 5 of the wiring board 7 is formed with sufficient bonding force to the base film l by the gold PA thin film 4, the wiring board 7 is not displaced due to heating by the thermopressing jig. Therefore, the pitch of the wiring leads 7 does not become non-uniform, and the IC chip 8 can be bonded very well without causing any contact. It goes without saying that this film substrate can also solve operational problems caused by the lack of electrical resistance caused by conventional adhesives.

次に、第9図〜第15図を参照して、第2実施例を説明
する。この場合、上述した第1実施例と同一部分には同
一符号を付し、その説明は省略する。
Next, a second embodiment will be described with reference to FIGS. 9 to 15. In this case, the same parts as those in the first embodiment described above are given the same reference numerals, and the explanation thereof will be omitted.

まず、第9図に示すようにベースフィルムlにデバイス
ホール2を形成し、第10図に示すようにベースフィル
ム1の上面にエツチング可能なドライシート3をラミネ
ートする。そして、上述した第1実施例と同様に、フォ
トマスクを介してドライシート3を露光し現像すること
により、第11図に示すように、デバイスホール2と対
応する部分にドライシート3を歿してデバイスホール2
を塞ぐ、この後、ベースフィルム12およびドライシー
ト3に、に下地層となる金Ji!111!I4を蒸着ま
たはスパッタリングにより被着する。しかる後、金属薄
膜4上にメッキレジスト11を印刷により配線リード7
と対応するリード形成領域外に設ける。
First, a device hole 2 is formed in a base film 1 as shown in FIG. 9, and an etched dry sheet 3 is laminated on the upper surface of the base film 1 as shown in FIG. Then, as in the first embodiment described above, by exposing and developing the dry sheet 3 through a photomask, the dry sheet 3 is exposed to the portion corresponding to the device hole 2, as shown in FIG. device hole 2
After this, the base film 12 and the dry sheet 3 are coated with gold Ji!, which will serve as the base layer. 111! I4 is deposited by vapor deposition or sputtering. After that, wiring leads 7 are formed by printing a plating resist 11 on the metal thin film 4.
Provided outside the lead forming area corresponding to the lead forming area.

次に、第12図に示すように、金属薄!i4上に電解メ
ッキによりメッキ層12を形成する。このメッキ層12
はメッキレジスト11がマスクとなり、金属薄膜4上の
配線リード7と対応するリード形成領域に形成される。
Next, as shown in Figure 12, metal thin! A plating layer 12 is formed on i4 by electrolytic plating. This plating layer 12
is formed in a lead formation region corresponding to the wiring lead 7 on the metal thin film 4 using the plating resist 11 as a mask.

この場合、メッキ層12は後工程でエツチングされる分
を見込んで金属薄膜4の厚さ分だけ厚く形成しておく。
In this case, the plating layer 12 is formed as thick as the thickness of the metal thin film 4 in anticipation of etching in a later process.

この後、第13図に示すようにメッキレジスト11をエ
ツチングして除去する。この際、平面図として図示はし
ないが、金属薄!I4はベースフィルムlとドライシー
ト3の上面全体に被着され、また、メッキ層12は配線
リード7と対応するリード形成領域にのみ形成されてい
る。従って。
Thereafter, as shown in FIG. 13, the plating resist 11 is removed by etching. At this time, although it is not shown as a plan view, it is a thin metal! I4 is applied to the entire upper surface of the base film l and dry sheet 3, and the plating layer 12 is formed only in the lead forming area corresponding to the wiring lead 7. Therefore.

各リード形成領域JJnに存在する金f1薄膜を取り除
く必要があり、ここで、高速エツチング処理を行なう、
つまり、第14図に示すように金属薄膜4のみが除去さ
れる程度に極く短時間、メッキ層12および金属薄膜4
をエツチング液に曝す、このとき、メッキ層12も金m
I%jM4と同じ厚さだけエツチングされるが、上述し
たように金属薄膜4の厚さ分だけ厚く形成されているの
で、所定の厚さ(例えば、20〜40gm程度)に形成
される。
It is necessary to remove the gold f1 thin film present in each lead forming region JJn, and here a high-speed etching process is performed.
In other words, as shown in FIG.
At this time, the plating layer 12 is also exposed to the etching solution.
Although it is etched to the same thickness as I%jM4, it is formed thicker by the thickness of the metal thin film 4 as described above, so it is formed to a predetermined thickness (for example, about 20 to 40 gm).

これにより、メッキ層12と金属薄Fm4からなる配線
リード7が形成される。
As a result, the wiring lead 7 made of the plating layer 12 and the thin metal Fm4 is formed.

そして、第15図に示すように、ドライシート3をエツ
チングして除去すると、第1実施例と同様、ベースフィ
ルム1に配線リード7が形成され、かつデバイスホール
2内に配線リード7が突出したフィルム基板を得ること
ができる。
Then, as shown in FIG. 15, when the dry sheet 3 is etched and removed, the wiring leads 7 are formed on the base film 1 and protrude into the device hole 2, as in the first embodiment. A film substrate can be obtained.

なお、上述の方法は両面配線基板を装造する場合にも適
用できるものであり1次に、第16図〜第22図を参照
して、第3実施例としてその製造方法を説明する。この
場合にも、前述した第1実施例と同一部分には同一符号
を付し、その説明は省略する。
The above-described method can also be applied to the case of mounting a double-sided wiring board, and the manufacturing method thereof will now be described as a third embodiment with reference to FIGS. 16 to 22. In this case as well, the same parts as in the first embodiment described above are denoted by the same reference numerals, and the explanation thereof will be omitted.

まず、第16図に示すように、鋭利な先端を有するe属
針を用いてベースフィルム1にデバイスホール2および
スルーホール13・・・を形成する。
First, as shown in FIG. 16, device holes 2 and through holes 13 are formed in the base film 1 using a needle having a sharp tip.

この場合、スルーホール13は鋭利な先端を有する金属
針を用いて直径0.1mm程度のテーパ状に形成される
。そして、第17図に示すように、ベースフィルムlの
上下面にドライシート3.3をラミネートする。しかる
後、上下の各ドライシート3.3を交互に露光して現像
することにより、第18図に示すように、デバイスホー
ル2と対応する部分にドライシート3.3を歿してデバ
イスホール2の上下を塞ぐ。この後、ベースフィルムl
の上下面および上下の各ドライシート3.3の表面に金
属薄膜4,4を薄着またはスパッタリングにより被着す
る。この場合、蒸着またはスパッタリングはベースフィ
ルムlの上下面から行われ、スルーホールエ3の内面に
も回持に金属薄1模4が被着される。
In this case, the through hole 13 is formed into a tapered shape with a diameter of about 0.1 mm using a metal needle with a sharp tip. Then, as shown in FIG. 17, dry sheets 3.3 are laminated on the upper and lower surfaces of the base film l. Thereafter, by alternately exposing and developing the upper and lower dry sheets 3.3, as shown in FIG. Block the top and bottom. After this, the base film l
Metal thin films 4, 4 are deposited on the upper and lower surfaces of the dry sheets 3.3 and on the surfaces of the upper and lower dry sheets 3.3 by thin coating or sputtering. In this case, vapor deposition or sputtering is performed from the upper and lower surfaces of the base film 1, and the metal thin film 1 is also coated on the inner surface of the through-hole 3.

この後、第19図に示すように、−上下の金IIs +
811模4.4の表面に電解メッキによりメッキ層14
.14を所定の厚さ(例えば、20〜40μm程度)に
形成する。この場合には、スルーホール13の内面に金
属薄膜4が形成されているので。
After this, as shown in FIG. 19, − upper and lower gold IIs +
Plating layer 14 is applied to the surface of 811 pattern 4.4 by electrolytic plating.
.. 14 is formed to a predetermined thickness (for example, about 20 to 40 μm). In this case, the metal thin film 4 is formed on the inner surface of the through hole 13.

スルーホール13内にも確実にメー7キが施され、上下
のメッキ層14.14は確実に導通して接続される。
The inside of the through hole 13 is also reliably coated, and the upper and lower plating layers 14, 14 are reliably electrically connected and connected.

次に、第20図に示すように、上下のメッキ層14.1
4の表面にフォトレジスト15.15を塗布し、それぞ
れ−上下で異なるフォトマスクを用いて露光し現像する
ことにより、フォトレジスト15.15を異なる形状に
パターン形成する。この場合、上側のフォトレジスト1
5は少なくともデバイスホール2およびスルーホールエ
3と対応する箇所に形成され、下側のフォトレジスト1
5はスルーホール13と対応する箇所に形成されるが、
デバイスホール2と対応する箇所には形成されない。
Next, as shown in FIG. 20, the upper and lower plating layers 14.1
A photoresist 15.15 is coated on the surface of the photoresist 15.15, and the photoresist 15.15 is patterned into different shapes by exposing and developing the upper and lower sides using different photomasks, respectively. In this case, the upper photoresist 1
5 is formed at least in a location corresponding to the device hole 2 and the through hole 3, and is formed in the lower photoresist 1.
5 is formed at a location corresponding to the through hole 13,
It is not formed in a location corresponding to device hole 2.

そして、第21図に示すように、フォトレジス)15.
15をマスクとしてメッキ層14.14および金属薄膜
4,4を順次エツチングして不要な部分を除去する。こ
れにより、ベースフィルムlの上下面にそれぞれメッキ
層14と金属薄膜4からなる配線リード7および接続リ
ード17が形IO&される。これら上下の配線リード7
および接続リード17はスルーホール13の箇所で相互
に接続されている。
Then, as shown in FIG. 21, photoresist) 15.
Using 15 as a mask, the plating layer 14, 14 and the metal thin films 4, 4 are sequentially etched to remove unnecessary portions. As a result, wiring leads 7 and connection leads 17 made of the plating layer 14 and the metal thin film 4 are formed on the upper and lower surfaces of the base film l, respectively. These upper and lower wiring leads 7
The connection leads 17 are connected to each other at the through hole 13.

この後、第22図に示すように、上下のメッキ層14.
14の表面からフォトレジスト15゜15をエツチング
により除去するとともに2デバイスホール2の上下を塞
ぐドライシート3,3をエツチングにより除去する。こ
れにより、ベースフィルムlの上下面に配線リード7お
よび接続リード17がスルーホール13の箇所で相互に
接続され、かつ配線リード7がデバイスホール2の内側
に向けて突出した両面フィルム基板を得ることができる
After this, as shown in FIG. 22, the upper and lower plating layers 14.
The photoresist 15.degree. 15 is removed from the surface of the photoresist 14 by etching, and the dry sheets 3, 3 which close the upper and lower parts of the two device holes 2 are also removed by etching. As a result, a double-sided film substrate is obtained in which the wiring leads 7 and the connection leads 17 are connected to each other at the through holes 13 on the upper and lower surfaces of the base film l, and the wiring leads 7 protrude toward the inside of the device holes 2. I can do it.

なお、この発明はL述した各実施例に限定されるもので
はない0例えば、両面フィルム基板は第2実施例と同じ
方法で形成することもできる。また、メッキ層の下#!
、層となる金属薄膜4は蒸着やスパッタリング以外に、
無電解メッキ等で形成してもよい。
Note that the present invention is not limited to the embodiments described above. For example, the double-sided film substrate may be formed by the same method as in the second embodiment. Also # below the plating layer!
In addition to vapor deposition and sputtering, the metal thin film 4 that forms the layer is
It may be formed by electroless plating or the like.

[発明の効果〕 以上詳細に説明したように、この発明によれば、接着剤
を用いずに、メッキ層からなる配線リードをベースフィ
ルムに形成するので、配線リードがファインピッチ化し
ても、充分な接着力を確保することができる。しかも、
接着剤を用いないので、従来のような接着剤による電気
抵抗の不足によって生じる動作りの問題等をも解消する
ことができる。特に、デバイスホールをエツチング可能
なシートで塞ぎ、このシート上に配線リードを形成した
後、このシートをエツチングして除去することにより、
デバイスホール内に配線リードを突出させることができ
るので、半導体チップ等のデバイスをTAB方式等によ
り良好にボンディングすることができる。
[Effects of the Invention] As explained in detail above, according to the present invention, the wiring leads made of a plating layer are formed on the base film without using an adhesive, so even if the wiring leads have a fine pitch, It is possible to ensure strong adhesion. Moreover,
Since no adhesive is used, it is possible to solve problems such as operational problems caused by insufficient electrical resistance caused by conventional adhesives. In particular, by filling device holes with an etched sheet, forming wiring leads on this sheet, and then etching and removing this sheet,
Since the wiring leads can protrude into the device hole, devices such as semiconductor chips can be bonded well using the TAB method or the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第8図はこの発明の第1実施例のフィルム基板
の製造工程を示す各断面図、第9図〜第15図は第2実
施例のフィルム基板の製造工程を示す各断面図、第16
図〜第22図は第3実施例の両面フィルム基板の製造工
程を示す各断面図である。 l・・・・・・ベースフィルム、2・・・・・・デバイ
スホール、3・・・・・・ドライシー)、5,12.1
4・・・・・・メッキ層、7・・・・・・配線リード。 特 許 出 願 人 カシオ計算機株式会社 第 図 3Pライ已−ト 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 0 図 3 ) 第 1 図 第 2 図 第 3 図 第14 図 第 5 図 第16 図 第 7 図 第 9 図 第20 図 第21 図 第22 図
FIGS. 1 to 8 are cross-sectional views showing the manufacturing process of a film substrate according to the first embodiment of the present invention, and FIGS. 9 to 15 are cross-sectional views showing the manufacturing process of the film substrate according to the second example. , 16th
22 are cross-sectional views showing the manufacturing process of the double-sided film substrate of the third embodiment. l...Base film, 2...Device hole, 3...Dry sea), 5, 12.1
4...Plating layer, 7...Wiring lead. Patent Applicant: Casio Computer Co., Ltd. Figure 16 Figure 7 Figure 9 Figure 20 Figure 21 Figure 22

Claims (1)

【特許請求の範囲】 ベースフィルムに形成されたデバイスホールをエッチン
グ可能なシートで塞ぐ工程と、 前記ベースフィルムおよび前記シート上にメッキを施し
て所定形状の配線リードをパターン形成する工程と、 前記デバイスホールを塞ぐ前記シートを取り除く工程と
、 からなるフィルム基板の製造方法。
[Claims] A step of closing a device hole formed in a base film with an etched sheet, a step of plating the base film and the sheet to form a pattern of wiring leads in a predetermined shape, and the device. A method for manufacturing a film substrate, comprising: removing the sheet that blocks the hole.
JP1252404A 1989-09-29 1989-09-29 Manufacture of film substrate Pending JPH03116847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1252404A JPH03116847A (en) 1989-09-29 1989-09-29 Manufacture of film substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1252404A JPH03116847A (en) 1989-09-29 1989-09-29 Manufacture of film substrate

Publications (1)

Publication Number Publication Date
JPH03116847A true JPH03116847A (en) 1991-05-17

Family

ID=17236870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1252404A Pending JPH03116847A (en) 1989-09-29 1989-09-29 Manufacture of film substrate

Country Status (1)

Country Link
JP (1) JPH03116847A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11207507B2 (en) 2011-08-20 2021-12-28 Advanced Medical Balloons Gmbh Device for the trans-anal drainage of stool from the rectum of a patient and/or for the trans-anal application of inflowing liquid through a catheter-like element
US11324932B2 (en) 2011-08-20 2022-05-10 Advanced Medical Balloons Gmbh Trans-anal inflow catheter for intermittently triggering a reflex-coordinated defecation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11207507B2 (en) 2011-08-20 2021-12-28 Advanced Medical Balloons Gmbh Device for the trans-anal drainage of stool from the rectum of a patient and/or for the trans-anal application of inflowing liquid through a catheter-like element
US11324932B2 (en) 2011-08-20 2022-05-10 Advanced Medical Balloons Gmbh Trans-anal inflow catheter for intermittently triggering a reflex-coordinated defecation

Similar Documents

Publication Publication Date Title
JPH04355086A (en) Manufacture of electric connecting element
JP2000307031A (en) Double side electrical interconnection flexible circuit board
KR920005070B1 (en) Method of manufacturing double sided wiring substrate
KR19980087404A (en) Lead frame, its manufacturing method, semiconductor device, and its manufacturing method
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP4477213B2 (en) Circuit board and circuit board manufacturing method
JP2007517410A (en) Pattern circuit and manufacturing method thereof
TW201927090A (en) Wiring board and manufacturing method thereof
JPH03116847A (en) Manufacture of film substrate
JPH03276512A (en) Anisotropic conductive film and its manufacture
KR100794544B1 (en) Wiring circuit board having bumps and method of producing same
EP0932328A1 (en) Substrate for mounting electronic part and process for manufacturing the same
JPH10270815A (en) Wiring board and its manufacture
US6777314B2 (en) Method of forming electrolytic contact pads including layers of copper, nickel, and gold
JPH1117315A (en) Manufacture of flexible circuit board
JP3205089B2 (en) Method for producing multilayer conductor film carrier
JPH03225894A (en) Manufacture of printed wiring board
JPH11261225A (en) Manufacture of multilayered wiring board
JPH05183272A (en) Manufacture of multilayer board for mounting electronic parts
SU1056484A2 (en) Process for manufacturing multilayer printed circuit boards
CN112672542A (en) Circuit board manufacturing method and circuit board
JPH10178141A (en) Composite lead frame and its manufacturing method
JPH03270055A (en) Formation of conductor wiring onto insulating substrate for semiconductor package and conductor wiring substrate
JPH02180041A (en) Double-sided flexible circuit board and manufacture thereof
JP2000031612A (en) Wiring board