JPH03114218A - Aligner for wafer periphery - Google Patents
Aligner for wafer peripheryInfo
- Publication number
- JPH03114218A JPH03114218A JP25070789A JP25070789A JPH03114218A JP H03114218 A JPH03114218 A JP H03114218A JP 25070789 A JP25070789 A JP 25070789A JP 25070789 A JP25070789 A JP 25070789A JP H03114218 A JPH03114218 A JP H03114218A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- light
- wafer
- optical fiber
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013307 optical fiber Substances 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 230000007261 regionalization Effects 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 49
- 238000000034 method Methods 0.000 description 25
- 238000003384 imaging method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、IC,LSI、その他のエレクトロニクス
素子の製造における回路パターンの形成工程において、
シリコンウェハに代表される半導体基板、あるいは誘電
体、金属、絶縁体等の基板(本願ではまとめてウェハと
いう、)に塗布されたレジストのうちのウェハ周辺部の
不要レジストを現像工程で除去するためのウェハ周辺部
露光に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a method for forming circuit patterns in the production of ICs, LSIs, and other electronic devices.
To remove unnecessary resist from the periphery of the wafer, which is applied to a semiconductor substrate such as a silicon wafer, or a dielectric, metal, or insulator substrate (collectively referred to as a wafer in this application) through a development process. This relates to exposure of the wafer periphery.
ICやLSI等の製造工程においては、微細な回路パタ
ーンを形成するにあたって、シリコンウェハ等の表面に
レジストを塗布し、さらに露光。In the manufacturing process of ICs, LSIs, etc., to form fine circuit patterns, a resist is applied to the surface of a silicon wafer, etc., and then exposed.
現像を行い、レジストパターンを形成することが行われ
る0次に、このレジストパターンをマスクにしてイオン
注入、エツチング、リフトオフ等の加工が行われる。Next, development is performed to form a resist pattern, and processes such as ion implantation, etching, and lift-off are performed using this resist pattern as a mask.
通常、レジストの塗布はスピンコード法によって行われ
、ウェハ表面の中心位置にレジストを注ぎなからウェハ
を回転させ、遠心力によってウェハの表面の全面にレジ
ストが塗布される。Usually, resist is applied by a spin code method, in which the resist is poured onto the center of the wafer surface, the wafer is rotated, and the resist is applied to the entire surface of the wafer by centrifugal force.
パターン形成のための露光は、逐次移動型縮小投影露光
装置(以下、ステッパという、)によって行われる。第
4図はステッパによって露光されたウェハを模式的に表
した図である。第4図に示すように、ウェハはステッパ
により基盤の目状に各チップ部分子毎にステップ露光さ
れるわけであるが、第く図から明らかなように、ウェハ
周辺部のチップ部分子pにおいては回路パターンを正し
く完全に描くことができない、従って、該チップ部分子
pに対するステップ露光を省略して、−枚のウェハの対
する露光のスループ7)を高めることも行われている。Exposure for pattern formation is performed by a step-by-step reduction projection exposure apparatus (hereinafter referred to as a stepper). FIG. 4 is a diagram schematically showing a wafer exposed by a stepper. As shown in Fig. 4, the wafer is exposed stepwise to each chip molecule in the pattern of the substrate using a stepper, but as is clear from Fig. cannot accurately and completely draw a circuit pattern. Therefore, the step exposure for the chip molecule p is omitted to increase the exposure throughput 7) for -thick wafers.
いずれにしても、回路パターンが正しく完全に描かれな
い部分のレジストは、不要なレジストとして現像後も残
留することになる。In any case, the resist in areas where the circuit pattern is not correctly and completely drawn will remain as unnecessary resist even after development.
このような現像後も残留するウェハ周辺部の不要なレジ
ストの存在は次のような問題を引き起こす、即ち、レジ
ストの塗布されたウェハはいろいろな処理工程及びいろ
いろな方式で搬送される。The presence of unnecessary resist at the periphery of the wafer, which remains even after development, causes the following problems: Wafers coated with resist are transported through various processing steps and in various ways.
この時、ウェハ周辺部を機械的につかんで保持したり、
ウェハ周辺部がウェハカセット等の収納器の壁にこすれ
たりする。この時、ウェハ周辺部の不要なレジストがと
れてウェハのパターン形成部に付着すると、正しいパタ
ーン形成ができなくなり、歩留りを下げる。At this time, the periphery of the wafer is mechanically grasped and held.
The periphery of the wafer may rub against the wall of a container such as a wafer cassette. At this time, if unnecessary resist from the periphery of the wafer comes off and adheres to the pattern forming area of the wafer, correct pattern formation will not be possible and the yield will be lowered.
ウェハ周辺部の不要レジストが「ゴミ」となって歩留り
を低下させることは、特に集積回路の高機能化、微細化
が進みつつある現在、深刻な問題となっている。Unnecessary resist around the wafer becomes "dust" and reduces yield, which is a serious problem especially now that integrated circuits are becoming more sophisticated and smaller.
そこで、このようなウェハ周辺部の不要レジストを除去
する技術として、パターン形成のための露光工程とは別
に、ウェハ周辺部の不要なレジストを現像工程で除去す
るために別途露光することが考えられている。Therefore, as a technology to remove unnecessary resist around the wafer, it is considered that, in addition to the exposure process for pattern formation, a separate exposure is performed to remove unnecessary resist around the wafer in the development process. ing.
〔発明が解決しようとする技術的課題〕上記のウェハ周
辺部露光の方法として、次のようないくつかの方法が考
えられる。第5図は、このような考えられるウェハ周辺
部露光方法の概略を説明した図である。[Technical Problems to be Solved by the Invention] As a method for exposing the periphery of the wafer, the following several methods can be considered. FIG. 5 is a diagram illustrating the outline of such a possible wafer peripheral area exposure method.
一つの方法は、第5図(a)に示すように、ウェハWを
回転させながら、光源ランプ1からの光を光ファイバ4
0により導いてウェハ周辺部Wpに照射する方法である
。この方法だと、生産性を低下させないという要請から
かなり高い照度で露光し速い回転速度で行う必要がある
が、高照度でレジストを露光するとレジストの発泡等を
生じてしまう、また、第4図に示すようにウェハ周辺部
の不要なレジストとパターン形成部のレジストとの境界
線Wtは、実際には階段状の形状を有するが、上記の第
5図(a)に示すウェハ周辺露光方法では、この階段状
の境界線Wtに沿ってウェハ周辺部の不要なレジストの
みを露光することはかなり難しい。One method is to connect the light from the light source lamp 1 to the optical fiber 4 while rotating the wafer W, as shown in FIG. 5(a).
0 and irradiates the wafer peripheral area Wp. With this method, it is necessary to expose the resist at a fairly high illuminance and at a fast rotation speed in order not to reduce productivity, but exposing the resist at high illuminance may cause foaming of the resist, etc. As shown in FIG. 5(a), the boundary line Wt between the unnecessary resist at the wafer periphery and the resist at the pattern forming area actually has a step-like shape, but in the wafer periphery exposure method shown in FIG. , it is quite difficult to expose only unnecessary resist at the periphery of the wafer along this stepped boundary line Wt.
他の方法は、第5図(b)に示すように、不要なレジス
トのパターンを露光するようにレチクルパターンを形成
したレチクル6を使用して、通常のフォトリソグラフィ
における露光と同様に露光する方法である。この方法は
、第5図(b)のようなコンタクト方式またはプロキシ
ミテイ方式の他に投影方式でも良いのであるが、レチク
ル6を照明する必要があるのはレチクルパターンが形成
された部分をカバーするレチクル6の周辺部であるのに
対し、光はレチクル6の中央部にも照射されるため、光
の無駄が多い、さらに、通常のフォトリソグラフィに使
用される露光装置と同様の照明光学系Iが必要になるの
で、装置が大掛かりとなり、例えばレジスト塗布機や現
像機等に搭載しようとすることが難しくなってしまう。Another method is to use a reticle 6 with a reticle pattern formed to expose an unnecessary resist pattern, as shown in FIG. It is. This method may be a contact method or a projection method as shown in FIG. 5(b), but the reticle 6 needs to be illuminated to cover the area where the reticle pattern is formed. In contrast to the periphery of the reticle 6, the light is also irradiated to the center of the reticle 6, so there is a lot of wasted light.Furthermore, the illumination optical system I As a result, the apparatus becomes large-scale, and it becomes difficult to install it in, for example, a resist coating machine or a developing machine.
また、光ファイバの出射端面の形状を不要なレジストの
パターンと同様に形成して、該出射端面からの光を直接
結像レンズでウェハに結像させることも考えられるが、
この方法では、光ファイバの各素線の像が転写されてし
まうので、実用的でない。It is also conceivable to form the shape of the output end face of the optical fiber in the same manner as the unnecessary resist pattern, and to directly image the light from the output end face on the wafer with an imaging lens.
This method is not practical because the image of each strand of the optical fiber is transferred.
本発明は、上記の課題を考慮してなされたもので、ウェ
ハ周辺部の不要なレジストを露光するウェハ周辺部露光
装置において、
■高い照度で露光する必要のないこと、■階段状の境界
線に沿って、不要なレジストのみを露光できること、
■光の無駄がないこと、
■装置がコンパクトにできること、
を目的とする。The present invention was made in consideration of the above-mentioned problems, and in a wafer peripheral area exposure apparatus that exposes unnecessary resist at the periphery of a wafer, ■ there is no need to expose at high illuminance, and ■ there is a step-like boundary line. In line with the above, the objectives are: 1) to be able to expose only unnecessary resist; 1) no wasted light; and 2) to make the device compact.
〔発明の構成〕
係る目的を達成するため、本発明のウェハ周辺部露光装
置は、光源ランプと、回路パターン形成に不要なレジス
トを露光するようにレチクルパターンが形成されたレチ
クルと、出射端面が該レチクルのレチクルパターンを含
むリング状の周辺領域のみを照明するようリング状の形
状を有し光源ランプからの光を導く光ファイバとを具備
したことを特徴とする。[Structure of the Invention] In order to achieve the above object, the wafer peripheral exposure apparatus of the present invention includes a light source lamp, a reticle on which a reticle pattern is formed so as to expose resist unnecessary for circuit pattern formation, and an output end surface of the wafer peripheral area exposure apparatus. The reticle is characterized by comprising an optical fiber having a ring shape and guiding light from a light source lamp so as to illuminate only a ring-shaped peripheral area including the reticle pattern of the reticle.
上記構成に係る本発明のウェハ周辺部露光装置において
は、光源ランプからの光は光ファイバにより導かれ、リ
ング状の形状を有する出射端面から出射して、レチクル
パターンの部分を含むリング状の周辺領域を照明する。In the wafer peripheral area exposure apparatus of the present invention having the above configuration, the light from the light source lamp is guided by the optical fiber, and is emitted from the ring-shaped output end face to form the ring-shaped peripheral area including the reticle pattern part. Illuminate the area.
レチクルからの光はウェハに塗布されたレジストのうち
の不要な部分に照射され、不要なレジストのパターンと
して予め形成されたレチクルパターンがレジストに転写
される。Light from the reticle is irradiated onto unnecessary parts of the resist applied to the wafer, and a reticle pattern previously formed as an unnecessary resist pattern is transferred onto the resist.
以下、本発明の実施例を発明する。 Hereinafter, embodiments of the present invention will be invented.
第1図は、本発明の実施例のウェハ周辺部露光装置の概
略説明図である。Hは光源装置、4は光ファイバ、5は
レンズ、6はレチクル、7は結像レンズ、Wはウェハを
示す。FIG. 1 is a schematic explanatory diagram of a wafer peripheral area exposure apparatus according to an embodiment of the present invention. H is a light source device, 4 is an optical fiber, 5 is a lens, 6 is a reticle, 7 is an imaging lens, and W is a wafer.
第2図は、第1図の光ファイバからの光により照明され
たレチクルの説明図である。61が回路パターン形成に
不要なレジストのみを露光するよう形成されたレチクル
パターン、62はレチクルパターン61を含む周辺領域
を示す。FIG. 2 is an explanatory diagram of a reticle illuminated by light from the optical fiber of FIG. Reference numeral 61 indicates a reticle pattern formed to expose only the resist unnecessary for circuit pattern formation, and 62 indicates a peripheral area including the reticle pattern 61.
第1図において、光源装置Hは、シッートアーク型超高
圧水銀ランプ等の光源ランプ1、楕円集光鏡2、平面反
射鏡3等からなる。この光源装置Hは、点線で示すウェ
ハ周辺部露光装置の本体Mとは別個に配置される。従っ
て、本体Mはコンパクトに設計でき、レンズ)l有機等
に搭載する場合など、狭い場所にも容易に配置可能であ
る。In FIG. 1, a light source device H includes a light source lamp 1 such as a seat arc type ultra-high pressure mercury lamp, an elliptical condensing mirror 2, a flat reflecting mirror 3, and the like. This light source device H is arranged separately from the main body M of the wafer peripheral area exposure apparatus shown by the dotted line. Therefore, the main body M can be designed compactly, and can be easily placed in a narrow space, such as when mounted on an organic lens.
第1図において、光源ランプ1からの光は楕円集光鏡2
により集光され、平面反射鏡3より反射されて光ファイ
バ4に入射する。光ファイバ4に入射した光は、光ファ
イバ4により導かれ出射端面から出射し、レチクル6を
照明する。そして、照明されたレチクル6のレチクルパ
ターン61からの光が結像レンズ5によりウェハWに結
び、レチクルパター61がウェハW上のレジストに転写
される。In Fig. 1, light from a light source lamp 1 is transmitted to an elliptical condenser mirror 2.
The light is focused by the plane reflector 3 and then enters the optical fiber 4. The light incident on the optical fiber 4 is guided by the optical fiber 4 and exits from the output end face, illuminating the reticle 6. Then, the light from the illuminated reticle pattern 61 of the reticle 6 is directed onto the wafer W by the imaging lens 5, and the reticle pattern 61 is transferred to the resist on the wafer W.
ここで、第1図の光ファイバ4の出射側は、第2図に示
すレチクルパターン61を含むリング状の周辺領域62
を照明するよう、素線が待伏に束ねられ、出射端面41
はリング状の形状を有している。したがって、光ファイ
バ4により導かれた光は、第2図に示すリング状の周辺
領域62のみを照明し光の無駄がない、但し、ウェハW
に塗布されたレジストのうち、中央部のチップ部分も数
箇所不要とされステッパによる露光が省略される場合が
あるので、同時にこの部分も露光するように、レチクル
パターン61及びファイバ4を構成しても良い、また、
後の工程でウェハクランプ等により保持される部分が別
途ある場合は、該保持部分のレジストも露光されるよう
、レチクルパターン61及びファイバ4を構成しても良
い、何れ!
にしても、本実施例では、第ヰ図(a)に示す方法と異
なり、レチクル転写方法を使用しているので、不要とさ
れるレジストのみを露光することが自由に行える。レン
ズ5は、レチクル6からの光を正しく結像レンズ7に入
射させるためのものである。Here, the output side of the optical fiber 4 shown in FIG. 1 has a ring-shaped peripheral area 62 including the reticle pattern 61 shown in FIG.
The wires are bundled in ambush to illuminate the output end face 41.
has a ring shape. Therefore, the light guided by the optical fiber 4 illuminates only the ring-shaped peripheral area 62 shown in FIG.
Among the resist coated on the resist, several parts of the central chip part are also unnecessary and the exposure by the stepper may be omitted, so the reticle pattern 61 and the fiber 4 are configured so that these parts are also exposed at the same time. Also good, also
If there is a separate part to be held by a wafer clamp or the like in a later process, the reticle pattern 61 and the fiber 4 may be configured so that the resist of the held part is also exposed. However, in this embodiment, unlike the method shown in FIG. 3(a), a reticle transfer method is used, so that only unnecessary resist can be exposed freely. Lens 5 is for making light from reticle 6 enter imaging lens 7 correctly.
第3図は、本発明の他の実施例の概略説明図である。第
3図に示すように、第1図に示すレンズ5の代わりに、
光ファイバ4の出射側をリングの中心方向に傾斜させる
ように製作して、レチクルからの光が正しく結像レンズ
に入射させるようにしている。第1図に示す実施例に比
べ、光ファイバ4の製作は若干困難になるものの、レン
ズ5が不要になるので、その分コストが安くまた装置が
コンパクトにできる。FIG. 3 is a schematic explanatory diagram of another embodiment of the present invention. As shown in FIG. 3, instead of the lens 5 shown in FIG.
The output side of the optical fiber 4 is manufactured so as to be inclined toward the center of the ring, so that the light from the reticle is correctly incident on the imaging lens. Although manufacturing the optical fiber 4 is slightly more difficult than in the embodiment shown in FIG. 1, since the lens 5 is not required, the cost can be reduced and the device can be made more compact.
第1図及び第3図に示した実施例では、結像レンズ7を
使用してレチクルパターン61をウェハWに結像させて
ウェハ周辺部の露光を行っているので、第4図に示す境
界線Wtをシャープに暗度良く露光することが可能とな
る。もっとも、結像レンズ7を使用せずに、コンタクト
方式またはプロキシミティ方式により露光しても良い。In the embodiment shown in FIGS. 1 and 3, the reticle pattern 61 is imaged onto the wafer W using the imaging lens 7 to expose the wafer periphery, so the boundary shown in FIG. It becomes possible to expose the line Wt sharply and with good darkness. However, exposure may be performed using a contact method or a proximity method without using the imaging lens 7.
以上説明した露光により、ステッパによる回路パターン
形成のための露光工程において第4図に示すチップ部分
子pに対するステップ露光をすべて省略することができ
、該露光工程におけるスループットの向上が期待できる
。By the exposure described above, it is possible to completely omit the step exposure for the chip component p shown in FIG. 4 in the exposure process for forming a circuit pattern using a stepper, and it is expected that the throughput in the exposure process will be improved.
以上説明した通り、本発明のウェハ周辺部露光装置は、
光源ランプと、回路バクーン形成に不要なレジストを露
光するようにレチクルパターンが形成されたレチクルと
、出射端面が該レチクルのレチクルパターンを含むリン
グ状の周辺領域を照明するようリング状の形状を存し光
源ランプからの光を導く光ファイバとを具備したので、
以下の各効果を奏する。As explained above, the wafer peripheral exposure apparatus of the present invention has the following features:
A light source lamp, a reticle on which a reticle pattern is formed so as to expose resist unnecessary for forming a circuit backbone, and a ring-shaped emitting end surface having a ring-like shape so as to illuminate a ring-shaped peripheral area including the reticle pattern of the reticle. Since it is equipped with an optical fiber that guides the light from the light source lamp,
It has the following effects.
■高い照度で露光する必要がない。■There is no need to expose at high illuminance.
■階段状の境界線に沿って、不要なレジストのみを露光
できる。■Only unnecessary resist can be exposed along the stepped border.
■光の無駄がない。■No wasted light.
■装置がコンパクトにできる。■The device can be made compact.
第1図は、本発明の実施例のウェハ周辺部露光装置の概
略説明図、第2図は、第1図の光ファイバからの光によ
り照明されたマスクの説明図、第3図は、本発明の他の
実施例の概略説明図、第4図はステッパによって露光さ
れたウェハを模式的に表した図、第5図は、考えられる
ウェハ周辺部露光方法の概略を説明した図である。
図中
1−・−・・・−・−光源ランプ
4−・・−−−−−m−光ファイバ
41−−−−−・・光ファイバの出射端面6−・−−−
−−レチクル
61 −−−−−・・ レチクルパターン62−・−・
・・周辺領域
7−・−・・・・・結像レンズ
W−・−−−−−−−−−ウェハ
Wp ・・・−・−ウェハ周辺部
を示す。
第
図
第
図
(aノ
5
図
(b)FIG. 1 is a schematic illustration of a wafer peripheral exposure apparatus according to an embodiment of the present invention, FIG. 2 is an illustration of a mask illuminated by light from the optical fiber of FIG. 1, and FIG. A schematic illustration of another embodiment of the invention, FIG. 4 is a diagram schematically showing a wafer exposed by a stepper, and FIG. 5 is a diagram illustrating an outline of a possible wafer peripheral exposure method. In the figure: 1 - - - - - - Light source lamp 4 - - - - - - Optical fiber 41 - - Output end face of optical fiber 6 - - -
--Reticle 61 ------ Reticle pattern 62 ---
... Peripheral region 7 --- Imaging lens W --- Wafer Wp --- Shows the wafer peripheral portion. Fig. Fig. (a no. 5 Fig. (b)
Claims (1)
光するようにレチクルパターンが形成されたレチクルと
、出射端面が該レチクルのレチクルパターンを含むリン
グ状の周辺領域を照明するようリング状の形状を有し光
源ランプからの光を導く光ファイバとを具備したことを
特徴とするウェハ周辺部露光装置。A light source lamp, a reticle on which a reticle pattern is formed so as to expose resist unnecessary for circuit pattern formation, and an emitting end face having a ring shape so as to illuminate a ring-shaped peripheral area including the reticle pattern of the reticle. 1. A wafer peripheral area exposure apparatus, comprising: an optical fiber that guides light from a light source lamp.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25070789A JP2689395B2 (en) | 1989-09-28 | 1989-09-28 | Wafer peripheral exposure equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25070789A JP2689395B2 (en) | 1989-09-28 | 1989-09-28 | Wafer peripheral exposure equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03114218A true JPH03114218A (en) | 1991-05-15 |
JP2689395B2 JP2689395B2 (en) | 1997-12-10 |
Family
ID=17211853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25070789A Expired - Fee Related JP2689395B2 (en) | 1989-09-28 | 1989-09-28 | Wafer peripheral exposure equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2689395B2 (en) |
-
1989
- 1989-09-28 JP JP25070789A patent/JP2689395B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2689395B2 (en) | 1997-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001284240A (en) | Illuminating optical system, projection exposure system equipped therewith, method of manufacturing device by use of projection exposure system | |
TW200839460A (en) | Exposure apparatus and semiconductor device fabrication method | |
US5747221A (en) | Photolithography method and photolithography system for performing the method | |
JPH1020236A (en) | Illumination optical system and exposure device | |
JPH03114218A (en) | Aligner for wafer periphery | |
JP4235410B2 (en) | Exposure method | |
JP3571945B2 (en) | Illumination apparatus and projection exposure apparatus using the same | |
JP3566318B2 (en) | Scanning exposure apparatus and device manufacturing method | |
JPH10308350A (en) | Device and method for exposing periphery and method for manufacturing device | |
KR100513440B1 (en) | Lighting device for exposure equipment for semiconductor device manufacturing and modified illumination method using same | |
JP3109946B2 (en) | Exposure apparatus and device manufacturing method | |
JP2610601B2 (en) | Wafer periphery exposure system | |
JPH0471224A (en) | Aligner | |
KR100387419B1 (en) | Edge exposure wafer system | |
KR960007293Y1 (en) | Stepper | |
JPH04365315A (en) | Illumination unit in exposure apparatus for semiconductor substrate | |
JPH03203312A (en) | Contracted projection exposure device | |
KR20000037937A (en) | Exposing apparatus of wafer edges | |
KR20020091990A (en) | Method for removing Proximity Effect in Lithography | |
KR20040024898A (en) | Method for exposing semiconductor exposure apparatus | |
KR19990001953A (en) | Exposure system for semiconductor device manufacturing and exposure method using the same | |
JPH01125828A (en) | Resist development device | |
JPH10312949A (en) | Exposure method and reticle used for the method | |
JPH05224395A (en) | Resist coating device | |
JPH05299320A (en) | Projection aligner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |