JPH03108735A - Method and apparatus for comparison inspection - Google Patents

Method and apparatus for comparison inspection

Info

Publication number
JPH03108735A
JPH03108735A JP1245156A JP24515689A JPH03108735A JP H03108735 A JPH03108735 A JP H03108735A JP 1245156 A JP1245156 A JP 1245156A JP 24515689 A JP24515689 A JP 24515689A JP H03108735 A JPH03108735 A JP H03108735A
Authority
JP
Japan
Prior art keywords
image
chip
detected
reference mark
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1245156A
Other languages
Japanese (ja)
Other versions
JP3135063B2 (en
Inventor
Nobuyuki Akiyama
秋山 伸幸
Toshihiko Nakada
俊彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP01245156A priority Critical patent/JP3135063B2/en
Publication of JPH03108735A publication Critical patent/JPH03108735A/en
Application granted granted Critical
Publication of JP3135063B2 publication Critical patent/JP3135063B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To inspect even a minute foreign matter or a minute pattern defect without the effect of an arrangement error between chips with a picture element being enlarged by shifting either of the image of the chip or a detecting element by the quantity of the arrangement error which is obtained by detecting the reference mark of each chip, and detecting the image. CONSTITUTION:Many chips 20 having same shape are formed on one substrate 1. The images of two chips 20 are detected and compared. Thus a foreign matter or a pattern defect is inspected. In this comparison inspecting method, a reference mark 22 of each chip 20 is detected in either before the start of the inspection or during the inspection, and the arrangement error of each chip 20 is obtained. Then, either of the image of the chip 20 or a detecting element 5 is shifted by the quantity of said arrangement error when the foreign matter or the pattern defect is inspected, and said image is detected. Thereafter, the difference between the images of two chips is obtained. When the signal of disagreement is detected, it is judged that the foreign matter or the pattern defect is present. For example, a detected-image shifting means 19 is provided between an objective lens 4 and the detecting element 5 on the substrate 20.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、比較検査方法および装置に係り、特に基板で
あるウェハ上に、同一形状で多数形成されたチップ中の
異物やパターン欠陥を検査するために好適な比較検査方
法および装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a comparative inspection method and apparatus, particularly for inspecting foreign objects and pattern defects in a large number of chips of the same shape formed on a wafer, which is a substrate. The present invention relates to a comparative inspection method and apparatus suitable for carrying out.

[従来の技術] この種の従来技術として、特開昭59−6536号公報
に記載の技術がある。この従来技術では、ウェハ上の異
物やパターン欠陥を検出するため、ウェハ上に斜方また
は上方から光を当てて、異物やパターン欠陥から生じる
散乱光を検出するが、この時パターンからも散乱光が生
しるため、ウェハ上の2つのチップ内の同一箇所を検出
し、両者を比較し、不一致部分を異物やパターン欠陥と
判定するようにしている。
[Prior Art] As a conventional technology of this type, there is a technology described in Japanese Patent Application Laid-Open No. 59-6536. In this conventional technology, in order to detect foreign objects and pattern defects on the wafer, light is shined onto the wafer from an oblique direction or from above, and scattered light generated from the foreign objects and pattern defects is detected. Therefore, the same location in two chips on a wafer is detected, the two are compared, and a mismatched portion is determined to be a foreign object or a pattern defect.

ところが、ウェハ上のチップは1つずつ縮小投影露光装
置で露光するために、それぞれのチップに配置ずれがあ
る(第11図参照)。このままの状態で検出素子を用い
てチップ上を走査すると、チップ上の異なった位置を検
出してしまい同じ画像が得られない。
However, since the chips on the wafer are exposed one by one using a reduction projection exposure apparatus, there is a misalignment between the chips (see FIG. 11). If the detection element is used to scan the chip in this state, different positions on the chip will be detected and the same image will not be obtained.

そこで、特開昭61−151410号公報に記載の従来
技術では、チップ間の位置ずれをそのままの状態とし、
検出素子の画素サイズを小さくして、画像をデジタル化
してメモリし、メモリ素子内で信号を少しずつずらして
、両者を一致させる方法を採っている。しかし、この方
法では画素サイズを極度に小さくする必要があるため、
検査時間が長くなり、実用上大きな問題になっていた。
Therefore, in the conventional technique described in Japanese Patent Application Laid-Open No. 61-151410, the positional deviation between chips is left as is,
The method used is to reduce the pixel size of the detection element, digitize the image, store it in memory, and gradually shift the signal within the memory element so that the two coincide. However, this method requires the pixel size to be extremely small, so
The inspection time was long, which was a big problem in practice.

そこで、画素サイズを大きくして検出時間を短縮し、こ
の画素を比較検査するため特開平1−59469号公報
に記載の従来技術では、画像を平滑化し、チップ同士の
位置ずれの影響を軽減する方法を採っている。
Therefore, in order to shorten the detection time by increasing the pixel size and comparatively inspect the pixels, the conventional technique described in Japanese Patent Application Laid-open No. 1-59469 smoothes the image and reduces the influence of positional deviation between chips. method is adopted.

[発明が解決しようとする課題] 前記従来技術では、画素を小さくすると検査時3− 間が掛かりすぎ、画素を大きくするとチップ間の配列誤
差の影響を直接受け、1〜3μm以上の大異物または大
パターン欠陥しか検出できないという問題があった。
[Problems to be Solved by the Invention] In the above-described conventional technology, if the pixels are made small, it takes too much time during inspection, and if the pixels are made large, the inspection is directly affected by alignment errors between chips, and large foreign particles of 1 to 3 μm or more are detected. There was a problem that only large pattern defects could be detected.

本発明の第1の目的は、画素を大きくしたままで、チッ
プ間の配列誤差の影響を受けずに0.3〜0.5μm程
度の微小異物または微小パターン欠陥をも検査可能な比
較検査方法を提供することにある。
The first object of the present invention is to provide a comparative inspection method capable of inspecting minute foreign matter or minute pattern defects of about 0.3 to 0.5 μm without being affected by alignment errors between chips while keeping pixels large. Our goal is to provide the following.

また、本発明の第2の目的は、チップ間に位置ずれがあ
っても、多数のチップを連続的に、能率よく検査可能な
比較検査方法を提供することにある。
A second object of the present invention is to provide a comparative inspection method that can continuously and efficiently inspect a large number of chips even if there is a positional shift between the chips.

さらに、本発明の第3の目的は、より一層微小異物また
は微小パターン欠陥を検査可能な比較検査方法を提供す
ることにある。
Furthermore, a third object of the present invention is to provide a comparative inspection method that is capable of inspecting even more minute foreign objects or minute pattern defects.

そして、本発明の第4の目的は、前記方法を的確に実施
し得る比較検査装置を提供することにある。
A fourth object of the present invention is to provide a comparison inspection device that can accurately implement the method described above.

[課題を解決するための手段] 前記第1の目的は、検査開始前と検査途中のいずれかに
おいて各チップの基準マークを検出することにより、各
チップの配列誤差を求め、異物またはパターン欠陥の検
査時には前記配列誤差の分だけ、チップの画像と検出素
子のいずれかをシフトしながら前記画像を検出したのち
、2つのチップの画像信号の差を求め、不一致信号が出
力された時、異物またはパターン欠陥ありと判断するこ
とにより、達成される。
[Means for Solving the Problem] The first objective is to detect the reference mark of each chip either before the start of the test or during the test to determine the alignment error of each chip and to detect foreign objects or pattern defects. During inspection, either the image of the chip or the detection element is shifted by the amount of the alignment error and the image is detected, and then the difference between the image signals of the two chips is determined. This is achieved by determining that there is a pattern defect.

また、前記第2の目的は、前記チップの走査中に、チッ
プ内の基準マークを、ストロボを使用して照明し、検出
画像を蓄積型の撮像素子で瞬時に検出するか、またはシ
ャッタ付きTVカメラを用いて瞬時に検出し、その後撮
像素子から画像信号を読み出し、基準マークの位置を求
めることにより、達成される。
The second purpose is to illuminate the reference mark in the chip using a strobe while the chip is being scanned, and to instantly detect the detected image with a storage type image sensor or with a TV equipped with a shutter. This is achieved by instantaneously detecting the reference mark using a camera, and then reading out the image signal from the image sensor to determine the position of the reference mark.

さらに、前記第3の目的は、前記検出素子による異物ま
たはパターン欠陥の検査時に、基板上を垂直落射照明し
、正反射光を検出素子で検出することにより、達成され
る。
Furthermore, the third object is achieved by vertically epi-illuminating the substrate and detecting specularly reflected light with the detection element when inspecting foreign matter or pattern defects using the detection element.

そして、前記第4の目的は、基板上の対物レンズと検出
素子との間に、チップの画像をシフトさせる検出画像シ
フト手段を設けたことにより、達成される。
The fourth object is achieved by providing a detection image shifting means for shifting the image of the chip between the objective lens and the detection element on the substrate.

さらに、前記第4の目的は、前記検出画像シフト手段に
代えて、検出素子自体に、チップの画像の位置ずれ方向
に検出素子をシフトする駆動手段を設けたことによって
も、達成される。
Furthermore, the fourth object can also be achieved by providing the detection element itself with a driving means for shifting the detection element in the direction of displacement of the image of the chip, instead of the detection image shifting means.

[作用コ 本発明比較検査方法では、検査開始前と検査途中のいず
れかにおいて各チップの基準マークを検出することによ
り、各チップの配列誤差を求める。
[Operations] In the comparative inspection method of the present invention, the alignment error of each chip is determined by detecting the reference mark of each chip either before the start of the test or during the test.

次に、異物またはパターン欠陥の検査時には前記配列誤
差の分だけ、チップの画像と検出素子のいずれかをシフ
トしながら前記画像を検出する。ついで、2つのチップ
の画像信号の差を求め、不一致信号が出力された時、異
物またはパターン欠陥ありと判断するようにしている。
Next, when inspecting foreign matter or pattern defects, the image is detected while either the chip image or the detection element is shifted by the amount of the alignment error. Next, the difference between the image signals of the two chips is determined, and when a mismatch signal is output, it is determined that there is a foreign object or a pattern defect.

これにより、画素を大きくしたままの状態で、チップ間
の配列誤差の影響を受けずに0.3〜0.5μm程度の
小異物または小パターン欠陥をも検査することができる
This makes it possible to inspect even small foreign objects or small pattern defects of about 0.3 to 0.5 μm without being affected by alignment errors between chips while keeping the pixels large.

また、本発明比較検査方法では、前記チップの走査中に
、チップ内の基準マークを、ストロボを使用して照明し
、検出画像を蓄積型の撮像素子で瞬時に検出するか、ま
たはシャッタ付きTVカメラを用いて瞬時に検出する。
In addition, in the comparative inspection method of the present invention, during the scanning of the chip, the reference mark in the chip is illuminated using a strobe, and the detected image is instantaneously detected with a storage type image sensor, or a TV with a shutter is used. Instant detection using a camera.

その後、撮像素子から画像信号を読み出し、基準マーク
の位置を求めるようにしている。これにより、チップ間
に位置ずれがあっても、多数のチップを連続的に能率よ
く検査することができる。
After that, the image signal is read out from the image sensor and the position of the reference mark is determined. Thereby, even if there is a positional shift between chips, a large number of chips can be continuously and efficiently inspected.

さらに、本発明比較検査方法では、前記検出素子による
異物またはパターン欠陥の検査時に、基板上を垂直落射
照明し、正反射光を検出素子で検出するようにしている
。その結果、より一層微小異物または微小パターン欠陥
を検査することが可能である。
Further, in the comparative inspection method of the present invention, when inspecting foreign matter or pattern defects using the detection element, vertical epi-illumination is applied onto the substrate, and specularly reflected light is detected by the detection element. As a result, it is possible to inspect even more minute foreign objects or minute pattern defects.

また1本発明比較検査装置では、基板上の対物レンズと
検出素子との間に、チップの画像をシフトさせる検出画
像シフト手段を設けている。これにより、前記本発明方
法を的確に実施することができる。
Further, in the comparative inspection apparatus of the present invention, a detected image shifting means for shifting the image of the chip is provided between the objective lens on the substrate and the detecting element. Thereby, the method of the present invention can be carried out accurately.

8− そして、本発明比較検査装置では、検出素子自体に、チ
ップの画像の位置ずれ方向に検出素子をシフトする駆動
手段を設けている。したがって、この装置によっても、
前記本発明方法を的確に実施することができる。
8- And, in the comparative inspection apparatus of the present invention, the detection element itself is provided with a driving means for shifting the detection element in the direction of displacement of the image of the chip. Therefore, even with this device,
The method of the present invention can be carried out accurately.

[実施例] 以下、本発明の実施例を図面により説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明比較検査方法を実施するための装置の一
例を示す。
FIG. 1 shows an example of an apparatus for carrying out the comparative inspection method of the present invention.

この第1図に示す比較検査装置は、ウェハステージ16
と、これをX、Y方向に駆動するX、Y方向駆動モータ
42.43と、X、Y方向位置検出器17゜18と、前
記ウェハステージ16上のウェハ1を照明する半導体レ
ーザ3a、3b、3c、3dと、ウェハステージ16上
に載置されたウェハ1の対物レンズ4と、これの光路上
に配置されたダイクロイックミラー14および空間フィ
ルタ6ならびに検出素子5と、この検出素子5の下方に
配置された画像シフト手段である画像シフト用平行平板
19と、ハーフミラ−12,13およびストロボ11な
らびに撮像素子であるTVカメラ15と、前記検出素子
15に接続された検査回路と、チップの基準マークの座
標検出用の検出顕微鏡30と、水銀灯203と、各部と
情報を交換しかつ各部を制御するマイコン(第3図。
The comparative inspection apparatus shown in FIG.
, X and Y direction drive motors 42 and 43 that drive this in the X and Y directions, X and Y direction position detectors 17 and 18, and semiconductor lasers 3a and 3b that illuminate the wafer 1 on the wafer stage 16. , 3c, 3d, the objective lens 4 of the wafer 1 placed on the wafer stage 16, the dichroic mirror 14 and spatial filter 6 arranged on the optical path of this, the detection element 5, and the lower part of the detection element 5. A parallel flat plate 19 for image shifting, which is an image shifting means, half mirrors 12 and 13, a strobe 11, a TV camera 15 which is an image sensor, an inspection circuit connected to the detection element 15, and a chip reference. A detection microscope 30 for detecting the coordinates of marks, a mercury lamp 203, and a microcomputer that exchanges information with and controls each part (FIG. 3).

第5図の符号36参照)を備えて構成されている。(see reference numeral 36 in FIG. 5).

前記ウェハステージ16上には、基板であるウェハ1が
搭載されている。また、ウェハステージ16はx、y方
向駆動モータ42.43ニより、X、Y方向に移動操作
されるようになっている。
A wafer 1, which is a substrate, is mounted on the wafer stage 16. Further, the wafer stage 16 is operated to move in the X and Y directions by x and y direction drive motors 42 and 43.

前記x、Y方向位置検出器17.18は、マイコン36
の指令を受けて、ウェハステージ16のX、Y方向の移
動位置を検出し、その検出値をマイコン36に入力する
ようになっている。
The x and Y direction position detectors 17 and 18 are operated by a microcomputer 36.
In response to the command, the moving position of the wafer stage 16 in the X and Y directions is detected, and the detected values are input to the microcomputer 36.

前記半導体レーザ3a〜3dは、ウェハ1のチップの検
出領域8に斜め上方から照明するように配置されている
The semiconductor lasers 3a to 3d are arranged so as to illuminate the detection area 8 of the chip of the wafer 1 obliquely from above.

前記対物レンズ4は、チップの異物やパターン欠陥の散
乱光を検出素子5に集光するようになっている。
The objective lens 4 is configured to focus scattered light from foreign objects and pattern defects on the chip onto the detection element 5.

前記ダイクロイックミラー14は、半導体レーザ38〜
3dの光を透過し、ストロボ11およびキセノンランプ
の光を反射するようになっている。
The dichroic mirror 14 includes semiconductor lasers 38 to
It transmits 3D light and reflects light from the strobe 11 and xenon lamp.

前記空間フィルタ6は、部分的な遮光板で、チップの異
物やパターン欠陥を顕在化するようになっている。
The spatial filter 6 is a partial light shielding plate, and is designed to expose foreign matter and pattern defects on the chip.

前記入1へロボ11とTVカメラ15とは、マイコン3
6からの指令を受けてストロボ11が発光し、チップ2
0の基準マーク22を照明し、この基準マーク22を照
明している間に、TVカメラ15で前記基準マーク22
を撮像し、その像をマイコン36に入力し、マイコン3
6で各チップ20の基準マーク22の座標を求めるよう
になっている。
To entry 1 above, the robot 11 and the TV camera 15 are the microcomputer 3.
The strobe 11 emits light in response to the command from the chip 2.
0 reference mark 22 is illuminated, and while this reference mark 22 is being illuminated, the TV camera 15 is used to illuminate the reference mark 22.
is imaged, the image is input to the microcomputer 36, and the image is input to the microcomputer 36.
6, the coordinates of the reference mark 22 of each chip 20 are determined.

前記検査回路は、遅延メモリ201と、2値化回路20
2とを備え、現在検出している画像信号9bと、遅延メ
モリ201から出力された1つ前の遅延信号7bとの差
を求め、その差分信号を2値化回路202で2値化して
出力するようになっている。
The test circuit includes a delay memory 201 and a binarization circuit 20.
2, the difference between the currently detected image signal 9b and the previous delayed signal 7b output from the delay memory 201 is determined, and the difference signal is binarized by a binarization circuit 202 and output. It is supposed to be done.

前記水銀灯203は、半導体レーザ3a〜3dによる斜
方からの照明に代わって、チップの検出領域8を垂直落
射照明するようになっている。
The mercury lamp 203 is configured to vertically illuminate the detection area 8 of the chip in place of the oblique illumination by the semiconductor lasers 3a to 3d.

第2図は検出素子の斜視図である。FIG. 2 is a perspective view of the detection element.

この第2図に示す検出素子5には、−列に第」、。The detection element 5 shown in FIG.

第2.第3.第4.・・・の画素91.92.93.9
4.・・を配列した一次元リニアイメージセンサが使用
されている。この検出素子5では、前記第1.第2゜第
3.第4.・・・の画素91.92.93.94.・・
・の位置の明るさを電気信号に変換して出力するように
なっている。
Second. Third. 4th. ... pixel 91.92.93.9
4. A one-dimensional linear image sensor with an array of ... is used. In this detection element 5, the first. 2nd゜3rd. 4th. ... pixels 91.92.93.94.・・・
・It is designed to convert the brightness at the position into an electrical signal and output it.

第3図は画像シフト用平行平板の構造を示す図、第4図
は同作用説明図である。
FIG. 3 is a diagram showing the structure of the parallel plate for image shifting, and FIG. 4 is an explanatory diagram of the same operation.

検出画像シフト手段である画像シフト用平行平板19は
、検出素子5と対物レンズ4との間に平行板ガラス19
′を設けて構成されている。前記平行板ガラス19′の
一端部は板ばね60により弾力的に支えられ、他端部は
ピエゾ素子61で支持されている。そして、前記ピエゾ
素子61に電圧を印加し、伸縮させると、平行板ガラス
19′が傾斜し、光路がシフトし、実像62が左、右の
いずれかにシフトするようになっている。
The parallel plate 19 for image shifting, which is a detection image shifting means, has a parallel plate glass 19 between the detection element 5 and the objective lens 4.
'. One end of the parallel plate glass 19' is elastically supported by a leaf spring 60, and the other end is supported by a piezo element 61. When a voltage is applied to the piezo element 61 to cause it to expand or contract, the parallel glass plate 19' is tilted, the optical path is shifted, and the real image 62 is shifted to either the left or the right.

第5図は画像の位置ずれに対するシフト手段の1 12− 他の実施例を示す斜視図である。Figure 5 shows one of the shifting means for image position deviation. 12- FIG. 7 is a perspective view showing another embodiment.

この実施例では、検出素子5自体に、駆動手段であるピ
エゾ素子63が取り付けられている。その結果、ピエゾ
素子63に電圧を印加し、伸縮させると、直接検出素子
5がチップの画像の位置ずれ方向にシフトする。
In this embodiment, a piezo element 63 serving as a driving means is attached to the detection element 5 itself. As a result, when a voltage is applied to the piezo element 63 to cause it to expand or contract, the direct detection element 5 is shifted in the direction of the positional shift of the chip image.

第6図は基準マークの座標検出装置を示す斜視図である
FIG. 6 is a perspective view showing a reference mark coordinate detection device.

この第6図に示す座標検出装置では、検出顕微鏡30と
、前記X、Y方向位置検出器]、7.18に設けられた
出力カウンタ32と、キーボード34と、デイスプレー
35とを有して構成されている。そして、検出顕微鏡3
0の視野内にチップ20を入れ、このチップ20の座標
をx、y方向位置検出器17.18で検出し、出力カウ
ンタ32で読み取り、キーボード34でマイコン36に
入力し、マイコン36に記憶するとともに、チップ20
の長さを計算する。前記デイスプレー35には、ウェハ
1の全体形状と、各チップ20の形状2位置を表示し、
不要な部分を消去し、これらの形状9位置をマイコン3
6に入力するようになっている。また、これと同様の要
領で、各チップ20内の基準マーク22の距離を測定し
てマイコン36に入力し、マイコン36で各チップ20
の基準マーク22の位置を検出するようになっている。
The coordinate detection device shown in FIG. 6 includes a detection microscope 30, the X and Y direction position detectors, an output counter 32 provided at 7.18, a keyboard 34, and a display 35. It is configured. And detection microscope 3
0, the coordinates of the chip 20 are detected by the x and y direction position detectors 17 and 18, read by the output counter 32, input to the microcomputer 36 by the keyboard 34, and stored in the microcomputer 36. with 20 chips
Calculate the length of. The display 35 displays the overall shape of the wafer 1 and the shape 2 position of each chip 20,
Erase the unnecessary parts and transfer these 9 positions to the microcomputer 3.
6. In addition, in a similar manner, the distance between the reference marks 22 in each chip 20 is measured and inputted to the microcomputer 36, and the microcomputer 36
The position of the reference mark 22 is detected.

第7図はパターン付きウェハ上の異物やパターン欠陥検
出装置の制御系の系統図、第8図はウェハのチップ上の
基準マークの説明図、第9図(a)。
FIG. 7 is a system diagram of a control system of a foreign matter and pattern defect detection device on a patterned wafer, FIG. 8 is an explanatory diagram of reference marks on a chip of the wafer, and FIG. 9(a).

(b) + (c) 、(d)は基準マーク座標の検出
法の説明図、第10図(a)、 (b)は基準マーク座
標の精検査法の説明図、第11図はチップの位置ずれお
よび検出位置シフトの説明図である。
(b) + (c) and (d) are explanatory diagrams of the method for detecting the reference mark coordinates, Fig. 10 (a) and (b) are explanatory diagrams of the method for detailed inspection of the reference mark coordinates, and Fig. 11 is an illustration of the method for finely inspecting the reference mark coordinates. FIG. 3 is an explanatory diagram of positional deviation and detected position shift.

これらの図に従って、前記実施例の比較検査装置の作用
と、本発明比較検査方法の一例を説明する。
According to these figures, the operation of the comparison inspection device of the embodiment and an example of the comparison inspection method of the present invention will be explained.

ウェハ1のチップ20上の異物またはパターン欠陥の比
較検査に当たっては、まずウェハステージ】6上に検査
対象のウェハ1を搭載する。
In a comparative inspection for foreign matter or pattern defects on the chips 20 of the wafer 1, the wafer 1 to be inspected is first mounted on the wafer stage 6.

そして、第1図に示すように、ウェハ1上の検出領域2
を半導体レーザ3a、ab、3c、3dで斜方から照射
し、異物またはパターンの散乱光を対物レンズ4で集光
し、検出素子5で検出する。その際、パターンの像を極
力除去し、異物またはパターン欠陥の像を顕在化するた
めに、対物レンズ4のフーリエ変換面の位置に空間フィ
ルタ6を設けている。しかし、これだけではパターンの
成分を完全に除去することができないので、1つ前のチ
ップ7aの検出領域の像の電気信号をメモリし、現在検
出しているチップ9aの画像との差を取り、差分信号を
生じた時はこれを異物またはパターン欠陥と判定する。
Then, as shown in FIG.
is obliquely irradiated by semiconductor lasers 3a, ab, 3c, and 3d, and the scattered light of the foreign object or pattern is focused by the objective lens 4 and detected by the detection element 5. At this time, a spatial filter 6 is provided at the Fourier transform surface of the objective lens 4 in order to remove the pattern image as much as possible and make the image of foreign matter or pattern defects visible. However, this alone cannot completely remove the pattern components, so the electrical signal of the image of the detection area of the previous chip 7a is memorized and the difference between it and the image of the currently detected chip 9a is calculated. When a differential signal is generated, this is determined to be a foreign object or a pattern defect.

前記検査回路は、遅延メモリ201と、2値化回路20
2とを備えており、現在検出しているチップ9aの画像
信号9bと、遅延メモリ201から一定時間遅れて出力
される1つ前のチップ7aの遅延信号7bとの差を求め
、その差分信号を2値化回路202で2値化して、信号
「1」が出力された時に異物またはパターン欠陥ありと
判定する。
The test circuit includes a delay memory 201 and a binarization circuit 20.
2, the difference between the image signal 9b of the currently detected chip 9a and the delayed signal 7b of the previous chip 7a output from the delay memory 201 after a certain time delay is calculated, and the difference signal is calculated. is binarized by the binarization circuit 202, and when a signal "1" is output, it is determined that there is a foreign object or a pattern defect.

次に、チップの配列誤差を求めるための基準マークにつ
いて説明する。
Next, reference marks for determining chip alignment errors will be explained.

半導体チップでは、シリコンウェハの上に回路パターン
を何回も露光して形成する。この時、1つ前に露光した
回路パターンの上に、今回露光する回路パターンを正確
に位置合わせして露光する必要がある。これには、第8
図に示すように、チップ20の一部分に基準マーク22
を設けておき、1つ前の露光でウェハ1上に焼き付けた
基準マーク22の上に今回の基準マーク22を正確に位
置合わせして、回路パターン21を基準マーク22と共
に露光する。したがって、この基準マーク22はすべて
のチップ20の中に形成されており、これの位置を求め
ればチップ20の位置が分かるようになっている。
In semiconductor chips, circuit patterns are formed on a silicon wafer by exposing it to light many times. At this time, it is necessary to accurately align and expose the circuit pattern to be exposed this time on the previously exposed circuit pattern. This includes the 8th
As shown in the figure, a reference mark 22 is attached to a portion of the chip 20.
The current reference mark 22 is accurately positioned over the reference mark 22 printed on the wafer 1 in the previous exposure, and the circuit pattern 21 is exposed together with the reference mark 22. Therefore, this reference mark 22 is formed in every chip 20, and the position of the chip 20 can be determined by determining the position of this reference mark 22.

本発明のこの実施例では、始めにこの基準マーク22の
位置を高速で検出して座標を求め、次にこの座標値を用
いてチップ比較による異物またはパターン欠陥の検査を
実現しようとするものである。
In this embodiment of the present invention, the position of the reference mark 22 is first detected at high speed to obtain its coordinates, and then these coordinate values are used to inspect foreign objects or pattern defects by comparing chips. be.

それには、まず基準マークの粗位置を求める。To do this, first find the rough position of the reference mark.

前記基準マークの粗位置を求めるには、第6図に示す基
準マークの座標検出装置を用い、第9図(a)、 (b
)、 (c)および(d)に示す要領で行う。
To obtain the rough position of the reference mark, the reference mark coordinate detection device shown in FIG. 6 is used, and the coordinates detection device shown in FIG.
), (c) and (d).

すなわち、ウェハ1をウェハステージ16上にセ5− 6− ツトし、検出顕微鏡30で第9図(a)におけるチップ
20の左下端31を目視で求め、検出顕微鏡30の視野
の中心に位置決めする。この時の座標(xl。
That is, the wafer 1 is set on the wafer stage 16, the lower left end 31 of the chip 20 in FIG. . Coordinates at this time (xl.

yt)をX方向位置検出器17.X方向位置検出器18
の出力カウンタ32で読み取る。次に、チップ20の右
上端33を同様の方法で位置決めして座標(X、。
yt) to the X direction position detector 17. X direction position detector 18
is read by the output counter 32 of. Next, the upper right end 33 of the chip 20 is positioned in the same manner to obtain the coordinates (X,).

yt)を読み取る。これにより、点31の座標(xl。yt). This gives the coordinates of point 31 (xl.

yx)とチップ長さΔx(=Xt−x□)、Δy (=
’/a  Vl)が分かる。
yx), chip length Δx (=Xt-x□), Δy (=
'/a Vl) is understood.

ついで、キーボード34からX□、y□、ΔX、Δyお
よびウェハの直径dを入力し、デイスプレー35に第9
図(b)の形状を出力し、不要部分を消去して第9図(
c)の形状を出力する。次に、第9図(d)に示すチッ
プ20内における基準マーク22の距離nx、flyを
第6図の検出顕微鏡30を用いて前述の方法で求め、キ
ーボード34から入力する。
Next, input X□, y□, ΔX, Δy, and the diameter d of the wafer from the keyboard 34, and the ninth
Output the shape shown in Figure (b), delete unnecessary parts, and see Figure 9 (
Output the shape of c). Next, the distance nx, fly of the reference mark 22 within the chip 20 shown in FIG. 9(d) is determined by the method described above using the detection microscope 30 shown in FIG.

以上述べたXxr’/□rΔX、Δy+QX+Qyと第
9図(c)の情報を使用して、マイコン36が自動的に
ウェハ1上の全基準マーク22の粗位置座標(Xc++
 yct)  (1= 1 r 2t ”’)を計算す
る。
Using the above-mentioned Xxr'/□rΔX, Δy+QX+Qy and the information shown in FIG.
yct) (1=1 r 2t "').

次に、基準マークの精位置座標を求める。Next, the precise position coordinates of the reference mark are determined.

前記基準マーク22の精位置座標を求めるには、第7図
に示すように、マイコン36を含む制御系を動かし、第
10図(a)、 (b)に示す要領で行う。
In order to obtain the precise position coordinates of the reference mark 22, the control system including the microcomputer 36 is operated as shown in FIG. 7, and the procedure is performed as shown in FIGS. 10(a) and 10(b).

すなわち、全基準マーク22の粗位置座標(xo(。That is, the rough position coordinates (xo() of all reference marks 22).

yct)41をマイコン36に入力する。第1図でY方
向駆動モータ43を、X方向位置検出器18の出力が第
10図(a)のyS□になるまで動かして停止させる。
yct) 41 to the microcomputer 36. In FIG. 1, the Y-direction drive motor 43 is moved until the output of the X-direction position detector 18 becomes yS□ in FIG. 10(a), and then stopped.

この状態でウェハステージ16をX方向駆動モータ42
でX方向に動かし、右端で停止させる。次に、X方向位
置検出器18の出力がyStになるまでY方向駆動モー
タ43を動かして停止する。この状態でウェハステージ
16をX方向駆動モータ42で−X方向に動かして左端
で停止させる。この間の動きを第10図(a)に示す。
In this state, the wafer stage 16 is moved by the X direction drive motor 42.
Move it in the X direction and stop it at the right end. Next, the Y-direction drive motor 43 is moved until the output of the X-direction position detector 18 reaches ySt, and then stopped. In this state, the wafer stage 16 is moved in the -X direction by the X-direction drive motor 42 and stopped at the left end. The movement during this time is shown in FIG. 10(a).

ウェハステージ16は、±X方向に150wn/sの速
度で移動する。
The wafer stage 16 moves in the ±X direction at a speed of 150 wn/s.

ウェハステージ16がX方向に動いている間に基準マー
ク22の上を通過するので、第7図でX方向位置出力4
5をマイコン36に入力し、これがX e t +XC
3+ xc4.・・・などと一致した時にストロボ発光
回路46に信号を送り、ストロボ11を発光させる。
Since the wafer stage 16 passes over the reference mark 22 while moving in the X direction, the X direction position output 4 is shown in FIG.
5 is input into the microcomputer 36, and this is X e t +XC
3+ xc4. . . , etc., a signal is sent to the strobe light emitting circuit 46 to cause the strobe 11 to emit light.

これにより、基準マーク22をTVカメラ15で検出し
、第7図に示す2値化回路472位置認識回路48を経
て、TVカメラ15で写した基準マーク22の座標値(
ζ1.η、)を求める。具体的な求め方は特公昭56−
2284号公報に記載されている従来技術を使用する。
As a result, the reference mark 22 is detected by the TV camera 15, and the coordinate value of the reference mark 22 captured by the TV camera 15 (
ζ1. Find η,). For the specific method of obtaining
The conventional technique described in Japanese Patent No. 2284 is used.

前記TVカメラ15で撮った基準マーク22の座標値を
第10図(b)にTVモニタ37で示す。
The coordinate values of the reference mark 22 taken by the TV camera 15 are shown on the TV monitor 37 in FIG. 10(b).

ストロボ11の発光時間は、0.2μsecであり、こ
の間にウェハ1は0.03μmだけ動くので、この分が
検出誤差になるが、目標とする±0.05μmの精度を
得るためには大きな問題にはならない。基準マーク22
は第10図(b)においてTVモニタ37で検出され、
配列誤差がなければ基準マーク22はTVモニタ37の
中央に来るが、実際には配列誤差があるため中央からζ
1.η、だけずれて検出される。
The flashing time of the strobe 11 is 0.2 μsec, and the wafer 1 moves by 0.03 μm during this time, which causes a detection error, but this is a big problem in order to obtain the target accuracy of ±0.05 μm. It won't be. Reference mark 22
is detected on the TV monitor 37 in FIG. 10(b),
If there were no alignment error, the reference mark 22 would be at the center of the TV monitor 37, but in reality, there is an alignment error, so the reference mark 22 would be located at the center of the TV monitor 37.
1. It is detected with a shift of η.

したがって、基準マーク22の精位置座標は(Xo。Therefore, the precise position coordinates of the reference mark 22 are (Xo).

+ζi+ ’jar+η、)となる。+ζi+'jar+η,).

次に、異物またはパターン欠陥の検出時のウェハステー
ジの駆動法を述へる。
Next, a method of driving the wafer stage when detecting foreign matter or pattern defects will be described.

異物またはパターン欠陥の検出時には、第1図に示すウ
ェハステージ16をX方向に一定速度で駆動し、検出顕
微鏡30で幅Wの中を検出し、ウェハステージ16が端
に来るとウェハステージ16をY方向に幅Wの距離だけ
送り、ウェハステージ16をX方向に再び一定速度で駆
動する。その間に、第1図に示すごとく現在検出してい
るチップ9aと1つ前に検出したチップ7aの信号の差
から異物またはパターン欠陥を検出している。したがっ
て、第11図に示すように、チップ20の配列間隔が不
規則な場合には、検出位置もチップ20の位置ずれ分だ
けずらす必要がある。
When detecting foreign matter or pattern defects, the wafer stage 16 shown in FIG. 1 is driven at a constant speed in the The wafer stage 16 is moved in the Y direction by a distance of the width W, and the wafer stage 16 is driven again in the X direction at a constant speed. In the meantime, as shown in FIG. 1, foreign matter or pattern defects are detected from the difference in signals between the currently detected chip 9a and the previously detected chip 7a. Therefore, as shown in FIG. 11, when the array intervals of the chips 20 are irregular, the detection position also needs to be shifted by the positional deviation of the chips 20.

第11図において基準マークの座標を点50(x3□。In FIG. 11, the coordinates of the reference mark are point 50 (x3□).

ysx)+点51 (XS21 ysJ r点52 (
Xs3+ ysa)とする。ウェハステージがX方向に
動いて、点53〜点54の間を走査したのちは点55〜
点56を走査し、その後は点57〜点58を走査しなけ
ればならない。
ysx) + point 51 (XS21 ysJ r point 52 (
Xs3+ysa). The wafer stage moves in the X direction, scans between points 53 and 54, and then scans between points 55 and 54.
Point 56 must be scanned and then points 57-58 must be scanned.

そのためには、点54で像を点54→点55に距離3’
S。
To do this, move the image at point 54 from point 54 to point 55 at a distance of 3'.
S.

ys□だけシフトする必要がある。また、点56では点
56→点57に距離3’S3  Ysaだけシフトする
必9 0− 要がある。このシフト方法を次に説明する。
It is necessary to shift by ys□. Further, at point 56, it is necessary to shift from point 56 to point 57 by a distance of 3'S3Ysa. This shifting method will be explained next.

検出画像シフト手段の第1図、第3図および第4図に示
す画像シフト用平行平板19では、ピエゾ素子61に電
圧を印加し、伸長させると、平行板ガラス19′が第4
図に示すように、右上がりに傾斜し、実像62が左側に
シフトし、反対にピエゾ素子61を縮小させると、平行
板ガラス19′が右下がりに傾斜し、実像62が右側に
シフトする。
In the image shifting parallel plate 19 of the detected image shifting means shown in FIGS. 1, 3, and 4, when a voltage is applied to the piezo element 61 and the piezo element 61 is expanded, the parallel plate glass 19' shifts to the fourth position.
As shown in the figure, when the real image 62 is tilted upward to the right and shifted to the left, and when the piezo element 61 is conversely reduced, the parallel plate glass 19' is tilted downward to the right and the real image 62 is shifted to the right.

また、位置ずれ画像に対する検出素子のシフ1〜手段の
第5図に示す実施例では、検出素子5の駆動手段として
ピエゾ素子63を用いており、このピエゾ素子63に電
圧を印加し、ピエゾ素子63を伸縮させると、検出素子
5自体がシフ1〜し、画像をシフトした場合と同じよう
に作用する。
In addition, in the embodiment shown in FIG. 5 of the means for shifting the detection element 1 to the positional deviation image, a piezo element 63 is used as a drive means for the detection element 5, and a voltage is applied to this piezo element 63, When 63 is expanded or contracted, the detection element 5 itself shifts 1~, and it acts in the same way as when the image is shifted.

制御法としては、第7図に示すように、Y方向シフト量
信号70をピエゾ素子駆動回路71に送り、ピエゾ素子
61または63を駆動する。
As a control method, as shown in FIG. 7, a Y-direction shift amount signal 70 is sent to a piezo element drive circuit 71 to drive the piezo element 61 or 63.

前記検出素子5には、第2図に示すように、リニアイメ
ージセンサが使用されている。したがって、検出素子5
が画像を検出すると、検出信号90は画素91→92→
93→94の順番にそれぞれの位置の明るさが電気信号
に変換されて出力される。第11図における比較検査で
は点55の位置における第91の画素は、点53の位置
における第91の画素の検出信号と比較しなければなら
ない。そこで、ウェハステージ16の位置(第1図のX
方向位置検出器17の出力)がXS、−aとなった時に
検出素子5の走査をリセットし、第91の画素からスタ
ートするようにしている。つまり、第7図に示すX方向
走査スタート信号73が出されると、リセット信号発生
回路により検出素子5の走査をリセットし、第91の画
素からスタートさせる。
As the detection element 5, as shown in FIG. 2, a linear image sensor is used. Therefore, the detection element 5
detects an image, the detection signal 90 is transmitted from pixel 91→92→
The brightness at each position is converted into an electrical signal and output in the order of 93→94. In the comparison test in FIG. 11, the 91st pixel at point 55 must be compared with the detection signal of the 91st pixel at point 53. Therefore, the position of the wafer stage 16 (X in FIG.
When the output of the direction position detector 17 becomes XS, -a, the scanning of the detection element 5 is reset to start from the 91st pixel. That is, when the X-direction scanning start signal 73 shown in FIG. 7 is issued, the reset signal generating circuit resets the scanning of the detection element 5 and starts from the 91st pixel.

以上の操作によって高速にウェハステージ16を往復さ
せている時でも、第1図の遅延信号7bと現在検出して
いる画像信号9bは隣接するチップ7a、9a上の同一
箇所の画像信号になっているから、異物またはパターン
欠陥がなければ差分信号は零になる。この差分信号を検
出することにより、微小な異物またはパターン欠陥が検
出可能となる。
Even when the wafer stage 16 is reciprocated at high speed through the above operations, the delayed signal 7b in FIG. 1 and the currently detected image signal 9b become image signals at the same location on the adjacent chips 7a and 9a. Therefore, if there is no foreign object or pattern defect, the difference signal will be zero. By detecting this differential signal, minute foreign matter or pattern defects can be detected.

以上はウェハ−ヒの全チップの位置ずれを検出する場合
を説明したが、実際にはチップを形成する時の露光装置
の露光単位毎に補正すればよい。例えば、第1図の露光
面積が20 X 20mmの時には、X。
Although the case where the positional deviation of all chips on a wafer is detected has been described above, in reality, the correction may be made for each exposure unit of the exposure apparatus when forming chips. For example, when the exposure area in FIG. 1 is 20 x 20 mm,

Y方向とも20II[1間隔で基準マークの位置を求め
ればよい。これにより、基準マークの位置検出時間を短
縮することができる。
The positions of the reference marks may be found at intervals of 20II in both the Y direction. Thereby, the time for detecting the position of the reference mark can be shortened.

続いて、第12図は本発明比較検査方法の他の実施例を
示す説明図である。
Next, FIG. 12 is an explanatory diagram showing another embodiment of the comparative inspection method of the present invention.

この実施例では、始めにウェハ1のすべてのチップ20
の基準マーク22の位置を求めるのではなく、A−+B
の時に基準マーク22の位置を求め、この座標値を用い
て画像位置をX、Y方向にシフトしながらC−+D−+
E−+F−+G−+H→■と走査し、次にI−)Jの走
査時に次の基準マーク22の位置を求め。
In this embodiment, all chips 20 of wafer 1 are
Instead of finding the position of the reference mark 22 of A-+B
Find the position of the reference mark 22 at the time of C-+D-+ while shifting the image position in the
Scan E-+F-+G-+H→■, then find the position of the next reference mark 22 when scanning I-)J.

以下の走査を続けることも可能である。これにより、全
体としての検査時間を短縮することができる。
It is also possible to continue the following scans. Thereby, the overall inspection time can be shortened.

以上は半導体レーザを用いて斜方から照明する場合を説
明したが、他の実施例として、照明光源にキセノンラン
プ、水銀灯、ハロゲンランプ、タングステンランプを使
用し、周囲から一様に暗視野照明して、異物またはパタ
ーン欠陥の検出を行うようにしてもよい。
The above example describes the case of oblique illumination using a semiconductor laser, but in other embodiments, a xenon lamp, mercury lamp, halogen lamp, or tungsten lamp is used as the illumination light source, and dark field illumination is performed uniformly from the surroundings. Foreign matter or pattern defects may also be detected.

また、斜方照明、暗視野照明の代わりに、第1図におけ
る水銀灯203でウェハ1上を垂直落射照明して、その
正反射光を検出素子5で検出してもよい。照明光には、
水銀灯203の他に、ハロゲンランプ、キセノンランプ
、タングステンランプ。
Furthermore, instead of oblique illumination or dark field illumination, the wafer 1 may be vertically epi-illuminated using the mercury lamp 203 in FIG. 1, and the specularly reflected light may be detected by the detection element 5. For lighting,
In addition to the mercury lamp 203, there are halogen lamps, xenon lamps, and tungsten lamps.

レーザなどを使用してもよい。A laser or the like may also be used.

[発明の効果] LSIウェハ上のチップの配列誤差は、通常±0.3〜
0.4μm存在するので、2つのチップを比較検査する
のが困難であった。本発明比較検査方法によれば、検査
開始前と検査途中のいずれかにおいて各チップの基準マ
ークを検出することにより、各チップの配列誤差を求め
、異物またはパターン欠陥の検査時には前記配列誤差の
分だけ、チップの画像と検出素子のいずれかをシフトし
ながら前記画像を検出したのち、2つのチップの画像信
号の差を求め、不一致信号が出力された時、異23 24 物またはパターン欠陥ありと判断するようにしているの
で、チップの配列誤差を±0.1μm精度で測定できる
ため、この精度での比較検査が可能である。そのため、
従来困難であった0、3〜0.4μm程度の微小異物ま
たは微小パターン欠陥をも検出し得る効果がある。
[Effect of the invention] The arrangement error of chips on an LSI wafer is usually ±0.3 to
0.4 μm existed, making it difficult to compare and inspect the two chips. According to the comparative inspection method of the present invention, the alignment error of each chip is determined by detecting the reference mark of each chip either before the start of inspection or during the inspection, and when inspecting foreign matter or pattern defects, the alignment error is calculated. After detecting the image while shifting either the chip image or the detection element, the difference between the image signals of the two chips is determined, and when a mismatch signal is output, it is determined that there is a defective object or pattern defect. Since the chip arrangement error can be measured with an accuracy of ±0.1 μm, comparative inspection can be performed with this accuracy. Therefore,
This method has the effect of being able to detect minute foreign particles or minute pattern defects of about 0.3 to 0.4 μm, which have been difficult to do in the past.

また1本発明比較検査方法によれば、前記チップの走査
中に、チップ内の基準マークを、ストロボを使用して照
明し、検出画像を蓄積型の撮像素子で瞬時に検出するか
、またはシャツ・り付きTVカメラを用いて瞬時に検出
し、その後撮像素子から画像信号を読み出し、基準マー
クの位置を求めるようにしているので、チップ間に位置
ずれがあっても、多数のチップを連続的に、能率よく検
査し得る効果がある。
According to the comparative inspection method of the present invention, during the scanning of the chip, the reference mark in the chip is illuminated using a strobe, and the detected image is instantaneously detected with a storage type image sensor, or - Instant detection using an attached TV camera, and then reading out the image signal from the image sensor to determine the position of the reference mark, so even if there is a misalignment between chips, a large number of chips can be continuously detected. This has the effect of allowing efficient inspection.

さらに、本発明比較検査方法によれば、前記検出素子に
よる異物またはパターン欠陥の検査時に、基板上を垂直
落射照明し、正反射光を検出素子で検出するようにして
いるので、より一層微小異物または微小パターン欠陥を
検査し得る効果がある。
Furthermore, according to the comparative inspection method of the present invention, when inspecting foreign matter or pattern defects using the detection element, the substrate is vertically epi-illuminated and the specularly reflected light is detected by the detection element. Alternatively, it is effective in inspecting minute pattern defects.

このように本発明比較検査方法により0.3〜0.5μ
mの異物またはパターン欠陥の検出が可能となるため、
次々期0.3μmLS I (64MDRAMなどに適
用)の開発および量産時の歩留まり向上に大きく貢献す
る。
In this way, by the comparative testing method of the present invention, 0.3 to 0.5μ
m foreign objects or pattern defects can be detected.
This will greatly contribute to the development of next generation 0.3μm LSI (applied to 64M DRAM, etc.) and the improvement of yield during mass production.

また、本発明比較検査装置によれば、基板上の対物レン
ズと検出素子との間に、チップの画像をシフトさせる検
出画像シフト手段を設けているので、前記方法を的確に
実施し得る効果がある。
Further, according to the comparative inspection device of the present invention, since the detection image shifting means for shifting the image of the chip is provided between the objective lens on the substrate and the detection element, the above-mentioned method can be carried out accurately. be.

そして、本発明比較検査装置によれば、前記検出画像シ
フト手段に代えて、検出素子自体に、チップの画像の位
置ずれ方向に検出素子をシフトする駆動手段を設けてい
るので、この装置によっても前記方法を的確に実施し得
る効果がある。
According to the comparative inspection device of the present invention, in place of the detected image shifting means, the detecting element itself is provided with a driving means for shifting the detecting element in the direction of displacement of the image of the chip. This has the advantage that the method described above can be carried out accurately.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明比較検査方法を実施するための装置の一
例を示す斜視図、第2図は検出素子の斜視図、第3図は
画像シフト用平行平板の正面図、第4図は同作用説明図
、第5図は画像シフト手段の他の実施例を示す斜視図、
第6図は基準マークの座標検出装置を示す斜視図、第7
図はパターン付きウェハ上の異物やパターン欠陥検出装
置の制御系の系統図、第8図はウェハのチップ上の基準
マークの説明図、第9図(a)、 (b)、 (c)、
 (d)は基準マーク座標の検出法の説明図、第10図
(a)、 (b)は基準マーク座標の精検査法の説明図
、第11図はチップの位置ずれおよび検出位置シフトの
説明図、第12図は本発明比較検査方法の他の実施例を
示す説明図である。 1・・・ウェハ、3a〜3d・・・半導体レーザ、4・
・・対物レンズ、5・・・検出素子、7a・・・1つ前
のチップ、8・・・チップ上の検出領域、9a・・・現
在検出しているチップ、11・・・ストロボ、14・・
・ダイクロイックミラー、15・・・TVカメラ、16
・・・ウェハステージ、17゜18・・X、Y方向位置
検出器、19・・・画像シフト用平行平板、201・・
・遅延メモリ、202・・・2値化回路、7b・・・遅
延信号、9b・・現在検出している画像信号、203・
・垂直落射照明用の水銀灯、20・・・チップ、22・
・・基準マーク、30・・・基準マークの検出顕微鏡、
36マイコン、37− ’I” Vモニタ、’J s2
  Y S1+ yS3’/Sa・・・チップの位置ず
れ、61・・・画像シフト用平行平板のピエゾ素子、6
3・・・検出素子駆動用のピエゾ素子。
Fig. 1 is a perspective view showing an example of an apparatus for implementing the comparative inspection method of the present invention, Fig. 2 is a perspective view of a detection element, Fig. 3 is a front view of a parallel plate for image shifting, and Fig. 4 is the same. FIG. 5 is a perspective view showing another embodiment of the image shifting means;
FIG. 6 is a perspective view showing a reference mark coordinate detection device;
The figure is a system diagram of the control system of the device for detecting foreign matter and pattern defects on patterned wafers, Figure 8 is an explanatory diagram of reference marks on wafer chips, Figures 9 (a), (b), (c),
(d) is an explanatory diagram of the method for detecting the reference mark coordinates, FIGS. 10 (a) and (b) are explanatory diagrams of the method for detailed inspection of the reference mark coordinates, and FIG. 11 is an explanation of the positional deviation of the chip and the shift of the detection position. 12 are explanatory diagrams showing other embodiments of the comparative inspection method of the present invention. 1... Wafer, 3a-3d... Semiconductor laser, 4.
... Objective lens, 5... Detection element, 7a... Previous chip, 8... Detection area on the chip, 9a... Chip currently being detected, 11... Strobe, 14・・・
・Dichroic mirror, 15...TV camera, 16
...Wafer stage, 17°18...X and Y direction position detector, 19...Parallel plate for image shift, 201...
- Delay memory, 202...Binarization circuit, 7b...Delayed signal, 9b...Currently detected image signal, 203...
・Mercury lamp for vertical epi-illumination, 20...chip, 22・
...Reference mark, 30...Reference mark detection microscope,
36 microcomputer, 37- 'I' V monitor, 'J s2
Y S1+ yS3'/Sa... Chip position shift, 61... Parallel plate piezo element for image shift, 6
3... Piezo element for driving the detection element.

Claims (1)

【特許請求の範囲】 1、1枚の基板上に、同一形状のチップを多数形成し、
その2つのチップの画像を検出し、比較することにより
異物またはパターン欠陥を検査する比較検査方法におい
て、検査開始前と検査途中のいずれかにおいて各チップ
の基準マークを検出することにより、各チップの配列誤
差を求め、異物またはパターン欠陥の検査時には前記配
列誤差の分だけ、チップの画像と検出素子のいずれかを
シフトしながら前記画像を検出したのち、2つのチップ
の画像信号の差を求め、不一致信号が出力された時、異
物またはパターン欠陥ありと判断することを特徴とする
比較検査方法。 2、前記チップの走査中に、チップ内の基準マークを、
ストロボを使用して照明し、検出画像を蓄積型の撮像素
子で瞬時に検出し、その後撮像素子から画像信号を読み
出し、基準マークの位置を求めることを特徴とする請求
項1記載の比較検査方法。 3、前記チップの走査中に、チップ内の基準マークをシ
ャッタ付きTVカメラを用いて瞬時に検出し、その後T
Vカメラからの画像信号を読み出し、基準マークの位置
を求めることを特徴とする請求項1記載の比較検出方法
。 4、前記検出素子による異物またはパターン欠陥の検査
時に、基板上を垂直落射照明し、正反射光を検出素子で
検出することを特徴とする請求項1記載の比較検査方法
。 5、1枚の基板上に、同一形状のチップを多数形成し、
その2つのチップの画像を検出し、比較することにより
異物またはパターン欠陥を検査する比較検査装置におい
て、前記基板上の対物レンズと検出素子との間に、チッ
プの画像をシフトさせる検出画像シフト手段を設けたこ
とを特徴とする比較検査装置。 6、前記検出画像シフト手段に代えて、検出素子自体に
、チップの画像の位置ずれ方向に検出素子をシフトする
駆動手段を設けたことを特徴とする請求項4記載の比較
検査装置。
[Claims] 1. Forming a large number of chips of the same shape on one substrate,
In a comparative inspection method that detects foreign objects or pattern defects by detecting and comparing the images of the two chips, the reference mark of each chip is detected either before the start of the test or during the test. After determining the alignment error and detecting the image while shifting either the chip image or the detection element by the amount of the alignment error when inspecting foreign objects or pattern defects, determining the difference between the image signals of the two chips, A comparative inspection method characterized in that when a mismatch signal is output, it is determined that there is a foreign object or a pattern defect. 2. During the scanning of the chip, the reference mark in the chip is
2. The comparative inspection method according to claim 1, characterized in that a strobe is used for illumination, a detected image is instantaneously detected by a storage type image sensor, and then an image signal is read from the image sensor to determine the position of the reference mark. . 3. While scanning the chip, instantly detect the reference mark inside the chip using a TV camera with a shutter, and then
2. The comparative detection method according to claim 1, wherein the position of the reference mark is determined by reading out an image signal from a V-camera. 4. The comparative inspection method according to claim 1, wherein when inspecting foreign matter or pattern defects using the detection element, the substrate is vertically epi-illuminated and specularly reflected light is detected by the detection element. 5. Forming many chips of the same shape on one substrate,
In a comparative inspection device that detects and compares images of the two chips to detect foreign matter or pattern defects, a detection image shifting means shifts the image of the chip between the objective lens and the detection element on the substrate. A comparative inspection device characterized by being provided with. 6. The comparative inspection apparatus according to claim 4, characterized in that, in place of the detected image shifting means, the detecting element itself is provided with a driving means for shifting the detecting element in the direction of displacement of the image of the chip.
JP01245156A 1989-09-22 1989-09-22 Comparative inspection method and apparatus Expired - Fee Related JP3135063B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01245156A JP3135063B2 (en) 1989-09-22 1989-09-22 Comparative inspection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01245156A JP3135063B2 (en) 1989-09-22 1989-09-22 Comparative inspection method and apparatus

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP13595899A Division JP3223483B2 (en) 1999-05-17 1999-05-17 Defect inspection method and device
JP2000180723A Division JP3316829B2 (en) 1989-09-22 2000-06-12 Comparative inspection method and device

Publications (2)

Publication Number Publication Date
JPH03108735A true JPH03108735A (en) 1991-05-08
JP3135063B2 JP3135063B2 (en) 2001-02-13

Family

ID=17129450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01245156A Expired - Fee Related JP3135063B2 (en) 1989-09-22 1989-09-22 Comparative inspection method and apparatus

Country Status (1)

Country Link
JP (1) JP3135063B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177020B2 (en) 1991-04-02 2007-02-13 Renesas Technology Corp. Method and apparatus for analyzing the state of generation of foreign particles in semiconductor fabrication process
JP2008139024A (en) * 2006-11-29 2008-06-19 Seiko Epson Corp Ic handlers and shuttle for the same
JP2008261893A (en) * 2008-08-08 2008-10-30 Hitachi Ltd Inspection apparatus
JP2009109492A (en) * 2007-10-29 2009-05-21 Boeing Co:The Method and system for determining cumulative foreign object characteristics during manufacturing of composite structure
JP2010175563A (en) * 1998-07-15 2010-08-12 August Technology Corp Automated wafer defect inspection system and process of performing such inspection
US7952085B2 (en) 2000-03-08 2011-05-31 Hitachi, Ltd. Surface inspection apparatus and method thereof
CN113325294A (en) * 2021-02-24 2021-08-31 上海先进半导体制造有限公司 Chip detection equipment

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138135A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Method and apparatus for inspecting pattern
JPS57167651A (en) * 1981-04-07 1982-10-15 Mitsubishi Electric Corp Inspecting device for surface of semiconductor wafer
JPS57208441A (en) * 1981-06-19 1982-12-21 Hitachi Ltd Detection system of deviation in pattern position by 2-chip comparison
JPS5842232A (en) * 1981-09-07 1983-03-11 Nec Corp Inspecting device for photo mask superposition
JPS58204344A (en) * 1982-05-24 1983-11-29 Nippon Jido Seigyo Kk Defect inspection device for pattern
JPS6275302A (en) * 1985-09-30 1987-04-07 Hitachi Electronics Eng Co Ltd Wafer-measuring apparatus
JPS63122119A (en) * 1986-11-11 1988-05-26 Ricoh Co Ltd Inspective method for photomask for reduction stepper

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138135A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Method and apparatus for inspecting pattern
JPS57167651A (en) * 1981-04-07 1982-10-15 Mitsubishi Electric Corp Inspecting device for surface of semiconductor wafer
JPS57208441A (en) * 1981-06-19 1982-12-21 Hitachi Ltd Detection system of deviation in pattern position by 2-chip comparison
JPS5842232A (en) * 1981-09-07 1983-03-11 Nec Corp Inspecting device for photo mask superposition
JPS58204344A (en) * 1982-05-24 1983-11-29 Nippon Jido Seigyo Kk Defect inspection device for pattern
JPS6275302A (en) * 1985-09-30 1987-04-07 Hitachi Electronics Eng Co Ltd Wafer-measuring apparatus
JPS63122119A (en) * 1986-11-11 1988-05-26 Ricoh Co Ltd Inspective method for photomask for reduction stepper

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177020B2 (en) 1991-04-02 2007-02-13 Renesas Technology Corp. Method and apparatus for analyzing the state of generation of foreign particles in semiconductor fabrication process
JP2010175563A (en) * 1998-07-15 2010-08-12 August Technology Corp Automated wafer defect inspection system and process of performing such inspection
US7952085B2 (en) 2000-03-08 2011-05-31 Hitachi, Ltd. Surface inspection apparatus and method thereof
US8729514B2 (en) 2000-03-08 2014-05-20 Hitachi High-Technologies Corporaation Surface inspection apparatus and method thereof
US9551670B2 (en) 2000-03-08 2017-01-24 Hitachi, Ltd. Surface inspection apparatus and method thereof
JP2008139024A (en) * 2006-11-29 2008-06-19 Seiko Epson Corp Ic handlers and shuttle for the same
JP2009109492A (en) * 2007-10-29 2009-05-21 Boeing Co:The Method and system for determining cumulative foreign object characteristics during manufacturing of composite structure
JP2008261893A (en) * 2008-08-08 2008-10-30 Hitachi Ltd Inspection apparatus
JP4648435B2 (en) * 2008-08-08 2011-03-09 株式会社日立製作所 Inspection device
CN113325294A (en) * 2021-02-24 2021-08-31 上海先进半导体制造有限公司 Chip detection equipment

Also Published As

Publication number Publication date
JP3135063B2 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
JP6499898B2 (en) Inspection method, template substrate and focus offset method
JP3903889B2 (en) Defect inspection method and apparatus, and imaging method and apparatus
JP4468696B2 (en) Semiconductor wafer inspection equipment
TW472132B (en) Focal point position control mechanism and method and apparatus and method for inspecting semiconductor wafer
JP3634068B2 (en) Exposure method and apparatus
JPH0150844B2 (en)
US6407809B1 (en) Optical inspection system and method
KR20020054345A (en) Optical sensor
JP4207302B2 (en) Bump inspection method and inspection apparatus
JPH03108735A (en) Method and apparatus for comparison inspection
JP2014062940A (en) Checking device
JP3223483B2 (en) Defect inspection method and device
JP3316829B2 (en) Comparative inspection method and device
JP2021032598A (en) Wafer appearance inspection device and method
EP1058111A2 (en) Optical inspection system and method
JP2000193434A (en) Foreign substance inspecting device
JP2002082065A (en) Defect inspecting method
JP3144632B2 (en) Defect detection method
JPS6048683B2 (en) Object surface condition inspection method and inspection device
JPH01297541A (en) Inspecting device for electronic parts
JPH11194098A (en) Defect inspection apparatus
JP4038339B2 (en) Macro defect inspection system
JP3572545B2 (en) Pass / fail judgment method of substrate
JPS62213124A (en) Position detection method
JPS63122908A (en) Surface inspection apparatus

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees