JPH03102396A - Printer controller - Google Patents

Printer controller

Info

Publication number
JPH03102396A
JPH03102396A JP24002389A JP24002389A JPH03102396A JP H03102396 A JPH03102396 A JP H03102396A JP 24002389 A JP24002389 A JP 24002389A JP 24002389 A JP24002389 A JP 24002389A JP H03102396 A JPH03102396 A JP H03102396A
Authority
JP
Japan
Prior art keywords
buffer
pattern
character
merging
character pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24002389A
Other languages
Japanese (ja)
Inventor
Hajime Kikuta
元 菊田
Michimutsu Oami
大網 通睦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP24002389A priority Critical patent/JPH03102396A/en
Publication of JPH03102396A publication Critical patent/JPH03102396A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Abstract

PURPOSE:To enable the best merging processing for characters on a buffer by controlling a mask pattern which masks an unnecessary part of a pattern according to position relation between characters when plural successive character patterns are edited. CONSTITUTION:A character pattern is read out of a character pattern buffer, rotated clockwise by a rotator 2 by the value of an allocation start register 3, and ANDed with the output of a mask pattern generator 6. A last character pattern is set in a merging buffer 8, read out in synchronism with data on a buffer 1, and ANDed with the output of a mask pattern generator 7. The AND results are ORed and merging processing is finished. When dot data are generated by the access unit of a merging processing dot storage memory 11, the merging result is transferred to a memory write buffer 10 and written in the memory 11. Further, the output of the rotator 2 is transferred to the merging buffer 8 and merged with a next character pattern.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリンタ制御装置に係り、特にプリンタに印
刷するドットデータを記憶するメモリに、文字データを
格納する際の制御手段に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a printer control device, and particularly to a control means for storing character data in a memory that stores dot data to be printed on a printer.

〔従来の技術〕[Conventional technology]

従来の装置は、例えば特開昭62−220356号公報
に示されるようにドッドデー夕を1ページ分の印刷デー
タを格納するメモリ上に展開する処理で隣り合う文字パ
ターンのマージを行う時、前の文字パターンは左側に、
次の文字パターンは右側にそれぞれのパターンが重なり
合うようにマージが行われるようになっていた。
For example, as shown in Japanese Patent Application Laid-open No. 62-220356, when merging adjacent character patterns in a process of expanding dot data onto a memory that stores print data for one page, conventional devices merge the previous character pattern. The character pattern is on the left,
The next character pattern was merged so that each pattern overlapped on the right side.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、隣り合う文字パターンの一部を重ね合
わせたり、文字を左側から右側へ割付けるだけでなく,
右側から左側へ割付けるといった,自由度の高い割り付
けに対する考慮がされていなかった。このため、文字の
一部分の重ね合わせの時には、1文字ずつ処理する必要
があった。また,右側から左側へ逆向きに割付ける場合
も、1文字ずつ処理するか,上位装置で文字の並びを変
えなければならなかった。このため,このような割付で
は性能を確保することができなかった。
The above conventional technology not only overlaps parts of adjacent character patterns or allocates characters from left to right;
No consideration was given to highly flexible allocation, such as allocation from right to left. Therefore, when overlapping parts of characters, it was necessary to process each character one by one. Furthermore, when assigning characters in the reverse direction from right to left, it was necessary to either process each character one by one or change the arrangement of characters in a higher-level device. For this reason, performance could not be ensured with this kind of allocation.

本発明の目的は、上記のようなより自由度の高い文字の
割付においても、性能を低下させることなく処理を行う
ことにある。
An object of the present invention is to perform processing without degrading performance even in character allocation with a higher degree of freedom as described above.

〔作用〕[Effect]

マージ処理におけるマスクパターンは、文字の並び左か
ら右の時は,メモリのアクセス単位の左側は前のパター
ンが,右には新しいパターンが有効となるようにジェネ
レートされ、文字の並びが右から左の時は、右側は前の
パターンが、左には新しいパターンが有効になるように
ジエネレートされる。又前のパターンに対してはパター
ンの終了位置に合せ,新しいパターンに対しては,パタ
ーンの開始位置に合せ,それぞれ独立にマスクパターン
がジエネレートされる.このようにマスクパターンを制
御することにより、文字の並びや文字パターンの重ね合
せを含む字間値によらず、文字パターンのマージ処理が
可能となり,性能を低下させずに、文字の自由な割付が
可能となる。
The mask pattern in merge processing is generated so that when the character order is from left to right, the previous pattern is valid on the left side of the memory access unit, and the new pattern is valid on the right side, and the character order is from the right. When it is on the left, the previous pattern is generated on the right, and the new pattern is generated on the left. In addition, mask patterns are generated independently for the previous pattern to match the end position of the pattern, and for new patterns to match the start position of the pattern. By controlling mask patterns in this way, character patterns can be merged regardless of character spacing values, including character arrangement and overlapping character patterns, allowing for free character allocation without degrading performance. becomes possible.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達或するために、連続する複数の文字パター
ン編集において、パターンの不用部分をマスクするマス
クパターンを文字間の位置関係によって制御する手段を
もうけ、文字の並びの向きや、文字間隔により最適なマ
ージ方法を選択可能としたものである。
In order to achieve the above purpose, we have provided a means to control the mask pattern that masks unnecessary parts of the pattern by controlling the positional relationship between the characters when editing multiple consecutive character patterns. This allows you to select the most suitable merging method.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する.文字
パターンの割付に先立ち、割付開始レジスタ3には割付
ける文字パターンのドット蓄積メモリ11上での割付開
始位置が、又、割付終了レジスタ5には前の処理で割付
けた文字パターンの終了位置+1が設定される。フラグ
レジスタ4には、文字の並びが左から右の時はOが、右
から左の時は1が設定される。マスクパターンジェネレ
ータ6で,レジスタ3とフラグレジスタ4の値に従いマ
スクパターンがジェネレートされる.マスクパターンは
、フラグレジスタ4の値が0の時は左端から割付開始レ
ジスタ3の値のlつ前のビットまでがOであり、それ以
外が1となり、フラグレジスタ4の値がlの時は右端か
らレジスタ3の値の1つ前のビットまでがO,それ以外
が1となる。同時にマスクパターンジエネレータ7で,
割付終了レジスタ5とフラグレジスタ4の値に従いマス
クパターンがジェネレートされる。マスクパターンはフ
ラグレジスタ4の値が0の時は左端から割付終了レジス
タ5の値の1つ前のビットまでが1,それ以外がOとな
り、フラグレジスタ4の値がlの時は右端から割付終了
レジスタ5の値のlつ前のビットまでがl、それ以外が
Oとなる.文字パターンは文字パターンバッファ1から
読み出され、ローテータ2で,割付開始レジスタ3の値
分右向きにローテートされマスクパターンジェネレータ
6の出力と論理積を取られる。前文字パターンはマージ
バッファ8に設定されており,文字パターンバッファ1
のデータと同期して読み出され、マスクパターンがジェ
ネレータフの出力と論理積を取られる。上記2つの論理
積の結果の論理和を取ることによりマージ処理が終了す
る。
An embodiment of the present invention will be explained below with reference to FIG. Prior to allocating a character pattern, the allocation start register 3 stores the allocation start position of the character pattern to be allocated on the dot storage memory 11, and the allocation end register 5 stores the end position of the character pattern allocated in the previous process +1. is set. In the flag register 4, O is set when the characters are arranged from left to right, and 1 is set when the characters are arranged from right to left. A mask pattern generator 6 generates a mask pattern according to the values of register 3 and flag register 4. In the mask pattern, when the value of flag register 4 is 0, the bit from the left end to the bit before the value of allocation start register 3 is O, the rest is 1, and when the value of flag register 4 is l, The bits from the right end to the previous bit of the value in register 3 are O, and the rest are 1. At the same time, the mask pattern generator 7
A mask pattern is generated according to the values of the allocation end register 5 and flag register 4. In the mask pattern, when the value of flag register 4 is 0, the bits from the left end to the bit before the value of allocation end register 5 are 1, and the rest are 0, and when the value of flag register 4 is l, allocation starts from the right end. The bits up to one bit before the value in end register 5 are l, and the rest are o. The character pattern is read from the character pattern buffer 1, rotated to the right by the value of the allocation start register 3 by the rotator 2, and ANDed with the output of the mask pattern generator 6. The previous character pattern is set in merge buffer 8, and character pattern buffer 1
The mask pattern is ANDed with the output of the generator tuff. The merging process is completed by calculating the logical sum of the above two logical product results.

マージ処理ドット蓄積メモリ11のアクセス単位分のド
ットデータが作成された時にはマージ結果はメモリ書込
みバッファ10に転送され,ドット蓄積メモリ11へ書
き込まれる。又,ローテータ2の出力はマージバッファ
8へ転送され、次の文字パターンとマージされる。
When the dot data for the access unit of the merge processing dot storage memory 11 is created, the merge result is transferred to the memory write buffer 10 and written to the dot storage memory 11. Also, the output of the rotator 2 is transferred to the merge buffer 8 and merged with the next character pattern.

マージ処理によってドット蓄積メモリ11のアクセス単
位分のドットデータが作成されなかった時にはマージ結
果はマージバッファ8に転送され次の文字パターンとマ
ージされる。
When dot data corresponding to the access unit of the dot storage memory 11 is not created by the merging process, the merging result is transferred to the merging buffer 8 and merged with the next character pattern.

文字の重ねを考えると第2図に示すように重なった部分
が2つのアクセス単位にまたがる場合がる。この時は2
文字目のデータをマージバッファ8とメモリ書込みバッ
ファ10の両方のデータとマージさせる必要がある.こ
の時の処理を第3図〜第5図を使って説明する。
When considering overlapping characters, the overlapping portion may span two access units as shown in FIG. At this time 2
It is necessary to merge the data of the character number with the data of both the merge buffer 8 and the memory write buffer 10. The processing at this time will be explained using FIGS. 3 to 5.

処理開始でのバッファの内容は第3図に示す様になって
いる。この時はまず割付開始レジスタ3にアクセス単位
1での2文字目開始座標を設定し、メモリ書込みバッフ
ァ10の内容とマージを取り結果をメモリ書込みバッフ
ァ10に転送する。又、ローテータ2の出力を文字パタ
ーンバッファ1に転送する。この時の各バッファの内容
は第4図に示す様になる。
The contents of the buffer at the start of processing are as shown in FIG. At this time, first, the second character start coordinates in the access unit 1 are set in the allocation start register 3, merged with the contents of the memory write buffer 10, and the result is transferred to the memory write buffer 10. Also, the output of the rotator 2 is transferred to the character pattern buffer 1. The contents of each buffer at this time are as shown in FIG.

次に割付開始レジスタ3にアクセス単位2での2文字目
の開始座標すなわちOを設定し、割付終了レジスタ5に
はアクセス単位2での1文字目の終了座標を設定する。
Next, the start coordinate of the second character in the access unit 2, ie O, is set in the allocation start register 3, and the end coordinate of the first character in the access unit 2 is set in the allocation end register 5.

そして、文字パターンバッファ1とマージバッファ8の
データをマージしマージバッファ8に転送する。この時
の各バッファの内容は第5図に示す様になる。
Then, the data in character pattern buffer 1 and merge buffer 8 are merged and transferred to merge buffer 8. The contents of each buffer at this time are as shown in FIG.

上記処理は,文字の並びか逆の場合でも、フラングレジ
スタ4の値を1にして同様に行うことができる. 〔発明の効果〕 本発明によれば、文字の並びの向き、文字の重なり具合
によらず、バッファ上で文字のマージ処理ができるので
,自由度の高い文字の割付においても性能を低下させず
に処理できる効果がある.
The above process can be performed in the same way by setting the value of frang register 4 to 1, even if the characters are arranged in reverse order. [Effects of the Invention] According to the present invention, characters can be merged on the buffer regardless of the direction in which the characters are arranged or the degree of overlapping of the characters, so even when characters are allocated with a high degree of freedom, performance is not degraded. There is an effect that can be processed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構成図を示す図、第2図は
文字の重なりが複数のアクセス単位にまたがる例を示す
図、 第3図,第4図,第5図は、第2図の例における本発明
の一実施例の処理中のバッファ内データの様子を示す図
である。 1・・・文字パターンバッファ、 2・・・ローテータ、 3・・・割付開始レジスタ、 4・・・フラグレジスタ、 5・・・割付終了用レジスタ, 6,7・・・マスクパターンジェネレータ,8・・・マ
ージバソファ、 9・・・マージ出力格納用レジスタ、 10・・・メモリ書込みバッファ、 箒 ! 断 葛2 図
FIG. 1 is a diagram showing a configuration diagram of an embodiment of the present invention, FIG. 2 is a diagram showing an example in which overlapping characters span multiple access units, and FIGS. FIG. 2 is a diagram showing the state of data in a buffer during processing in an embodiment of the present invention in the example of FIG. 2; 1... Character pattern buffer, 2... Rotator, 3... Allocation start register, 4... Flag register, 5... Allocation end register, 6, 7... Mask pattern generator, 8... ...Merge bath sofa, 9...Merge output storage register, 10...Memory write buffer, broom! Dankatsu 2 figure

Claims (1)

【特許請求の範囲】 1、1ページ分の印刷データをドットイメージの形で蓄
えるドッド蓄積メモリとフォントデータを格納する文字
パターンバッファと前記ドット蓄積メモリのアクセス単
位に満たないデータを一時格納するマージバッファと前
記ドット蓄積メモリへ書きこむデータを格納するメモリ
書込みバッファと、前記文字パターンバッファと前記マ
ージバッファのと前記メモリ書き込みバッファの内容を
マージする回路を具備し、前記文字パターンバッファと
前記マージバッフアの出力データをマスクする時のマス
クパターンを文字間の位置関係によって制御する手段を
設けたことを特徴とするプリンタ制御装置。 2、前記文字パターンバッファと前記マージバッフアの
出力データに独立したマスクパターンを生成する手段を
設けたことを特徴とする特許請求の範囲第1項記載のプ
リンタ制御装置。
[Scope of Claims] A dot storage memory that stores print data for one page in the form of dot images, a character pattern buffer that stores font data, and a merge that temporarily stores data that is less than the access unit of the dot storage memory. a buffer, a memory write buffer for storing data to be written into the dot storage memory, and a circuit for merging the contents of the character pattern buffer, the merge buffer, and the memory write buffer; A printer control device comprising means for controlling a mask pattern when output data is masked based on the positional relationship between characters. 2. The printer control device according to claim 1, further comprising means for generating mask patterns independent of the output data of the character pattern buffer and the merge buffer.
JP24002389A 1989-09-18 1989-09-18 Printer controller Pending JPH03102396A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24002389A JPH03102396A (en) 1989-09-18 1989-09-18 Printer controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24002389A JPH03102396A (en) 1989-09-18 1989-09-18 Printer controller

Publications (1)

Publication Number Publication Date
JPH03102396A true JPH03102396A (en) 1991-04-26

Family

ID=17053317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24002389A Pending JPH03102396A (en) 1989-09-18 1989-09-18 Printer controller

Country Status (1)

Country Link
JP (1) JPH03102396A (en)

Similar Documents

Publication Publication Date Title
JPS60141076A (en) Control system of printer
JPH03102396A (en) Printer controller
JPH0328984A (en) Face paint drawing system using hatch pattern
JP3143118B2 (en) Printer and print image pattern development method
JPH0214167A (en) Printing system
JPS60132271A (en) Paint-out processing system
JP2901526B2 (en) Character generator
JPH01119880A (en) System for processing of rectangular surface smearing
JPH0630927B2 (en) Pattern output method
JPH04126266A (en) Terminal printer device
JPS59123925A (en) Address control system
JP2884862B2 (en) Data processing device
JPH06238950A (en) Controller of page printer
JPH03176169A (en) Printer
JPH0378794A (en) Outline font processor
JPS63306767A (en) System for clipping arbitrary area
JPS60110460A (en) Former of printing data
JPS645309B2 (en)
JPH01229644A (en) Document forming device with half-tone dot meshing function
JPS61241160A (en) Printing controller
JPH04344269A (en) Printer device
JPH0195061A (en) Access circuit
JPS60136824A (en) Printer control device
JPH02178069A (en) Print data processing device
JPH08258378A (en) Printer and method for band drawing of printer