JPH03100701A - ルール変更が可能なファジィ制御装置およびその動作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 稼動中にルール変更が可能なファジィ制御装置において
、変更すべき新たなルールを表わすコードが与えられた
ときにこれを保持し、ルール変更指令が与えられたとき
に上記ファジィ推論手段における前件部のメンバーシッ
プ関数に対する入力信号の適合度がルール変更のための
許容範囲内にあるかどうかを判断し、入力信号の適合度
が上記許容範囲内にあると判断されたときに保持されて
いる新たなルールのコードを上記ファジィ推論手段に与
え、上記許容範囲外にあると判断されたときには上記ル
ールのコードを上記ファジィ推論手段に与えることを禁
止する。これにより制御出力が急激に変化するおそれの
あるルール変更は制限されるので、制御対象に悪影響を
及ぼすことがない。

技術分野 この発明は、ファジィ推論実行中（稼動中）にルールの
変更が可能なファジィ制御装置およびその動作方法に関
する。

従来技術とその問題点 ファジィ制御装置は、制御対象からの制御量を入力して
、いわゆるモーダス・ポネンスのファジィ推論を実行し
、制御対象に与えるべき操作量（ファジィ制御出力）を
出力する。このファジィ推論はＩｆ、　ｔｈｅｎ形式の
制御ルール（Ｉｆ、　ｔｈｅｎルール）によって表現さ
れることが多い。

ファジィ制御装置にはファジィ推論の実行中（稼動中）
に手動または遠隔操作によって制御ルールを変更するこ
とができるものがある。このようなファジィ制御装置に
おいては変更されたルールの内容いかんによってはファ
ジィ制御出力が急激に変化する可能性がある。ファジィ
制御出力が急激に変化すると制御対象に悪影響を及ぼす
おそれがある。

発明の概要 発明の目的 この発明は、制御出力が急変するおそれのない条件下で
のみルール変更を可能とするファジィ制御装置およびそ
の動作方法を提供することを目的とする。

発明の構成１作用および効果 この発明によるルール変更が可能なファジィ制御装置は
、稼動中にルール変更が可能なファジィ推論手段、変更
すべき新たなルールを表わすコードを保持するルール保
持手段、上記ファジィ推論手段における前件部のメンバ
ーシップ関数に対する入力信号の適合度がルール変更の
ための許容範囲内にあるかどうかを判断する手段、およ
び入力信号の適合度が上記許容範囲内にあると判断され
たときに上記ルール保持手段に保持されている新たなル
ールのコードを上記ファジィ推論手段に与え、かつ上記
許容範囲外にあると判断されたときには上記ルールのコ
ードを上記ファジィ推論手段に与えることを禁止する制
御手段を備えていることを特徴とする。

この発明による稼動中にルール変更が可能なファジィ推
論手段を含むファジィ制御装置の動作方法は、変更すべ
き新たなルールを表わすコードが与えられたときにこれ
を保持し、ルール変更指令が与えられたときに上記ファ
ジィ推論手段における前件部のメンバーシップ関数に対
する入力信号の適合度がルール変更のための許容範囲内
にあるかどうかを判断し、入力信号の適合度が上記許容
範囲内にあると判断されたときに保持されている新たな
ルールのコードを上記ファジィ推論手段に与え、上記許
容範囲外にあると判断されたときには上記ルールのコー
ドを上記ファジィ推論手段に与えることを禁止すること
を特徴とする。

この発明によるとファジィ制御装置のルールを変更すべ
き指令が与えられたときに、前件部のメンバーシップ関
数に対する入力信号の適合度がルール変更のための許容
範囲内にあるかどうかが判断され、許容範囲内にある場
合のみ、すなわちルールが変更されてもファジィ推論出
力が急激に変化しないと判断されたときにのみルール変
更が行なわれる。このためルール変更による制御出力の
急激な変化によって制御対象に悪影響を及ぼすことが防
止される。変更すべき新たなルールさえ設定しておけば
、ルールが変更されてもファジィ推論出力に急激な変化
が生じないかどうかが自動的に判断され１条件が満たさ
れればルール変更が実行されるので、煩雑な監視、チエ
ツク等が不要となりルール変更のための所要時間が短縮
される。

実施例の説明 以下この発明を、メンバーシップ関数を複数本の信号線
上に現われる電圧分布によって表現するタイプのファジ
ィΦコントローラであって、ファジィ推論を旧Ｎ／ＭＡ
Ｘ演算により行なうものに適用した実施例について詳述
する。

第１図はこの発明の実施例を示すブロック図である。

設定された制御ルールの数に相当する数（ｎ個）の推論
部１１〜１ｎが設けられている。各推論部１１　　（ｉ
ｓ＝１〜ｎ）は入力変数Ｘ　　、Ｘｂ＋Ｘ　の種類数に
等しい数（ここでは３）のメンバーシップ関数回路（以
下ＮＰＣという）２０ａ。

２０ｂ、　２０ｃを備えている。これらのＮＰＣ２０ａ
　〜２０ｃは制御ルールにおける前件部で記述されたフ
ァジィ集合を表わすもので、入力変数に相対するメンバ
ーシップ関数値（適合度）を出力する。

ＮＰＣ２０ａ　〜２０ｃの出力はＷＩＮ回路２１に入力
し、その旧Ｎ演算が行なわれる。

一方、制御ルールにおける後件部で記述されたファジィ
集合を表わすメンバーシップ関数を発生する回路（以下
ＭＦＧという）６０が設けられ、このＭＰＧ　［１０か
らは複数本（ｍ本、たとえば２５本）の出力ライン上に
分布した電圧によって表わされるメンバーシップ関数が
出力され、　ＭＩＮ回路（トランケーション回路）２２
に与えられる。ＭＩＮ回路２２は、　ＭＦＧ　６０から
与えられるメンバーシップ関数を表わす電圧値のそれぞ
れと旧Ｎ回路２１から出力される旧Ｎ演算結果との旧Ｎ
演算を行ない、推論結果を表わすメンバーシップ関数を
ｍ本のライン上に分布した電圧信号の形態で出力する（
出力Ａ１　：ｌＷ１〜ｎ）。

推論部１１〜１ｎから出力される推論結果Ａ１〜Ａ　は
次にＭＡＸ回路７０に与えられ、　ｊ４ＡＸ演算が施さ
れたのち、同じようにｍ本のラインに分布した電圧信号
として最終的な推論結果Ｂ°が得られる。

推論結果Ｂから確定出力（非ファジィ出力）を得るため
に重心回路８０が設けられている。

各推論部ＩＩにおいて、　ＭＰＣ２０ａ　〜２０ｃ　、
　ＭＰＧＢＯにおけるメンバーシップ関数は制御ルール
に応じた所定の形１位置に設定される。メンバーシップ
関数の形１位置は変更可能である。ルールの変更はメン
バーシップ関数の形１位置のいずれか一方または両方の
変更によって実現される。ＭＰＣ２０ａ〜２０ｃのメン
バーシップ関数の位置はラベル電圧発生回路４０ａ　、
　４０ｂ　、　４０ｃからそれぞれ出力されるラベル電
圧ｖＬＡによって定められる。

制御ルールの変更はファジィ推論実行中でも可能である
。前件部の３つのメンバーシップ関数はディジタル・ス
イッチ２５　ａ　＋　２５　ｂ　＊　２５　ｃに設定す
べき（変更すべき新たな）メンバーシップ関数のコード
（これをラベルという）を設定することにより設定また
は変更される。これらのルールやコードはルール変更禁
止制御回路５０によって許可されたタイミングでラッチ
回路３０にラッチされ。

それぞれ対応するラベル電圧発生回路４０ａ。

４０ｂ、　４０ｃに与えられる。後件部のメンバーシッ
プ関数のコードの設定はディジタル・スイッチ２５ｄを
用いて行なわれる。ディジタルΦスイッチ２５ｄに設定
されたコードは、同じように制御回路５０の制御の下に
ラッチ回路３０にラッチされたのちＭＦｏ　６Ｇに与え
られ、制御ルールの変更のための後件部メンバーシップ
関数の変更が行なわれる。

第２図、はディジタル拳スイッチ２５ａ、データ争ラッ
チ回路３０．ラベル電圧発生回路４０ａ、ルール変更禁
止制御回路５０およびＭＰＧ　６０の具体的構成例なら
びにそれらの関係を示している。

前件部のメンバーシップ関数のコードは４ビツトで表わ
されるので、ディジタル・スイッチ２５ａには４つのス
イッチ回路Ｓｗｌ〜Ｓｗ４が含まれている。他のディジ
タル・スイッチ２５ｂ、　２５ｃも同様である。これら
のスイッチＳ　ｗ　１〜Ｓｗ４の一端は共通に接続され
かつ接地されている。スイッチＳｗｌ〜Ｓ　ｗ　４の他
端はデータφラッチ回路３０に含まれるＤフリップフロ
ップ３０ａ〜３０ｄのＤ入力端子と接続されている。ま
たＳ　ｗ　１〜８ｗ４の他端はそれぞれプルアップ抵抗
Ｒ１〜Ｒ４を介して正電圧端子に接続されている。これ
によりスイッチＳ　ｗ　１〜Ｓｗ４のオン、オフに応じ
てＤフリップフロップ３０ａ〜３０ｄのＤ入力端子にり
、Ｈレベルの入力信号が与えられることとなる。

推論部１１にはルール変更禁止制御回路５０が含まれて
いる。ルール変更禁止制御回路５０は、ファジィ推論の
実行中にディジタル・スイッチ２５ａ等に設定された新
たなルールを制御出力に急激な変動が生じない条件下で
ＭＦＣ２０ａ　〜２０ｃ　、　ＭＰＧ　６０等に与える
とともに、制御出力が急激に変動するような場合にはＮ
ＰＣ、ＭＦＧ′のルールの変更を禁止するように働く。

ルール変更禁止制御回路５０は比較器５１と基準電圧回
路５２とから構成される。比較器５１の正入力端子には
旧Ｎ回路２１から出力されるＷＩＮ演算結果を表わす電
圧が与えられ、負入力端子には基準電圧回路５２から出
力される基準電圧が入力している。

比較器５１の出力はインバータ３５を介して各Ｄフリッ
プフロップのタイミング入力端子Ｇに与えられる。旧Ｎ
回路２１から出力されるＷＩＮ演算結果が基準電圧より
も高いときは、ディジタル・スイッチ２５ａ等によるル
ール変更がファジィ制御出力を急激に変化させることと
なるので、これを防止するために、比較器５１のＨレベ
ルの出力信号はインバータ３５を介してＬレベル信号と
してＤフリップフロップのＧ入力端子に与えられるので
、フリップフロップは動作しない。ＷＩＮ回路２１から
出力される旧Ｎ演算結果が基準電圧よりも低い場合には
、ディジタル・スイッチ２５ａ等によるルール変更がフ
ァジィ制御出力を急激に変化させるものでないと判定さ
れ、このときには比較器５１の出力はＬレベルであるか
らフリップフロップ３０ａ〜ＳｏｄにＨレベルのタイミ
ング信号が与えられ、フリップフロップ３０ａ〜Ｓｏｄ
はディジタル・スイッチ２５ａの設定コードをラッチし
、そのコードＬｌ〜Ｌ４をラベル電圧発生回路４０ａに
与える。

他のディジタル・スイッチ２５ｂ、　２５ｃに設定され
たルール・コードも同じように制御回路５０によってル
ール変更が許可された場合にのみ、ラッチ回路３０を経
て対応するラベル電圧発生回路４０ｂ、　４０ｃに与え
られる。

後件部のメンバーシップ関数は３ビツトのコードで表わ
されるので、ディジタル・スイッチ２５ｄには３個のス
イッチが含まれている。ディジタル・スイッチ２５ｄに
設定されたコードもまた。制御回路５０によってルール
変更が許可された場合にのみラッチ回路３０を経てコー
ドＣ，Ｃ２゜Ｃ３としてＭＰＧ　６０に入力する。

ラベル電圧発生回路４０ａは、デコーダ４１と、スイッ
チ・アレイ４２と基準電圧発生回路４３とから構成され
る。デコーダ４１とスイッチ・アレイ４２とによって選
択回路が構成される。

基準電圧発生回路４３はあらかじめ定められた７種類の
ラベル電圧（基準電圧）−Ｅ　　−Ｅ３を発生し、それ
ぞれ異なる７本のラインに出力するものである。これら
のラベル電圧はスイッチ・アレイ４２に入力する。スイ
ッチ・アレイ４２には任意の電圧（ただし−Ｅ３〜Ｅ３
の間の電圧）を出力するアナログ・バイアス回路（任意
電圧発生回路）２Ｂの出力電圧も入力する。

デコーダ４１には上述のように４ビツトのディジタルΦ
コードＬ、Ｌ、Ｌ、Ｌｏが与えられ２１ ており、デコーダ４１はこれらのコードを解読してスイ
ッチ・アレイ４２を制御する。すなわち、スイッチ争ア
レイ４２に入力するアナログΦバイアス回路２Ｂの出力
電圧を含む８種類の入力電圧のうちディジタルφコード
Ｌ３〜Ｌｏによって指定されたものをラベル電圧ｖＬＡ
としてスイッチ争アレイ４２から出力させる。このラベ
ル電圧ｖＬＡはＭＰＣ２０ａに供給される。

ＮＦＣ２０ａは、基本的には、与えられるラベル電圧ｖ
ＬＡの位置にピークをもつ三角形状のメンバーシップ関
数にしたがって、入力電圧（入力変数を表わす電圧）ｖ
ＩＮが与えられたときにそのメンバーシップ関数値を表
わす出力電圧Ｖ　　を発生ＵＴ する。このＮＰＣ２０ａの具体的構成例が第３図に示さ
れている。他のＭＰＣ２０ｂおよび２０Ｃ゛も同様であ
る。

ＮＦＣ２０ａは、電流１ｏの電流源９とこの電流源９に
よって駆動されるマルチ出力電流ミラー３とを含んでい
る。マルチ出力電流ミラー３はトランジスタＱ　　、Ｑ
７．Ｑ　　、Ｑ　　、Ｑ　　を含む。し８　　　　　　
　　　　８　　　　９　　　　１０たがって、トランジ
スタＱ、Ｑ、Ｑ　′、ＱＴ　　　８　　９　　１Ｇ には電流源９の電流と等しい電流■ｏが流れ、これらの
トランジスタＱ７〜Ｑ１０は電流源として働く。

ＮＦＣ２０ａは２つの差動回路１と２を含んでいる。ま
ず一方の差動回路１について説明する。

差動回路１は２つのトランジスタＱ　　、Ｑ　　を２ 含んでおり、これらのトランジスタのエミッタ間には抵
抗Ｒｔが接続されている。一方のトランジスタＱ　のベ
ースには入力電圧Ｖ　、すなわち入Ｉ　　　　　　　　
　　　　ＩＮ 力変数Ｘ　が与えられ、他方のトランジスタＱ２のベー
スにはラベル電圧ｖＬＡが与えられる。電流ＩＯが電流
源としてのトランジスタＱ８によって両トランジスタＱ
　　、Ｑ　　のエミッタに供給され２ ている。

トランジスタＱ　に流れる電流をＩ　　、）ラン１ ジスタＱ　に流れる電流を１　とする。ｖＩＮ＜２ ■　のときにはトランジスタＱ　にＩ　　”　Ｉ　ｏの
Ｌ＾　　　　　　　　　　　　　　　　　　　　２２電
流が流れ、トランジスタＱ、には電流は流れない（１−
０）。入力電圧Ｖ　がラベル電圧ｖＬＡＩ　　　　　　
　　　　　　　　　　　　　ＩＮ以上になると、トラン
ジスタＱ　の電流■２は直線的に減少し、トランジスタ
Ｑ１に流れる電流Ｉ　が０から直線的に増大していく。

モしてｖＩＮ−Ｖ　　＋ＲＩ　　になったときに−１２
”０゜Ａｌ０ １　−夏　　となり、これ以上に大きいｖＩＮの領域Ｏ においてはこの状態に保たれる。

電流ミラー５が設けられ、この電流ミラーはトランジス
タＱ　に流れる電流Ｉ２によって駆動される。電流ミラ
ー５の出力側に抵抗ＲＬが接続され、この抵抗Ｒ５に現
われる電圧を電圧ｖ１とする。電圧ｖ１はＶ　ｔ　”　
Ｉ　２　Ｒｔ、で与えられるので、この電圧Ｖ　は入力
電圧ｖＩＮの増加に対して所定入力まで一定でその後直
線的に減少した後零レベルとなるように変わる。電圧ｖ
１が直線的に減少する部分の勾配は−ＲＬ／Ｒ，で与え
られる。抵抗Ｒ１の値を変えることによってこの勾配を
変えることができる。

他方の差動回路２も差動回路１と同じ構成である。２つ
のトランジスタＱ　　、Ｑ　　のエミッ４ 夕闇に接続されている抵抗をＲ，トランジスタＱ３．Ｑ
　　に流れる電流を１．１４とす′る。こ３ の差動回路２は電流源としてのトランジスタＱ７により
駆動される。電流ミラー４はトランジスタＱ　に流れる
電流Ｉ３によって駆動される。電流ミラー４の出力側に
接続された抵抗Ｒｔには電流■　が流れるから、この抵
抗Ｒして降下される電圧Ｖ　はＶ　　−Ｉ　　Ｒとなる
。入力電圧ｖＩＮに２　　　２　　　３　　Ｌ 対する電圧ｖ２は所定入力まで零レベルでその後直線的
に増加し一定レベルとなる。電圧ｖ２が直線的に増加す
る部分の勾配はＲＬ／　Ｒ２で与えられる。

ＭＦＣ２０ａにはさらに２人カーＩＮ回路が設けられて
いる。２人カーＩＮ回路は２つの入力電圧のうち低い方
の電圧を出力するものである。

この２人力旧Ｎ回路はコンパレータとコンペンセータと
からなる。コンパレータはエミッタが相互に接続された
トランジスタＱ１１”１２と、これらのトランジスタを
駆動する電流源として働く電流ミラー６とから構成され
る。電流ミラー６はトランジスタＱ９により駆動される
。トランジスタＱ１１”１２のベースにはそれぞれ上述
の電圧Ｖ、Ｖ２が印加されるので、これらの電圧ｖ　、
ｖ　のうち小さい方の電圧（これをｖｉ１ｎ２ で表わす）がベースに与えられたトランジスタが導通状
態となり、他方のトランジスタはカットオフ状態となる
。したがって、エミッタには電圧Ｖ　　に、導通状態と
なったトランジスタの工１ｎ ミッタ／ベース電圧ｖＥＢを加えた電圧（ｖ１ｎ＋ｖＥ
Ｂ）が現われる。この電圧はトランジスタＱ１３のベー
スに与えられる。

コンペンセータはトランジスタＱ１３とこのトランジス
タを電流駆動するためのトランジスタＱ１゜とから構成
され、上記コンパレータの出力に演算誤差として現われ
る電圧ｖＥＢを補償するものである。トランジスタＱ　
で電圧Ｖ　ｐＢｆＪ’減算され３ る結果、そのエミッタには出力電圧Ｖ　　としＵＴ てＶ　　が現われることになる。この出力電圧−１ｎ は第４図に示すようになる。

このようにしてＮＦＣ２０ａにはラベル電圧ｖＬＡをピ
ーク位置とするメンバーシップ関数が設定されることに
なり、第４図に示すように入力ｖＩＮに応じたメンバー
シップ関数値を表わす出力電圧■　　が得られることに
なる。

ＵＴ 第５図および第６図は、スイッチ・アレイとしてスイッ
チＯマトリクスを使用したファジィ・メンバーシップ関
数発生回路の例を示している。第５図において、ファジ
ィφメンバーシップ関数発生回路の０〜２４まで番号が
付けられた出力端子の下方に、これらの出力端子から出
力される７種類のファジィ番メンバーシップ関数が図示
されている。

出力されるファジィ・メンバーシップ関数の値は、簡単
のために４レベルに量子化されている。

この４レベルは、たとえば０．　１．７．　８．８およ
び５、Ｏｖの電圧に対応する。この４つのレベルは電圧
分布発生回路８４Ａによって規定される。この回路（１
４Ａｊｌｉ　　１．７．　３．３オ、及び５．Ｏｖの３
つのファジィ真理値電圧源６４ａ、　６４ｂおよび６４
ｃが設けられている。またこの回路６４Ａから第５図で
斜めに引かれた５本の電圧ラインＶＬがのびており、中
央のラインは電圧源８４ｃに、その両側のラインは電圧
源６４ｂに、最も外側の２本のラインは電圧源６４ａに
それぞれ接続されている。

デコーダ６６Ａは１オブ８デコーダである。このデコー
ダ６６Ａにはデータ・ラッチ回路３０から与えられるラ
ベルを表わす３ビツト（Ｃ，Ｃ。

２ ０３）のバイナリイ信号が入力している。デコーダ６６
Ａはこの入力信号の表わすコードに応じて８つの出力端
子のいずれかにＨレベルの信号を出力する。８つの出力
端子は、指定なしおよび７種類のラベルに対応している
。たとえば、入力コード信号が０００のときには指定な
しの出力端子に。

００１のときにはＮＬの出力端子にそれぞれＨレベルの
信号が出力される。これらの出力端子からは、指定なし
の出力端子を除いて、第５図に水平なラインで示された
信号ラインＳ’Ｌがのびている。

スイッチ中マトリクス６５Ａにおいて、電圧ラインＶＬ
と信号ラインＳＬの所定の交差点から６５の出力端に出
力ラインＯＬがのびている。これらの交差点に小さな正
方形で示された記号６５ａ′は、第６図に示されている
ように、電圧ラインＶＬと出力ラインＯＬとの間に設け
られかつ信号ラインＳＬの電圧によってオン、オフ制御
されるスイッチであり、たとえばＭＯＳ　　ＦＥＴで構
成される。１本の出力ラインＯＬに２つ以上のスイッチ
６５ａを設けてももちろんよい。すべての出力ラインＯ
Ｌはその出力端子側において抵抗８５ｂを介して接地さ
れている。

以上の構成において、データΦラッチ回路３０からラベ
ルを表わす３ビツト（Ｃ，Ｃ，Ｃ）２３ のバイナリイ信号がデコーダ６８Ａに与えられると、信
号ラインＳＬのうちそのラベルに対応するものにＨレベ
ルの信号が現われ、その信号ラインに設けられたスイッ
チ８５ａがオンとなる。この結果６オンとなったスイッ
チ６５ｇを通して電圧分布発生回路＄４Ａの各電圧が出
力ラインＯＬを経て対応する出力端子に現われるので、
上記のファジィ・メンバーシップ関数を表わす電圧分布
が出力される。

上述の実施例においては、ルール変更はディジタル・ス
イッチ２５ａ〜２５ｄによる設定により行なわれていた
が、この発明は手動によるルール変更のみならず、リモ
ートＯコントロールによりルール変更することができる
ファジィ制御装置にも適用することができるのはいうま
でもない。また。

プログラムされたパイナリイｅコンピュータによって実
現されるファジィ制御装置にもこの発明は適用可能であ
る。

第７図はこの発明をコンピュータ・システムにおけるソ
フトウェアで実現した場合のファジィ制御装置の動作の
手順の一例を示すフローチャートである。この場合には
ファジィ推論もまたコンピュータ・システムのソフトウ
ェアで実現される。

まず利用者によって変更すべきルールの番号が入力され
る（ステップ７０）。次にそのルールの変更内容がルー
ル変更入力手段（キーボード等）により入力される（ス
テップ７１）。この後、カウンタがクリアされる（ステ
ップ７２）。カウンタは前件部の旧■演算結果が許容範
囲外のときに、′制御出力の急激の変化を防止するため
にルール変更を一時的に中断しておくためのその中断待
機時間を計測するものである。カウンタがクリアされる
と前件部のメンバーシップ関数の適合度のＷＩＮ演算値
が許容範囲内かどうかが判断される（ステップ７３）。

許容範囲内にないと（ステップ７３でＮＯ）、カウンタ
がインクレメントされ中断待機時間となったかどうかが
判断される（ステップ７４．７５）。ステップ７３でＮ
Ｏである限り、待機時間となるまでステップ７３からス
テップ７５の処理が続けられる。待機時間を経過すると
その旨が表示される（ステップ７８）。

旧Ｎ演算結果が許容範囲内にあれば（ステップ７３でＹ
ｅｓ　）ルール変更によって制御出力が急激に変化する
こともないのでルールの内容が変更されて変更完了の旨
の表示が行なわれる（ステップ７７、７８）。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図。 第２図は第１図に示す推論部に含まれる一部の回路の関
係を示す回路図、第３図はメンバーシップ関数回路の具
体的構成例を示す回路図、第４図はメンバーシップ関数
回路の入出力特性を示すグラフ、第５図はスイッチ・マ
トリクスを用いて実現したファジィ・メンバーシップ関
数発生回路を示す回路図、第６図は第５図における記号
の具体的構成を示すものである。 第７図はこの発明をソフトウェアで実現した実施例を示
し、ファジィ制御装置の動作制御の処理手順を示すフロ
ーチャートである。 １１、１２．・・・１ｎ・・・推論部。 ２０ａ、　２０ｂ、　２０ｃ”・ＭＦＣ。 ２５ａ　、　２５ｂ　、　２５ｃ　、　２５ｄ　・・・
ディジタル争スイッチ。 ３０・・・データ・ラッチ回路。 ４０ａ　、　４０ｂ　、　４０ｃ・・・ラベル電圧発生
回路。 ５０・・・ルール変更禁止制御回路。 ６０・・・ＭＦＧ。 以上

Claims (2)

【特許請求の範囲】
1. （１）稼動中にルール変更が可能なファジィ推論手段、 変更すべき新たなルールを表わすコードを保持するルー
   ル保持手段、 上記ファジィ推論手段における前件部のメンバーシップ
   関数に対する入力信号の適合度がルール変更のための許
   容範囲内にあるかどうかを判断する手段、および 入力信号の適合度が上記許容範囲内にあると判断された
   ときに上記ルール保持手段に保持されている新たなルー
   ルのコードを上記ファジィ推論手段に与え、かつ上記許
   容範囲外にあると判断されたときには上記ルールのコー
   ドを上記ファジィ推論手段に与えることを禁止する制御
   手段、 を備えたルール変更が可能なファジィ制御装置。
2. （２）稼動中にルール変更が可能なファジィ推論手段を
   含むファジィ制御装置の動作方法であり、変更すべき新
   たなルールを表わすコードが与えられたときにこれを保
   持し、 ルール変更指令が与えられたときに上記ファジィ推論手
   段における前件部のメンバーシップ関数に対する入力信
   号の適合度がルール変更のための許容範囲内にあるかど
   うかを判断し、 入力信号の適合度が上記許容範囲内にあると判断された
   ときに保持されている新たなルールのコードを上記ファ
   ジィ推論手段に与え、上記許容範囲外にあると判断され
   たときには上記ルールのコードを上記ファジィ推論手段
   に与えることを禁止する、 ルール変更が可能なファジィ制御装置の動作方法。