JPH03100701A - ルール変更が可能なファジィ制御装置およびその動作方法 - Google Patents
ルール変更が可能なファジィ制御装置およびその動作方法Info
- Publication number
- JPH03100701A JPH03100701A JP1236960A JP23696089A JPH03100701A JP H03100701 A JPH03100701 A JP H03100701A JP 1236960 A JP1236960 A JP 1236960A JP 23696089 A JP23696089 A JP 23696089A JP H03100701 A JPH03100701 A JP H03100701A
- Authority
- JP
- Japan
- Prior art keywords
- rule
- fuzzy
- voltage
- code
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011017 operating method Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000002411 adverse Effects 0.000 abstract description 3
- 230000004075 alteration Effects 0.000 abstract 3
- 230000005764 inhibitory process Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 210000005155 neural progenitor cell Anatomy 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の要約
稼動中にルール変更が可能なファジィ制御装置において
、変更すべき新たなルールを表わすコードが与えられた
ときにこれを保持し、ルール変更指令が与えられたとき
に上記ファジィ推論手段における前件部のメンバーシッ
プ関数に対する入力信号の適合度がルール変更のための
許容範囲内にあるかどうかを判断し、入力信号の適合度
が上記許容範囲内にあると判断されたときに保持されて
いる新たなルールのコードを上記ファジィ推論手段に与
え、上記許容範囲外にあると判断されたときには上記ル
ールのコードを上記ファジィ推論手段に与えることを禁
止する。これにより制御出力が急激に変化するおそれの
あるルール変更は制限されるので、制御対象に悪影響を
及ぼすことがない。
、変更すべき新たなルールを表わすコードが与えられた
ときにこれを保持し、ルール変更指令が与えられたとき
に上記ファジィ推論手段における前件部のメンバーシッ
プ関数に対する入力信号の適合度がルール変更のための
許容範囲内にあるかどうかを判断し、入力信号の適合度
が上記許容範囲内にあると判断されたときに保持されて
いる新たなルールのコードを上記ファジィ推論手段に与
え、上記許容範囲外にあると判断されたときには上記ル
ールのコードを上記ファジィ推論手段に与えることを禁
止する。これにより制御出力が急激に変化するおそれの
あるルール変更は制限されるので、制御対象に悪影響を
及ぼすことがない。
技術分野
この発明は、ファジィ推論実行中(稼動中)にルールの
変更が可能なファジィ制御装置およびその動作方法に関
する。
変更が可能なファジィ制御装置およびその動作方法に関
する。
従来技術とその問題点
ファジィ制御装置は、制御対象からの制御量を入力して
、いわゆるモーダス・ポネンスのファジィ推論を実行し
、制御対象に与えるべき操作量(ファジィ制御出力)を
出力する。このファジィ推論はIf、 then形式の
制御ルール(If、 thenルール)によって表現さ
れることが多い。
、いわゆるモーダス・ポネンスのファジィ推論を実行し
、制御対象に与えるべき操作量(ファジィ制御出力)を
出力する。このファジィ推論はIf、 then形式の
制御ルール(If、 thenルール)によって表現さ
れることが多い。
ファジィ制御装置にはファジィ推論の実行中(稼動中)
に手動または遠隔操作によって制御ルールを変更するこ
とができるものがある。このようなファジィ制御装置に
おいては変更されたルールの内容いかんによってはファ
ジィ制御出力が急激に変化する可能性がある。ファジィ
制御出力が急激に変化すると制御対象に悪影響を及ぼす
おそれがある。
に手動または遠隔操作によって制御ルールを変更するこ
とができるものがある。このようなファジィ制御装置に
おいては変更されたルールの内容いかんによってはファ
ジィ制御出力が急激に変化する可能性がある。ファジィ
制御出力が急激に変化すると制御対象に悪影響を及ぼす
おそれがある。
発明の概要
発明の目的
この発明は、制御出力が急変するおそれのない条件下で
のみルール変更を可能とするファジィ制御装置およびそ
の動作方法を提供することを目的とする。
のみルール変更を可能とするファジィ制御装置およびそ
の動作方法を提供することを目的とする。
発明の構成1作用および効果
この発明によるルール変更が可能なファジィ制御装置は
、稼動中にルール変更が可能なファジィ推論手段、変更
すべき新たなルールを表わすコードを保持するルール保
持手段、上記ファジィ推論手段における前件部のメンバ
ーシップ関数に対する入力信号の適合度がルール変更の
ための許容範囲内にあるかどうかを判断する手段、およ
び入力信号の適合度が上記許容範囲内にあると判断され
たときに上記ルール保持手段に保持されている新たなル
ールのコードを上記ファジィ推論手段に与え、かつ上記
許容範囲外にあると判断されたときには上記ルールのコ
ードを上記ファジィ推論手段に与えることを禁止する制
御手段を備えていることを特徴とする。
、稼動中にルール変更が可能なファジィ推論手段、変更
すべき新たなルールを表わすコードを保持するルール保
持手段、上記ファジィ推論手段における前件部のメンバ
ーシップ関数に対する入力信号の適合度がルール変更の
ための許容範囲内にあるかどうかを判断する手段、およ
び入力信号の適合度が上記許容範囲内にあると判断され
たときに上記ルール保持手段に保持されている新たなル
ールのコードを上記ファジィ推論手段に与え、かつ上記
許容範囲外にあると判断されたときには上記ルールのコ
ードを上記ファジィ推論手段に与えることを禁止する制
御手段を備えていることを特徴とする。
この発明による稼動中にルール変更が可能なファジィ推
論手段を含むファジィ制御装置の動作方法は、変更すべ
き新たなルールを表わすコードが与えられたときにこれ
を保持し、ルール変更指令が与えられたときに上記ファ
ジィ推論手段における前件部のメンバーシップ関数に対
する入力信号の適合度がルール変更のための許容範囲内
にあるかどうかを判断し、入力信号の適合度が上記許容
範囲内にあると判断されたときに保持されている新たな
ルールのコードを上記ファジィ推論手段に与え、上記許
容範囲外にあると判断されたときには上記ルールのコー
ドを上記ファジィ推論手段に与えることを禁止すること
を特徴とする。
論手段を含むファジィ制御装置の動作方法は、変更すべ
き新たなルールを表わすコードが与えられたときにこれ
を保持し、ルール変更指令が与えられたときに上記ファ
ジィ推論手段における前件部のメンバーシップ関数に対
する入力信号の適合度がルール変更のための許容範囲内
にあるかどうかを判断し、入力信号の適合度が上記許容
範囲内にあると判断されたときに保持されている新たな
ルールのコードを上記ファジィ推論手段に与え、上記許
容範囲外にあると判断されたときには上記ルールのコー
ドを上記ファジィ推論手段に与えることを禁止すること
を特徴とする。
この発明によるとファジィ制御装置のルールを変更すべ
き指令が与えられたときに、前件部のメンバーシップ関
数に対する入力信号の適合度がルール変更のための許容
範囲内にあるかどうかが判断され、許容範囲内にある場
合のみ、すなわちルールが変更されてもファジィ推論出
力が急激に変化しないと判断されたときにのみルール変
更が行なわれる。このためルール変更による制御出力の
急激な変化によって制御対象に悪影響を及ぼすことが防
止される。変更すべき新たなルールさえ設定しておけば
、ルールが変更されてもファジィ推論出力に急激な変化
が生じないかどうかが自動的に判断され1条件が満たさ
れればルール変更が実行されるので、煩雑な監視、チエ
ツク等が不要となりルール変更のための所要時間が短縮
される。
き指令が与えられたときに、前件部のメンバーシップ関
数に対する入力信号の適合度がルール変更のための許容
範囲内にあるかどうかが判断され、許容範囲内にある場
合のみ、すなわちルールが変更されてもファジィ推論出
力が急激に変化しないと判断されたときにのみルール変
更が行なわれる。このためルール変更による制御出力の
急激な変化によって制御対象に悪影響を及ぼすことが防
止される。変更すべき新たなルールさえ設定しておけば
、ルールが変更されてもファジィ推論出力に急激な変化
が生じないかどうかが自動的に判断され1条件が満たさ
れればルール変更が実行されるので、煩雑な監視、チエ
ツク等が不要となりルール変更のための所要時間が短縮
される。
実施例の説明
以下この発明を、メンバーシップ関数を複数本の信号線
上に現われる電圧分布によって表現するタイプのファジ
ィΦコントローラであって、ファジィ推論を旧N/MA
X演算により行なうものに適用した実施例について詳述
する。
上に現われる電圧分布によって表現するタイプのファジ
ィΦコントローラであって、ファジィ推論を旧N/MA
X演算により行なうものに適用した実施例について詳述
する。
第1図はこの発明の実施例を示すブロック図である。
設定された制御ルールの数に相当する数(n個)の推論
部11〜1nが設けられている。各推論部11 (i
s=1〜n)は入力変数X 、Xb+X の種類数に
等しい数(ここでは3)のメンバーシップ関数回路(以
下NPCという)20a。
部11〜1nが設けられている。各推論部11 (i
s=1〜n)は入力変数X 、Xb+X の種類数に
等しい数(ここでは3)のメンバーシップ関数回路(以
下NPCという)20a。
20b、 20cを備えている。これらのNPC20a
〜20cは制御ルールにおける前件部で記述されたフ
ァジィ集合を表わすもので、入力変数に相対するメンバ
ーシップ関数値(適合度)を出力する。
〜20cは制御ルールにおける前件部で記述されたフ
ァジィ集合を表わすもので、入力変数に相対するメンバ
ーシップ関数値(適合度)を出力する。
NPC20a 〜20cの出力はWIN回路21に入力
し、その旧N演算が行なわれる。
し、その旧N演算が行なわれる。
一方、制御ルールにおける後件部で記述されたファジィ
集合を表わすメンバーシップ関数を発生する回路(以下
MFGという)60が設けられ、このMPG [10か
らは複数本(m本、たとえば25本)の出力ライン上に
分布した電圧によって表わされるメンバーシップ関数が
出力され、 MIN回路(トランケーション回路)22
に与えられる。MIN回路22は、 MFG 60から
与えられるメンバーシップ関数を表わす電圧値のそれぞ
れと旧N回路21から出力される旧N演算結果との旧N
演算を行ない、推論結果を表わすメンバーシップ関数を
m本のライン上に分布した電圧信号の形態で出力する(
出力A1 :lW1〜n)。
集合を表わすメンバーシップ関数を発生する回路(以下
MFGという)60が設けられ、このMPG [10か
らは複数本(m本、たとえば25本)の出力ライン上に
分布した電圧によって表わされるメンバーシップ関数が
出力され、 MIN回路(トランケーション回路)22
に与えられる。MIN回路22は、 MFG 60から
与えられるメンバーシップ関数を表わす電圧値のそれぞ
れと旧N回路21から出力される旧N演算結果との旧N
演算を行ない、推論結果を表わすメンバーシップ関数を
m本のライン上に分布した電圧信号の形態で出力する(
出力A1 :lW1〜n)。
推論部11〜1nから出力される推論結果A1〜A は
次にMAX回路70に与えられ、 j4AX演算が施さ
れたのち、同じようにm本のラインに分布した電圧信号
として最終的な推論結果B°が得られる。
次にMAX回路70に与えられ、 j4AX演算が施さ
れたのち、同じようにm本のラインに分布した電圧信号
として最終的な推論結果B°が得られる。
推論結果Bから確定出力(非ファジィ出力)を得るため
に重心回路80が設けられている。
に重心回路80が設けられている。
各推論部IIにおいて、 MPC20a 〜20c 、
MPGBOにおけるメンバーシップ関数は制御ルール
に応じた所定の形1位置に設定される。メンバーシップ
関数の形1位置は変更可能である。ルールの変更はメン
バーシップ関数の形1位置のいずれか一方または両方の
変更によって実現される。MPC20a〜20cのメン
バーシップ関数の位置はラベル電圧発生回路40a 、
40b 、 40cからそれぞれ出力されるラベル電
圧vLAによって定められる。
MPGBOにおけるメンバーシップ関数は制御ルール
に応じた所定の形1位置に設定される。メンバーシップ
関数の形1位置は変更可能である。ルールの変更はメン
バーシップ関数の形1位置のいずれか一方または両方の
変更によって実現される。MPC20a〜20cのメン
バーシップ関数の位置はラベル電圧発生回路40a 、
40b 、 40cからそれぞれ出力されるラベル電
圧vLAによって定められる。
制御ルールの変更はファジィ推論実行中でも可能である
。前件部の3つのメンバーシップ関数はディジタル・ス
イッチ25 a + 25 b * 25 cに設定す
べき(変更すべき新たな)メンバーシップ関数のコード
(これをラベルという)を設定することにより設定また
は変更される。これらのルールやコードはルール変更禁
止制御回路50によって許可されたタイミングでラッチ
回路30にラッチされ。
。前件部の3つのメンバーシップ関数はディジタル・ス
イッチ25 a + 25 b * 25 cに設定す
べき(変更すべき新たな)メンバーシップ関数のコード
(これをラベルという)を設定することにより設定また
は変更される。これらのルールやコードはルール変更禁
止制御回路50によって許可されたタイミングでラッチ
回路30にラッチされ。
それぞれ対応するラベル電圧発生回路40a。
40b、 40cに与えられる。後件部のメンバーシッ
プ関数のコードの設定はディジタル・スイッチ25dを
用いて行なわれる。ディジタルΦスイッチ25dに設定
されたコードは、同じように制御回路50の制御の下に
ラッチ回路30にラッチされたのちMFo 6Gに与え
られ、制御ルールの変更のための後件部メンバーシップ
関数の変更が行なわれる。
プ関数のコードの設定はディジタル・スイッチ25dを
用いて行なわれる。ディジタルΦスイッチ25dに設定
されたコードは、同じように制御回路50の制御の下に
ラッチ回路30にラッチされたのちMFo 6Gに与え
られ、制御ルールの変更のための後件部メンバーシップ
関数の変更が行なわれる。
第2図、はディジタル拳スイッチ25a、データ争ラッ
チ回路30.ラベル電圧発生回路40a、ルール変更禁
止制御回路50およびMPG 60の具体的構成例なら
びにそれらの関係を示している。
チ回路30.ラベル電圧発生回路40a、ルール変更禁
止制御回路50およびMPG 60の具体的構成例なら
びにそれらの関係を示している。
前件部のメンバーシップ関数のコードは4ビツトで表わ
されるので、ディジタル・スイッチ25aには4つのス
イッチ回路Swl〜Sw4が含まれている。他のディジ
タル・スイッチ25b、 25cも同様である。これら
のスイッチS w 1〜Sw4の一端は共通に接続され
かつ接地されている。スイッチSwl〜S w 4の他
端はデータφラッチ回路30に含まれるDフリップフロ
ップ30a〜30dのD入力端子と接続されている。ま
たS w 1〜8w4の他端はそれぞれプルアップ抵抗
R1〜R4を介して正電圧端子に接続されている。これ
によりスイッチS w 1〜Sw4のオン、オフに応じ
てDフリップフロップ30a〜30dのD入力端子にり
、Hレベルの入力信号が与えられることとなる。
されるので、ディジタル・スイッチ25aには4つのス
イッチ回路Swl〜Sw4が含まれている。他のディジ
タル・スイッチ25b、 25cも同様である。これら
のスイッチS w 1〜Sw4の一端は共通に接続され
かつ接地されている。スイッチSwl〜S w 4の他
端はデータφラッチ回路30に含まれるDフリップフロ
ップ30a〜30dのD入力端子と接続されている。ま
たS w 1〜8w4の他端はそれぞれプルアップ抵抗
R1〜R4を介して正電圧端子に接続されている。これ
によりスイッチS w 1〜Sw4のオン、オフに応じ
てDフリップフロップ30a〜30dのD入力端子にり
、Hレベルの入力信号が与えられることとなる。
推論部11にはルール変更禁止制御回路50が含まれて
いる。ルール変更禁止制御回路50は、ファジィ推論の
実行中にディジタル・スイッチ25a等に設定された新
たなルールを制御出力に急激な変動が生じない条件下で
MFC20a 〜20c 、 MPG 60等に与える
とともに、制御出力が急激に変動するような場合にはN
PC、MFG′のルールの変更を禁止するように働く。
いる。ルール変更禁止制御回路50は、ファジィ推論の
実行中にディジタル・スイッチ25a等に設定された新
たなルールを制御出力に急激な変動が生じない条件下で
MFC20a 〜20c 、 MPG 60等に与える
とともに、制御出力が急激に変動するような場合にはN
PC、MFG′のルールの変更を禁止するように働く。
ルール変更禁止制御回路50は比較器51と基準電圧回
路52とから構成される。比較器51の正入力端子には
旧N回路21から出力されるWIN演算結果を表わす電
圧が与えられ、負入力端子には基準電圧回路52から出
力される基準電圧が入力している。
路52とから構成される。比較器51の正入力端子には
旧N回路21から出力されるWIN演算結果を表わす電
圧が与えられ、負入力端子には基準電圧回路52から出
力される基準電圧が入力している。
比較器51の出力はインバータ35を介して各Dフリッ
プフロップのタイミング入力端子Gに与えられる。旧N
回路21から出力されるWIN演算結果が基準電圧より
も高いときは、ディジタル・スイッチ25a等によるル
ール変更がファジィ制御出力を急激に変化させることと
なるので、これを防止するために、比較器51のHレベ
ルの出力信号はインバータ35を介してLレベル信号と
してDフリップフロップのG入力端子に与えられるので
、フリップフロップは動作しない。WIN回路21から
出力される旧N演算結果が基準電圧よりも低い場合には
、ディジタル・スイッチ25a等によるルール変更がフ
ァジィ制御出力を急激に変化させるものでないと判定さ
れ、このときには比較器51の出力はLレベルであるか
らフリップフロップ30a〜SodにHレベルのタイミ
ング信号が与えられ、フリップフロップ30a〜Sod
はディジタル・スイッチ25aの設定コードをラッチし
、そのコードLl〜L4をラベル電圧発生回路40aに
与える。
プフロップのタイミング入力端子Gに与えられる。旧N
回路21から出力されるWIN演算結果が基準電圧より
も高いときは、ディジタル・スイッチ25a等によるル
ール変更がファジィ制御出力を急激に変化させることと
なるので、これを防止するために、比較器51のHレベ
ルの出力信号はインバータ35を介してLレベル信号と
してDフリップフロップのG入力端子に与えられるので
、フリップフロップは動作しない。WIN回路21から
出力される旧N演算結果が基準電圧よりも低い場合には
、ディジタル・スイッチ25a等によるルール変更がフ
ァジィ制御出力を急激に変化させるものでないと判定さ
れ、このときには比較器51の出力はLレベルであるか
らフリップフロップ30a〜SodにHレベルのタイミ
ング信号が与えられ、フリップフロップ30a〜Sod
はディジタル・スイッチ25aの設定コードをラッチし
、そのコードLl〜L4をラベル電圧発生回路40aに
与える。
他のディジタル・スイッチ25b、 25cに設定され
たルール・コードも同じように制御回路50によってル
ール変更が許可された場合にのみ、ラッチ回路30を経
て対応するラベル電圧発生回路40b、 40cに与え
られる。
たルール・コードも同じように制御回路50によってル
ール変更が許可された場合にのみ、ラッチ回路30を経
て対応するラベル電圧発生回路40b、 40cに与え
られる。
後件部のメンバーシップ関数は3ビツトのコードで表わ
されるので、ディジタル・スイッチ25dには3個のス
イッチが含まれている。ディジタル・スイッチ25dに
設定されたコードもまた。制御回路50によってルール
変更が許可された場合にのみラッチ回路30を経てコー
ドC,C2゜C3としてMPG 60に入力する。
されるので、ディジタル・スイッチ25dには3個のス
イッチが含まれている。ディジタル・スイッチ25dに
設定されたコードもまた。制御回路50によってルール
変更が許可された場合にのみラッチ回路30を経てコー
ドC,C2゜C3としてMPG 60に入力する。
ラベル電圧発生回路40aは、デコーダ41と、スイッ
チ・アレイ42と基準電圧発生回路43とから構成され
る。デコーダ41とスイッチ・アレイ42とによって選
択回路が構成される。
チ・アレイ42と基準電圧発生回路43とから構成され
る。デコーダ41とスイッチ・アレイ42とによって選
択回路が構成される。
基準電圧発生回路43はあらかじめ定められた7種類の
ラベル電圧(基準電圧)−E −E3を発生し、それ
ぞれ異なる7本のラインに出力するものである。これら
のラベル電圧はスイッチ・アレイ42に入力する。スイ
ッチ・アレイ42には任意の電圧(ただし−E3〜E3
の間の電圧)を出力するアナログ・バイアス回路(任意
電圧発生回路)2Bの出力電圧も入力する。
ラベル電圧(基準電圧)−E −E3を発生し、それ
ぞれ異なる7本のラインに出力するものである。これら
のラベル電圧はスイッチ・アレイ42に入力する。スイ
ッチ・アレイ42には任意の電圧(ただし−E3〜E3
の間の電圧)を出力するアナログ・バイアス回路(任意
電圧発生回路)2Bの出力電圧も入力する。
デコーダ41には上述のように4ビツトのディジタルΦ
コードL、L、L、Loが与えられ21 ており、デコーダ41はこれらのコードを解読してスイ
ッチ・アレイ42を制御する。すなわち、スイッチ争ア
レイ42に入力するアナログΦバイアス回路2Bの出力
電圧を含む8種類の入力電圧のうちディジタルφコード
L3〜Loによって指定されたものをラベル電圧vLA
としてスイッチ争アレイ42から出力させる。このラベ
ル電圧vLAはMPC20aに供給される。
コードL、L、L、Loが与えられ21 ており、デコーダ41はこれらのコードを解読してスイ
ッチ・アレイ42を制御する。すなわち、スイッチ争ア
レイ42に入力するアナログΦバイアス回路2Bの出力
電圧を含む8種類の入力電圧のうちディジタルφコード
L3〜Loによって指定されたものをラベル電圧vLA
としてスイッチ争アレイ42から出力させる。このラベ
ル電圧vLAはMPC20aに供給される。
NFC20aは、基本的には、与えられるラベル電圧v
LAの位置にピークをもつ三角形状のメンバーシップ関
数にしたがって、入力電圧(入力変数を表わす電圧)v
INが与えられたときにそのメンバーシップ関数値を表
わす出力電圧V を発生UT する。このNPC20aの具体的構成例が第3図に示さ
れている。他のMPC20bおよび20C゛も同様であ
る。
LAの位置にピークをもつ三角形状のメンバーシップ関
数にしたがって、入力電圧(入力変数を表わす電圧)v
INが与えられたときにそのメンバーシップ関数値を表
わす出力電圧V を発生UT する。このNPC20aの具体的構成例が第3図に示さ
れている。他のMPC20bおよび20C゛も同様であ
る。
NFC20aは、電流1oの電流源9とこの電流源9に
よって駆動されるマルチ出力電流ミラー3とを含んでい
る。マルチ出力電流ミラー3はトランジスタQ 、Q
7.Q 、Q 、Q を含む。し8
8 9 10たがって、トランジ
スタQ、Q、Q ′、QT 8 9 1G には電流源9の電流と等しい電流■oが流れ、これらの
トランジスタQ7〜Q10は電流源として働く。
よって駆動されるマルチ出力電流ミラー3とを含んでい
る。マルチ出力電流ミラー3はトランジスタQ 、Q
7.Q 、Q 、Q を含む。し8
8 9 10たがって、トランジ
スタQ、Q、Q ′、QT 8 9 1G には電流源9の電流と等しい電流■oが流れ、これらの
トランジスタQ7〜Q10は電流源として働く。
NFC20aは2つの差動回路1と2を含んでいる。ま
ず一方の差動回路1について説明する。
ず一方の差動回路1について説明する。
差動回路1は2つのトランジスタQ 、Q を2
含んでおり、これらのトランジスタのエミッタ間には抵
抗Rtが接続されている。一方のトランジスタQ のベ
ースには入力電圧V 、すなわち入I
IN 力変数X が与えられ、他方のトランジスタQ2のベー
スにはラベル電圧vLAが与えられる。電流IOが電流
源としてのトランジスタQ8によって両トランジスタQ
、Q のエミッタに供給され2 ている。
抗Rtが接続されている。一方のトランジスタQ のベ
ースには入力電圧V 、すなわち入I
IN 力変数X が与えられ、他方のトランジスタQ2のベー
スにはラベル電圧vLAが与えられる。電流IOが電流
源としてのトランジスタQ8によって両トランジスタQ
、Q のエミッタに供給され2 ている。
トランジスタQ に流れる電流をI 、)ラン1
ジスタQ に流れる電流を1 とする。vIN<2
■ のときにはトランジスタQ にI ” I oの
L^ 22電
流が流れ、トランジスタQ、には電流は流れない(1−
0)。入力電圧V がラベル電圧vLAI
IN以上になると、トラン
ジスタQ の電流■2は直線的に減少し、トランジスタ
Q1に流れる電流I が0から直線的に増大していく。
L^ 22電
流が流れ、トランジスタQ、には電流は流れない(1−
0)。入力電圧V がラベル電圧vLAI
IN以上になると、トラン
ジスタQ の電流■2は直線的に減少し、トランジスタ
Q1に流れる電流I が0から直線的に増大していく。
モしてvIN−V +RI になったときに−12
”0゜Al0 1 −夏 となり、これ以上に大きいvINの領域O においてはこの状態に保たれる。
”0゜Al0 1 −夏 となり、これ以上に大きいvINの領域O においてはこの状態に保たれる。
電流ミラー5が設けられ、この電流ミラーはトランジス
タQ に流れる電流I2によって駆動される。電流ミラ
ー5の出力側に抵抗RLが接続され、この抵抗R5に現
われる電圧を電圧v1とする。電圧v1はV t ”
I 2 Rt、で与えられるので、この電圧V は入力
電圧vINの増加に対して所定入力まで一定でその後直
線的に減少した後零レベルとなるように変わる。電圧v
1が直線的に減少する部分の勾配は−RL/R,で与え
られる。抵抗R1の値を変えることによってこの勾配を
変えることができる。
タQ に流れる電流I2によって駆動される。電流ミラ
ー5の出力側に抵抗RLが接続され、この抵抗R5に現
われる電圧を電圧v1とする。電圧v1はV t ”
I 2 Rt、で与えられるので、この電圧V は入力
電圧vINの増加に対して所定入力まで一定でその後直
線的に減少した後零レベルとなるように変わる。電圧v
1が直線的に減少する部分の勾配は−RL/R,で与え
られる。抵抗R1の値を変えることによってこの勾配を
変えることができる。
他方の差動回路2も差動回路1と同じ構成である。2つ
のトランジスタQ 、Q のエミッ4 夕闇に接続されている抵抗をR,トランジスタQ3.Q
に流れる電流を1.14とす′る。こ3 の差動回路2は電流源としてのトランジスタQ7により
駆動される。電流ミラー4はトランジスタQ に流れる
電流I3によって駆動される。電流ミラー4の出力側に
接続された抵抗Rtには電流■ が流れるから、この抵
抗Rして降下される電圧V はV −I Rとなる
。入力電圧vINに2 2 3 L 対する電圧v2は所定入力まで零レベルでその後直線的
に増加し一定レベルとなる。電圧v2が直線的に増加す
る部分の勾配はRL/ R2で与えられる。
のトランジスタQ 、Q のエミッ4 夕闇に接続されている抵抗をR,トランジスタQ3.Q
に流れる電流を1.14とす′る。こ3 の差動回路2は電流源としてのトランジスタQ7により
駆動される。電流ミラー4はトランジスタQ に流れる
電流I3によって駆動される。電流ミラー4の出力側に
接続された抵抗Rtには電流■ が流れるから、この抵
抗Rして降下される電圧V はV −I Rとなる
。入力電圧vINに2 2 3 L 対する電圧v2は所定入力まで零レベルでその後直線的
に増加し一定レベルとなる。電圧v2が直線的に増加す
る部分の勾配はRL/ R2で与えられる。
MFC20aにはさらに2人カーIN回路が設けられて
いる。2人カーIN回路は2つの入力電圧のうち低い方
の電圧を出力するものである。
いる。2人カーIN回路は2つの入力電圧のうち低い方
の電圧を出力するものである。
この2人力旧N回路はコンパレータとコンペンセータと
からなる。コンパレータはエミッタが相互に接続された
トランジスタQ11”12と、これらのトランジスタを
駆動する電流源として働く電流ミラー6とから構成され
る。電流ミラー6はトランジスタQ9により駆動される
。トランジスタQ11”12のベースにはそれぞれ上述
の電圧V、V2が印加されるので、これらの電圧v 、
v のうち小さい方の電圧(これをvi1n2 で表わす)がベースに与えられたトランジスタが導通状
態となり、他方のトランジスタはカットオフ状態となる
。したがって、エミッタには電圧V に、導通状態と
なったトランジスタの工1n ミッタ/ベース電圧vEBを加えた電圧(v1n+vE
B)が現われる。この電圧はトランジスタQ13のベー
スに与えられる。
からなる。コンパレータはエミッタが相互に接続された
トランジスタQ11”12と、これらのトランジスタを
駆動する電流源として働く電流ミラー6とから構成され
る。電流ミラー6はトランジスタQ9により駆動される
。トランジスタQ11”12のベースにはそれぞれ上述
の電圧V、V2が印加されるので、これらの電圧v 、
v のうち小さい方の電圧(これをvi1n2 で表わす)がベースに与えられたトランジスタが導通状
態となり、他方のトランジスタはカットオフ状態となる
。したがって、エミッタには電圧V に、導通状態と
なったトランジスタの工1n ミッタ/ベース電圧vEBを加えた電圧(v1n+vE
B)が現われる。この電圧はトランジスタQ13のベー
スに与えられる。
コンペンセータはトランジスタQ13とこのトランジス
タを電流駆動するためのトランジスタQ1゜とから構成
され、上記コンパレータの出力に演算誤差として現われ
る電圧vEBを補償するものである。トランジスタQ
で電圧V pBfJ’減算され3 る結果、そのエミッタには出力電圧V としUT てV が現われることになる。この出力電圧−1n は第4図に示すようになる。
タを電流駆動するためのトランジスタQ1゜とから構成
され、上記コンパレータの出力に演算誤差として現われ
る電圧vEBを補償するものである。トランジスタQ
で電圧V pBfJ’減算され3 る結果、そのエミッタには出力電圧V としUT てV が現われることになる。この出力電圧−1n は第4図に示すようになる。
このようにしてNFC20aにはラベル電圧vLAをピ
ーク位置とするメンバーシップ関数が設定されることに
なり、第4図に示すように入力vINに応じたメンバー
シップ関数値を表わす出力電圧■ が得られることに
なる。
ーク位置とするメンバーシップ関数が設定されることに
なり、第4図に示すように入力vINに応じたメンバー
シップ関数値を表わす出力電圧■ が得られることに
なる。
UT
第5図および第6図は、スイッチ・アレイとしてスイッ
チOマトリクスを使用したファジィ・メンバーシップ関
数発生回路の例を示している。第5図において、ファジ
ィφメンバーシップ関数発生回路の0〜24まで番号が
付けられた出力端子の下方に、これらの出力端子から出
力される7種類のファジィ番メンバーシップ関数が図示
されている。
チOマトリクスを使用したファジィ・メンバーシップ関
数発生回路の例を示している。第5図において、ファジ
ィφメンバーシップ関数発生回路の0〜24まで番号が
付けられた出力端子の下方に、これらの出力端子から出
力される7種類のファジィ番メンバーシップ関数が図示
されている。
出力されるファジィ・メンバーシップ関数の値は、簡単
のために4レベルに量子化されている。
のために4レベルに量子化されている。
この4レベルは、たとえば0. 1.7. 8.8およ
び5、Ovの電圧に対応する。この4つのレベルは電圧
分布発生回路84Aによって規定される。この回路(1
4Ajli 1.7. 3.3オ、及び5.Ovの3
つのファジィ真理値電圧源64a、 64bおよび64
cが設けられている。またこの回路64Aから第5図で
斜めに引かれた5本の電圧ラインVLがのびており、中
央のラインは電圧源84cに、その両側のラインは電圧
源64bに、最も外側の2本のラインは電圧源64aに
それぞれ接続されている。
び5、Ovの電圧に対応する。この4つのレベルは電圧
分布発生回路84Aによって規定される。この回路(1
4Ajli 1.7. 3.3オ、及び5.Ovの3
つのファジィ真理値電圧源64a、 64bおよび64
cが設けられている。またこの回路64Aから第5図で
斜めに引かれた5本の電圧ラインVLがのびており、中
央のラインは電圧源84cに、その両側のラインは電圧
源64bに、最も外側の2本のラインは電圧源64aに
それぞれ接続されている。
デコーダ66Aは1オブ8デコーダである。このデコー
ダ66Aにはデータ・ラッチ回路30から与えられるラ
ベルを表わす3ビツト(C,C。
ダ66Aにはデータ・ラッチ回路30から与えられるラ
ベルを表わす3ビツト(C,C。
2
03)のバイナリイ信号が入力している。デコーダ66
Aはこの入力信号の表わすコードに応じて8つの出力端
子のいずれかにHレベルの信号を出力する。8つの出力
端子は、指定なしおよび7種類のラベルに対応している
。たとえば、入力コード信号が000のときには指定な
しの出力端子に。
Aはこの入力信号の表わすコードに応じて8つの出力端
子のいずれかにHレベルの信号を出力する。8つの出力
端子は、指定なしおよび7種類のラベルに対応している
。たとえば、入力コード信号が000のときには指定な
しの出力端子に。
001のときにはNLの出力端子にそれぞれHレベルの
信号が出力される。これらの出力端子からは、指定なし
の出力端子を除いて、第5図に水平なラインで示された
信号ラインS’Lがのびている。
信号が出力される。これらの出力端子からは、指定なし
の出力端子を除いて、第5図に水平なラインで示された
信号ラインS’Lがのびている。
スイッチ中マトリクス65Aにおいて、電圧ラインVL
と信号ラインSLの所定の交差点から65の出力端に出
力ラインOLがのびている。これらの交差点に小さな正
方形で示された記号65a′は、第6図に示されている
ように、電圧ラインVLと出力ラインOLとの間に設け
られかつ信号ラインSLの電圧によってオン、オフ制御
されるスイッチであり、たとえばMOS FETで構
成される。1本の出力ラインOLに2つ以上のスイッチ
65aを設けてももちろんよい。すべての出力ラインO
Lはその出力端子側において抵抗85bを介して接地さ
れている。
と信号ラインSLの所定の交差点から65の出力端に出
力ラインOLがのびている。これらの交差点に小さな正
方形で示された記号65a′は、第6図に示されている
ように、電圧ラインVLと出力ラインOLとの間に設け
られかつ信号ラインSLの電圧によってオン、オフ制御
されるスイッチであり、たとえばMOS FETで構
成される。1本の出力ラインOLに2つ以上のスイッチ
65aを設けてももちろんよい。すべての出力ラインO
Lはその出力端子側において抵抗85bを介して接地さ
れている。
以上の構成において、データΦラッチ回路30からラベ
ルを表わす3ビツト(C,C,C)23 のバイナリイ信号がデコーダ68Aに与えられると、信
号ラインSLのうちそのラベルに対応するものにHレベ
ルの信号が現われ、その信号ラインに設けられたスイッ
チ85aがオンとなる。この結果6オンとなったスイッ
チ65gを通して電圧分布発生回路$4Aの各電圧が出
力ラインOLを経て対応する出力端子に現われるので、
上記のファジィ・メンバーシップ関数を表わす電圧分布
が出力される。
ルを表わす3ビツト(C,C,C)23 のバイナリイ信号がデコーダ68Aに与えられると、信
号ラインSLのうちそのラベルに対応するものにHレベ
ルの信号が現われ、その信号ラインに設けられたスイッ
チ85aがオンとなる。この結果6オンとなったスイッ
チ65gを通して電圧分布発生回路$4Aの各電圧が出
力ラインOLを経て対応する出力端子に現われるので、
上記のファジィ・メンバーシップ関数を表わす電圧分布
が出力される。
上述の実施例においては、ルール変更はディジタル・ス
イッチ25a〜25dによる設定により行なわれていた
が、この発明は手動によるルール変更のみならず、リモ
ートOコントロールによりルール変更することができる
ファジィ制御装置にも適用することができるのはいうま
でもない。また。
イッチ25a〜25dによる設定により行なわれていた
が、この発明は手動によるルール変更のみならず、リモ
ートOコントロールによりルール変更することができる
ファジィ制御装置にも適用することができるのはいうま
でもない。また。
プログラムされたパイナリイeコンピュータによって実
現されるファジィ制御装置にもこの発明は適用可能であ
る。
現されるファジィ制御装置にもこの発明は適用可能であ
る。
第7図はこの発明をコンピュータ・システムにおけるソ
フトウェアで実現した場合のファジィ制御装置の動作の
手順の一例を示すフローチャートである。この場合には
ファジィ推論もまたコンピュータ・システムのソフトウ
ェアで実現される。
フトウェアで実現した場合のファジィ制御装置の動作の
手順の一例を示すフローチャートである。この場合には
ファジィ推論もまたコンピュータ・システムのソフトウ
ェアで実現される。
まず利用者によって変更すべきルールの番号が入力され
る(ステップ70)。次にそのルールの変更内容がルー
ル変更入力手段(キーボード等)により入力される(ス
テップ71)。この後、カウンタがクリアされる(ステ
ップ72)。カウンタは前件部の旧■演算結果が許容範
囲外のときに、′制御出力の急激の変化を防止するため
にルール変更を一時的に中断しておくためのその中断待
機時間を計測するものである。カウンタがクリアされる
と前件部のメンバーシップ関数の適合度のWIN演算値
が許容範囲内かどうかが判断される(ステップ73)。
る(ステップ70)。次にそのルールの変更内容がルー
ル変更入力手段(キーボード等)により入力される(ス
テップ71)。この後、カウンタがクリアされる(ステ
ップ72)。カウンタは前件部の旧■演算結果が許容範
囲外のときに、′制御出力の急激の変化を防止するため
にルール変更を一時的に中断しておくためのその中断待
機時間を計測するものである。カウンタがクリアされる
と前件部のメンバーシップ関数の適合度のWIN演算値
が許容範囲内かどうかが判断される(ステップ73)。
許容範囲内にないと(ステップ73でNO)、カウンタ
がインクレメントされ中断待機時間となったかどうかが
判断される(ステップ74.75)。ステップ73でN
Oである限り、待機時間となるまでステップ73からス
テップ75の処理が続けられる。待機時間を経過すると
その旨が表示される(ステップ78)。
がインクレメントされ中断待機時間となったかどうかが
判断される(ステップ74.75)。ステップ73でN
Oである限り、待機時間となるまでステップ73からス
テップ75の処理が続けられる。待機時間を経過すると
その旨が表示される(ステップ78)。
旧N演算結果が許容範囲内にあれば(ステップ73でY
es )ルール変更によって制御出力が急激に変化する
こともないのでルールの内容が変更されて変更完了の旨
の表示が行なわれる(ステップ77、78)。
es )ルール変更によって制御出力が急激に変化する
こともないのでルールの内容が変更されて変更完了の旨
の表示が行なわれる(ステップ77、78)。
第1図はこの発明の実施例を示すブロック図。
第2図は第1図に示す推論部に含まれる一部の回路の関
係を示す回路図、第3図はメンバーシップ関数回路の具
体的構成例を示す回路図、第4図はメンバーシップ関数
回路の入出力特性を示すグラフ、第5図はスイッチ・マ
トリクスを用いて実現したファジィ・メンバーシップ関
数発生回路を示す回路図、第6図は第5図における記号
の具体的構成を示すものである。 第7図はこの発明をソフトウェアで実現した実施例を示
し、ファジィ制御装置の動作制御の処理手順を示すフロ
ーチャートである。 11、12.・・・1n・・・推論部。 20a、 20b、 20c”・MFC。 25a 、 25b 、 25c 、 25d ・・・
ディジタル争スイッチ。 30・・・データ・ラッチ回路。 40a 、 40b 、 40c・・・ラベル電圧発生
回路。 50・・・ルール変更禁止制御回路。 60・・・MFG。 以上
係を示す回路図、第3図はメンバーシップ関数回路の具
体的構成例を示す回路図、第4図はメンバーシップ関数
回路の入出力特性を示すグラフ、第5図はスイッチ・マ
トリクスを用いて実現したファジィ・メンバーシップ関
数発生回路を示す回路図、第6図は第5図における記号
の具体的構成を示すものである。 第7図はこの発明をソフトウェアで実現した実施例を示
し、ファジィ制御装置の動作制御の処理手順を示すフロ
ーチャートである。 11、12.・・・1n・・・推論部。 20a、 20b、 20c”・MFC。 25a 、 25b 、 25c 、 25d ・・・
ディジタル争スイッチ。 30・・・データ・ラッチ回路。 40a 、 40b 、 40c・・・ラベル電圧発生
回路。 50・・・ルール変更禁止制御回路。 60・・・MFG。 以上
Claims (2)
- (1)稼動中にルール変更が可能なファジィ推論手段、 変更すべき新たなルールを表わすコードを保持するルー
ル保持手段、 上記ファジィ推論手段における前件部のメンバーシップ
関数に対する入力信号の適合度がルール変更のための許
容範囲内にあるかどうかを判断する手段、および 入力信号の適合度が上記許容範囲内にあると判断された
ときに上記ルール保持手段に保持されている新たなルー
ルのコードを上記ファジィ推論手段に与え、かつ上記許
容範囲外にあると判断されたときには上記ルールのコー
ドを上記ファジィ推論手段に与えることを禁止する制御
手段、 を備えたルール変更が可能なファジィ制御装置。 - (2)稼動中にルール変更が可能なファジィ推論手段を
含むファジィ制御装置の動作方法であり、変更すべき新
たなルールを表わすコードが与えられたときにこれを保
持し、 ルール変更指令が与えられたときに上記ファジィ推論手
段における前件部のメンバーシップ関数に対する入力信
号の適合度がルール変更のための許容範囲内にあるかど
うかを判断し、 入力信号の適合度が上記許容範囲内にあると判断された
ときに保持されている新たなルールのコードを上記ファ
ジィ推論手段に与え、上記許容範囲外にあると判断され
たときには上記ルールのコードを上記ファジィ推論手段
に与えることを禁止する、 ルール変更が可能なファジィ制御装置の動作方法。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1236960A JPH03100701A (ja) | 1989-09-14 | 1989-09-14 | ルール変更が可能なファジィ制御装置およびその動作方法 |
KR1019910701418A KR950014723B1 (ko) | 1989-08-31 | 1990-07-10 | 룰 변경이 가능한 퍼지제어장치 및 그 동작방법과 퍼지추론에 의하여 절환제어되는 제어시스템 및 그 제어방법 |
CA002062742A CA2062742C (en) | 1989-08-31 | 1990-07-10 | Fuzzy control apparatus in which rules can be changed, method of operating same, control system in which changeover is controlled by fuzzy reasoning, and method of controlling thesame |
EP95116503A EP0695981A3 (en) | 1989-08-31 | 1990-07-10 | Fuzzy logic control device in which the rules can be changed and method for implementing it, control system in which the switching operations are controlled by fuzzy logic and control method thereof |
AU59367/90A AU5936790A (en) | 1989-08-31 | 1990-07-10 | Fuzzy control apparatus capable of changing rule and its operation method, and control system switch-controlled by fuzzy inference and its control method |
US07/793,443 US5515476A (en) | 1989-08-31 | 1990-07-10 | Fuzzy control apparatus in which rules can be changed, method of operating same, control system in which changeover is controlled by fuzzy reasoning, and method of controlling the same |
AT90910188T ATE150185T1 (de) | 1989-08-31 | 1990-07-10 | Unscharfe steuervorrichtung mit der fähigkeit eine regel und ihr betriebsverfahren zu wechseln und ein durch unscharfe inferenz schaltgesteuertes steuersystem und sein steuerverfahren |
ES90910188T ES2100172T3 (es) | 1989-08-31 | 1990-07-10 | Aparato de control difuso capaz de cambiar una regla y su metodo de funcionamiento, y sistema de control controlado por conmutacion por inferencia difusa y su metodo de control. |
DE69030190T DE69030190T2 (de) | 1989-08-31 | 1990-07-10 | Unscharfe steuervorrichtung mit der fähigkeit eine regel und ihr betriebsverfahren zu wechseln und ein durch unscharfe inferenz schaltgesteuertes steuersystem und sein steuerverfahren |
SU5011569A RU2110826C1 (ru) | 1989-08-31 | 1990-07-10 | Способ формирования нечеткого управляющего воздействия, устройство для его реализации, способ управления и система для его реализации (варианты) |
PCT/JP1990/000887 WO1991003775A1 (fr) | 1989-08-31 | 1990-07-10 | Dispositif de commande floue pouvant changer de regle et son procede de fonctionnement, et systeme de commande gere par commutation par inference floue et son procede de commande |
EP90910188A EP0489913B1 (en) | 1989-08-31 | 1990-07-10 | Fuzzy control apparatus capable of changing rule and its operation method, and control system switch-controlled by fuzzy inference and its control method |
US08/600,367 US5719999A (en) | 1989-08-31 | 1996-02-13 | Fuzzy control apparatus in which rules can be changed, method of operating same, control system in which changeover is controlled by fuzzy reasoning, and method of controlling the same |
US08/975,904 US5895458A (en) | 1989-08-31 | 1997-09-15 | Apparatus and method in which control rules can be changed during fuzzy reasoning operations and control system and method in which changeover is controlled by fuzzy reasoning |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1236960A JPH03100701A (ja) | 1989-09-14 | 1989-09-14 | ルール変更が可能なファジィ制御装置およびその動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03100701A true JPH03100701A (ja) | 1991-04-25 |
Family
ID=17008317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1236960A Pending JPH03100701A (ja) | 1989-08-31 | 1989-09-14 | ルール変更が可能なファジィ制御装置およびその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03100701A (ja) |
-
1989
- 1989-09-14 JP JP1236960A patent/JPH03100701A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0489913B1 (en) | Fuzzy control apparatus capable of changing rule and its operation method, and control system switch-controlled by fuzzy inference and its control method | |
US5184131A (en) | A-d converter suitable for fuzzy controller | |
JPH08237128A (ja) | 抵抗の数が減じられたデジタル・アナログ変換器 | |
JPH08213911A (ja) | 電流源により駆動された変換器 | |
JPH0981615A (ja) | 回路設計装置および方法 | |
US4521764A (en) | Signal-controllable attenuator employing a digital-to-analog converter | |
US5179625A (en) | Fuzzy inference system having a dominant rule detection unit | |
EP0684549B1 (en) | Method for parallel processing of fuzzy logic inference rules and corresponding circuit architecture with fuzzy inputs and outputs | |
JPH03100701A (ja) | ルール変更が可能なファジィ制御装置およびその動作方法 | |
JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
EP0373492B1 (en) | Processing unit using truth-valued flow | |
US6424957B1 (en) | Method and apparatus for parallel processing of fuzzy rules | |
EP0372512A2 (en) | Truth value generating basic circuit, and truth value generating circuit | |
EP0372509A2 (en) | Processing unit using truth-valued flow | |
JP2694872B2 (ja) | メンバーシップ関数回路のラベル電圧発生回路 | |
EP0372511A2 (en) | Truth-valued-flow inference unit | |
EP0104917B1 (en) | Deflection system in an electron beam exposure device | |
JPH02130017A (ja) | メンバーシップ関数発生回路 | |
EP0392494A2 (en) | Fuzzy processor | |
JP2769163B2 (ja) | 重心決定回路 | |
Bobbin et al. | Solving optimal control problems with a cost changing control by evolutionary algorithms | |
JPH0296294A (ja) | メンバーシップ関数発生回路及びメンバーシップ関数発生器 | |
EP0361401A2 (en) | Fuzzy inference system having a rule processing means | |
JPH0679345B2 (ja) | プログラマブル・メンバーシップ関数装置ならびにそれを用いたファジィ推論方法および装置 | |
US5799291A (en) | Arrangement for the separate processing of fuzzy rules of differing importance |