JPH029748A - Ceramics and circuit substrate formed by using the same ceramics and electronic circuit substrate as well as production of ceramics - Google Patents

Ceramics and circuit substrate formed by using the same ceramics and electronic circuit substrate as well as production of ceramics

Info

Publication number
JPH029748A
JPH029748A JP63159780A JP15978088A JPH029748A JP H029748 A JPH029748 A JP H029748A JP 63159780 A JP63159780 A JP 63159780A JP 15978088 A JP15978088 A JP 15978088A JP H029748 A JPH029748 A JP H029748A
Authority
JP
Japan
Prior art keywords
ceramic
region
dielectric
mol
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63159780A
Other languages
Japanese (ja)
Inventor
Motoo Kumagai
熊谷 元男
Michiaki Sakaguchi
坂口 道明
Masato Nagano
長野 正登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
NOF Corp
Original Assignee
Canon Inc
Nippon Oil and Fats Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Nippon Oil and Fats Co Ltd filed Critical Canon Inc
Priority to JP63159780A priority Critical patent/JPH029748A/en
Publication of JPH029748A publication Critical patent/JPH029748A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the ceramics which are delineated with and contain plural functional parts in a sufficiently separated state by supplying Al2O3 to the surface of a molding formed by incorporating a grain size adjusting agent, etc., to essential components consisting of TiO2 and SrO and diffusing the same to the inside of the components. CONSTITUTION:The molding contg., by molar %, the grain size adjusting agent and 0.02-0.4% valancy control agent to 100 (molar part) essential components consisting of 49.5-54% TiO2 and 50.5-46% SrO is formed and an insulating layer is incorporated into the grain boundary of semiconductor ceramics. The above- mentioned adjusting agent is selected from 0.5-5.3 MnO2, 0.2-4 CuO, etc. The above-mentioned valency control agent is selected from Nb2O5, Ta2O5, WO3, etc. The Al2O3 or a mixture and/or compd. contg. the same is supplied to the surface of said molding and is diffused into the molding, by which 0.2-5 Al3O3 is incorporated into the molding to provide a low dielectric region.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誘電体磁器基体等の電子材料として利用するこ
とのできるセラミックおよびこのセラミックを用いた回
路基体と電子回路基体、並びにセラミックの製造方法に
関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a ceramic that can be used as an electronic material such as a dielectric ceramic substrate, a circuit board and an electronic circuit board using this ceramic, and a method for manufacturing the ceramic. Regarding.

〔従来の技術〕[Conventional technology]

従来、電子回路基体は、導体回路のみ、導体回路と抵抗
、もしくは導体回路と抵抗と限られた範囲のコンデンサ
ーを具備し・て構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
Conventionally, electronic circuit boards have been configured with only a conductor circuit, a conductor circuit and a resistor, or a conductor circuit and a resistor and a limited range of capacitors, and other functional parts have been separated as elements and mounted on the base. It had been.

即ち、例えば、従来の磁器基板に於いては、導体と抵抗
体の内蔵基板が中心であり、コンデンサーはチップ部品
等として半田付けにより装着されていた。この為、電子
回路の小型化には限界があった。第14図にその1例を
示す。111は磁器基板、112は導体回路、113は
抵抗体、114はチップコンデンサーである。
That is, for example, in a conventional ceramic board, the main part is a board with built-in conductors and resistors, and a capacitor is attached as a chip component by soldering. For this reason, there was a limit to the miniaturization of electronic circuits. An example is shown in FIG. 111 is a ceramic substrate, 112 is a conductor circuit, 113 is a resistor, and 114 is a chip capacitor.

近年、同一の磁器基板内で誘電率を変化させる事により
、基板内に複数個のコンデンサーを内蔵させようとする
試みがなされている。
In recent years, attempts have been made to incorporate a plurality of capacitors within the same ceramic substrate by changing the dielectric constant within the same substrate.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、従来、同一基板内に異なった誘電体部分
を形成する方法が非常に難しく、例えば積層セラミック
コンデンサーを作製する場合の煩雑さを考えれば自明で
ある様に、複数個のコンデンサーを内蔵する基板は、未
だ実現乃至実用化されていないのが現状である。又、高
誘電率の部分を限られた構造スペースのなかで動作上方
いに影響を及ぼし合わない程度に素子機能部分として十
分に分離された状態にすることも、重要な技術的課題と
なっていた。
However, conventionally, it has been extremely difficult to form different dielectric parts on the same substrate, and as is obvious when considering the complexity of manufacturing multilayer ceramic capacitors, for example, it is difficult to form substrates with multiple capacitors built-in. Currently, this has not yet been realized or put into practical use. Additionally, it is an important technical challenge to separate the high dielectric constant parts as device functional parts to the extent that they do not affect each other's operation within the limited structural space. Ta.

更に、この様な電子部品乃至は回路基体にまつわる機能
部分の分離内蔵の問題点は、誘電体磁器に限らず、セラ
ミック内に2つ以上の同種又は異種の機能部分を形成し
ようとする場合に、普く顕現されていた。
Furthermore, the problem of separating and incorporating functional parts related to electronic components or circuit boards is not limited to dielectric ceramics, but when trying to form two or more functional parts of the same type or different types in ceramics. It was widely manifested.

(問題点を解決するための手段) 本発明の第1の目的は、複数の機能部分を十分に分離さ
れた状態で画成して内蔵し得るセラミックおよびその製
造方法を提供することにある。
(Means for Solving the Problems) A first object of the present invention is to provide a ceramic in which a plurality of functional parts can be defined and incorporated in a sufficiently separated state, and a method for manufacturing the same.

本発明の第2の目的は、前述した様に複数の機能部分を
十分に分離された状態で画成して内蔵し得るセラミック
によって構成されることにより、互いに素子機能部分と
して十分に分離された状態で複数の電子部品構成単位を
内蔵し得る回路基体並びに電子回路基体を提供すること
にある。
A second object of the present invention is to construct a ceramic device that can define and incorporate a plurality of functional parts in a sufficiently separated state, as described above, so that the functional parts of the elements can be sufficiently separated from each other. It is an object of the present invention to provide a circuit board and an electronic circuit board that can house a plurality of electronic component constituent units in one state.

上記第1の目的は、Ti0z  49.50〜54.0
0モル%および5r050.50〜46.00モル%か
ら成る主成分100モル部に対し、粒径調整剤として、
Mn0t  0.50〜5.30モル部、CuO0,2
0〜4.00モル部、ZrOi  o、20〜4.5モ
ル部の中から選ばれた1種を含み、かつ、NbzOs。
The first purpose is to reduce Ti0z 49.50 to 54.0
As a particle size regulator, for 100 mol parts of the main component consisting of 0 mol% and 5r050-46.00 mol%,
Mn0t 0.50-5.30 mol parts, CuO0.2
0 to 4.00 mole parts, ZrOio, and 20 to 4.5 mole parts;

Ta205.WO3およびL a 20 、+ D y
tO5等のランタン系列元素からなる酸化物群から選ば
れた少なくとも1fiの原子価制御剤0.02〜0.4
0モル部が含有されている半導体磁器の結晶粒界に絶縁
層を有する誘電体磁器から成る第1の領域と、該第1の
領域の組成に、前記主成分100モル部に対して0.2
0〜5.00モル部のAl120sが更に含有された組
成を有する誘電体磁器から成る第2の領域と、を具備す
ることを特徴とするセラミックによって達成される。
Ta205. WO3 and L a 20 , + D y
At least 1fi valence control agent 0.02-0.4 selected from the group of oxides consisting of lanthanum series elements such as tO5
A first region made of dielectric ceramic having an insulating layer at the grain boundary of the semiconductor ceramic contains 0.0 mole part, and the composition of the first region contains 0.0 mole part with respect to 100 mole parts of the main component. 2
and a second region made of dielectric ceramic having a composition further containing 0 to 5.00 mole parts of Al120s.

また上記第1の目的は、TiO249,50〜54.0
0モル%およびSrO50,50〜46.00モル%か
ら成る主成分100モル部に対し、粒径調整剤として、
MnO20,50〜5.30モル部、CuO0,20〜
4.00モル部、ZrO20,20〜4.5モル部の中
から遭ばれた1種を含み、かつ、NbzOs。
Further, the first purpose is to
As a particle size adjusting agent, for 100 mol parts of the main component consisting of 0 mol% and SrO50.50 to 46.00 mol%,
MnO20.50~5.30 mol parts, CuO0.20~
4.00 mole parts, ZrO20, and one species selected from 20 to 4.5 mole parts, and NbzOs.

TazOs、WO3およびLa2o31 DyzO5等
のランタン系列元素からなる酸化物群から選ばれた少な
くとも1 flの原子価制御剤0.02〜0.40モル
部が含有されている成形体の表面に、AJZz Osま
たはAl120s   60〜99゜9モル%および5
ift 、Zn0.Mn0.の少なくとも1種の成分4
0〜0.1モル%から成る混合物および/または化合物
を供給し、該化合物を前記成形体の内部に拡散させる工
程を有することを特徴とするセラミックの製造方法によ
って達成される。
AJZZ Os or Al120s 60-99°9 mol% and 5
ift, Zn0. Mn0. at least one component of
This is achieved by a method for manufacturing a ceramic, which comprises the steps of supplying a mixture and/or compound consisting of 0 to 0.1 mol % and diffusing the compound into the interior of the molded body.

上記第2の目的は、TiO249,50〜54.00モ
ル%および5r050.50〜46.00モル%から成
る主成分100モル部に対し、粒径調整剤として、Mn
O20,50〜5.30モル部、CuO0,20〜4.
00モル部、ZrOz  o、20〜4.5モル部の中
から選ばれた1種を含み、かつ、Nb2 os 。
The second purpose is to add Mn as a particle size adjusting agent to 100 mol parts of the main components consisting of TiO249.50 to 54.00 mol% and 5r050 to 46.00 mol%.
O20, 50-5.30 mol parts, CuO0, 20-4.
00 mole parts, ZrOzo, and one selected from 20 to 4.5 mole parts, and Nb2 os .

Ta20B、W0.およびLa20s r Dy20、
等のランタン系列元素からなる酸化物群から選ばれた少
なくとも1種の原子価制御剤0.02〜0.40モル部
が含有されている半導体磁器の結晶粒界に絶縁層を有す
る誘電体磁器から成る第1の領域と、該第1の領域の組
成に、前記主成分100モル部に対して0.20〜5.
00モル部の、IQ2o、が更に含有された組成を有す
る誘電体磁器から成る第2の領域とを具備することを特
徴とするセラミックの内部ないしは表面に電極を有して
いることを特徴とする回路基体、ならびにTfOz  
49.50〜54.00モル%およびSrO 50.5
0〜46.00モル%から成る主成分100モル部に対
し、粒径調整剤としてMnO□ 0.50〜5.30モ
ル部、CuO0,20〜4.00モル部、ZrO20.
20〜4.5モル部の中から選ばれた1 fiを含み、
かつN bz Os 、 T a30@ 、 WO3お
よびLa203 、Dy20s等のランタン系列元素か
らなる酸化物群から選ばれた少なくとも1種の原子価制
御剤0゜02〜0.40モル部が含有されている半導体
磁器の結晶粒界に絶縁層を有する誘電体磁器から成る第
1の領域と、該第1の領域の組成に、前記主成分100
モル部に対して0.20〜5.00モル部のAIL2 
o、が更に含有された組成を有する誘電体磁器から成る
第2の領域と、を具備したセラミックの内部ないしは表
面に電極を有し、前記セラミック上に電子回路部品が装
着されていることを特徴とする電子回路基体によって達
成される。
Ta20B, W0. and La20s r Dy20,
A dielectric ceramic having an insulating layer at the grain boundary of a semiconductor ceramic containing 0.02 to 0.40 mole part of at least one valence control agent selected from the oxide group consisting of lanthanum series elements such as a first region consisting of 0.20 to 5.0 molar parts per 100 mole parts of the main component;
and a second region made of dielectric ceramic having a composition further containing 00 molar parts of IQ2o, characterized by having an electrode inside or on the surface of the ceramic. Circuit board and TfOz
49.50-54.00 mol% and SrO 50.5
With respect to 100 mol parts of the main component consisting of 0 to 46.00 mol%, 0.50 to 5.30 mol parts of MnO□, 0.20 to 4.00 mol parts of CuO, and 20.20 mol of ZrO are added as particle size regulators.
1 fi selected from 20 to 4.5 mole parts,
and contains 0.02 to 0.40 mole part of at least one valence control agent selected from the group of oxides consisting of lanthanum series elements such as NbzOs, Ta30@, WO3, and La203, Dy20s. A first region made of dielectric porcelain having an insulating layer at the grain boundaries of the semiconductor porcelain, and a composition of the first region including the main component 100.
0.20 to 5.00 mole parts of AIL2 based on mole parts
a second region made of dielectric ceramic having a composition further containing o, an electrode is provided inside or on the surface of the ceramic, and an electronic circuit component is mounted on the ceramic. This is achieved by using an electronic circuit board.

〔発明の説明と実施例〕[Description and Examples of the Invention]

本発明のセラミックを、例えば電子材料セラミックとし
て利用する場合、本発明のセラミック内に形成し得る前
記機能部分として、例えばコンデンサーを構成する誘電
体、或いは導体、半導体、抵抗体、絶縁体、ダイオード
、トランジスター等の電子部品構成単位を例示すること
ができる。本発明に於いてこれらの機能部分は、前記第
1の領域又は第2の領域に於いて形成可能であり、又、
これらの領域の組み合せ、これらの領域とこれらの領域
以外の領域の組合せ、或いはこれらの領域以外の領域に
於いても形成可能である。
When the ceramic of the present invention is used, for example, as an electronic material ceramic, the functional parts that can be formed in the ceramic of the present invention include, for example, a dielectric constituting a capacitor, a conductor, a semiconductor, a resistor, an insulator, a diode, Examples include electronic component units such as transistors. In the present invention, these functional parts can be formed in the first region or the second region, and
It is also possible to form a combination of these regions, a combination of these regions and regions other than these regions, or a region other than these regions.

又、例えば、前記第2の領域を介在させて2つ以上の前
記第1の領域を分離して配置したり、或いはその逆に前
記第1の領域を介在させて2つ以上の前記第2の領域を
分館して配置したりすれば、前記第1の領域或いは第2
の領域により構成される2つ以上の機能部分を十分に分
離された状態で形成することができる。又、第1の領域
と第2の領域を共に機能部分として使用することもでき
る。
Further, for example, two or more of the first regions may be arranged separately with the second region interposed therebetween, or conversely, two or more of the second regions may be arranged with the first region interposed therebetween. If the first area or the second area is arranged as a branch,
Two or more functional parts constituted by the regions can be formed in a sufficiently separated state. Moreover, both the first region and the second region can be used as a functional part.

本発明に係る第2の領域は、使用するAf1203の量
を自在に選択することにより特性の異なる領域として利
用することができ、所望に応じて、各種機能部分として
利用することもできるし、あるいは機能部分を分割する
ための領域等として利用することもできる。従って、セ
ラミック内にAJ2203が存在する部分を1つ又は2
つ以上形成することにより、1−?又は2つ以上の所望
する個数の機能部分を十分に分離された状態で画成し得
る。
The second region according to the present invention can be used as a region with different characteristics by freely selecting the amount of Af1203 used, and can be used as various functional parts as desired, or It can also be used as an area for dividing functional parts. Therefore, one or two parts where AJ2203 is present in the ceramic
By forming one or more, 1-? Alternatively, two or more desired numbers of functional parts may be defined with sufficient separation.

本発明のセラミックを、例えば電子材料セラミックとし
て利用する場合、好ましくは第1の領域の機能部分とし
て、例えば半導体、コンデンサーを構成するための誘電
体、導体、抵抗体、絶縁体、ダイオード、トランジスタ
ー等の電子部品構成単位を例示することかできる。また
第1の領域の機能部分を分割する場合の第2の領域とし
ては、好ましくは例えば、半導体、導体、抵抗体に対す
る絶縁体、コンデンサーを構成するための高屈電体に対
する低銹電体などを挙げることができる。
When the ceramic of the present invention is used, for example, as an electronic material ceramic, the functional part of the first region is preferably a semiconductor, a dielectric for constituting a capacitor, a conductor, a resistor, an insulator, a diode, a transistor, etc. It is possible to exemplify the constituent units of electronic components. In addition, when the functional part of the first region is divided, the second region is preferably, for example, an insulator for a semiconductor, a conductor, a resistor, a low-rust electric material for a high-flexibility electric material for constituting a capacitor, etc. can be mentioned.

例えば、機能部分としてコンデンサーを構成する誘電体
の領域を形成する場合、本発明によるAfL203また
はAIL203が60〜99.9モル%およびSiO2
,Zn0.MnO2の少なくとも1f!1の成分が40
〜0.1モル%からなる混合物および/または化合物が
拡散等により存在する領域を、前記コンデンサーを構成
する誘電体の領域を分離するための領域として利用する
ことができる。
For example, when forming a dielectric region constituting a capacitor as a functional part, AfL203 or AIL203 according to the invention may be used in an amount of 60 to 99.9 mol% and SiO2.
, Zn0. At least 1f of MnO2! 1 component is 40
A region in which a mixture and/or compound of up to 0.1 mol % is present by diffusion or the like can be used as a region for separating the dielectric regions constituting the capacitor.

本発明方法のセラミックの1例として、板状の誘電体磁
器基体について、前記コンデンサーを構成する誘電体の
領域(第1の領域)およびA 、Q 20、またはAf
120sおよびSf0.、ZnO。
As an example of the ceramic of the method of the present invention, for a plate-shaped dielectric ceramic substrate, a dielectric region (first region) constituting the capacitor and A 20 , Q 20 , or Af
120s and Sf0. , ZnO.

MnO□の少なくとも1種が拡散等により存在する部分
を用いて形成される低訪電率の領域(第2の領域)の形
状例を第1図ないし第3図に示す。
Examples of the shape of a region (second region) with a low visiting rate formed using a portion where at least one kind of MnO□ exists due to diffusion or the like are shown in FIGS. 1 to 3.

第1図ないし第3図の例に於いて、1は板状誘電体磁器
基体、Aは第1の領域、Bは第2の領域である。
In the examples shown in FIGS. 1 to 3, 1 is a plate-shaped dielectric ceramic substrate, A is a first region, and B is a second region.

第1図に於いては、板状誘電体磁器基体1の両主面に到
達する断面矩形の第2の領域Bが設けられ、この領域B
を挟んで、2つの互いに分離された第1の領域A、Aが
設けられている。
In FIG. 1, a second region B with a rectangular cross section reaching both main surfaces of the plate-shaped dielectric ceramic substrate 1 is provided, and this region B
Two first regions A, A separated from each other are provided on both sides of the region.

第2図の例では、磁器1の両主面の夫々の表層部分に断
面矩形の第2の領域B、Bが設けられ、ごわらの領域B
、Bを挟んで、2つの互いに分離された第1の領域A、
Aが設けられている。
In the example shown in FIG. 2, second regions B, B each having a rectangular cross section are provided in the surface layer portions of both main surfaces of the porcelain 1, and
, B, two mutually separated first areas A,
A is provided.

第3図の例では、磁器1の一方の主面の表層部分に断面
矩形の第2の領域Bが設けられ、この領域Bを挟んで、
2つの互いに分離された第1の領域A、Aが設けられて
いる。
In the example shown in FIG. 3, a second region B with a rectangular cross section is provided on the surface layer of one main surface of the porcelain 1, and with this region B in between,
Two mutually separated first regions A, A are provided.

なお、第1図ないし第3図の例では、第2の領域Bを1
つ又は2つ設けているが、これに限定されず、所望する
機能部分(第1の領域)の数に応じて決めることができ
、3つ以上の領域を設けてもよいことは、言うまでもな
い。
In addition, in the examples shown in FIGS. 1 to 3, the second area B is 1
Although one or two areas are provided, the number is not limited to this and can be determined depending on the desired number of functional parts (first areas), and it goes without saying that three or more areas may be provided. .

前記第1の領域を、コンデンサーを構成するための誘電
体の領域とする場合、第1の誘電体磁器は、高8電率で
あることが必要であるが、これと併せて誘電損失や容量
の温度変化率等、誘電体自体やコンデンサーを構成した
場合の特性が実用上好ましいものであることが望まれる
When the first region is a dielectric region for constituting a capacitor, the first dielectric ceramic must have a high electric constant of 8, but in addition to this, dielectric loss and capacitance must be reduced. It is desired that the characteristics of the dielectric itself and the capacitor, such as the rate of temperature change, are practically preferable.

この場合、第1の誘電体磁器の誘電率としては、35,
000以上であることが好ましい。こねによって、セラ
ミックの形状的な条件を入れても、コンデンサー容量と
して0.047μF程度まで形成し得ることになり、例
えばビデオ回路等に応用した場合、汎用されているセラ
ミックチップコンデンサーのうちの約半数の種類のコン
デンサーをセラミック内に形成し得ることになる。
In this case, the dielectric constant of the first dielectric ceramic is 35,
000 or more is preferable. By kneading, it is possible to form a capacitor with a capacitance of about 0.047μF, even if the shape conditions of the ceramic are taken into account.For example, when applied to video circuits, it is about half of the ceramic chip capacitors in general use. types of capacitors can be formed in ceramic.

又、この様に第1の領域を高誘電体領域として利用する
場合、第1の誘電体bn器の誘電率が第2の誘電体磁器
の誘電率の10倍以上とされていることが好ましい、こ
れは、機能部分相互の影響をなくすために要望される性
能であり、誘電率に10倍以上の差をつければ回路の小
型化の点で非常に有利となるためである。
Further, when the first region is used as a high dielectric region in this way, it is preferable that the dielectric constant of the first dielectric BN ceramic is 10 times or more that of the second dielectric ceramic. This is a performance required to eliminate the influence of functional parts on each other, and a difference of 10 times or more in dielectric constant is very advantageous in terms of circuit miniaturization.

前記第1の領域を高誘電体領域とする場合、第1の領域
を構成する磁器としては、第一に高い該電率を有し、第
二にtanδ、温度特性等の性能が良好な組成が好まし
い。これらを満足するものとして結晶粒界を絶縁した半
導体磁器が知られている。
When the first region is a high dielectric region, the porcelain constituting the first region should first have a high electric constant and secondly have a composition with good performance such as tan δ and temperature characteristics. is preferred. Semiconductor porcelain with insulated grain boundaries is known as one that satisfies these requirements.

近年、この種の半導体磁器としては、チタン酸ストロン
チウムを主成分とするものが多用されている。
In recent years, as this type of semiconductor porcelain, those whose main component is strontium titanate have been widely used.

ここで、TiO249,50〜54.00モル%および
SrO50,50〜46.00モル%からなる主成分1
00モル部に対し、粒径調整剤としてMn0z o、5
0〜5.30モル部、Cn00.20〜4.00モル部
、ZrO゜0.20〜4.5モル部の中から選ばれた1
 fiを含み、かつ、Nb2os 、Ta、OS、WO
Here, main component 1 consisting of TiO249,50-54.00 mol% and SrO50,50-46.00 mol%
00 mole parts, Mn0zo, 5 as a particle size regulator
1 selected from 0 to 5.30 mol parts, Cn0.20 to 4.00 mol parts, and ZrO゜0.20 to 4.5 mol parts.
fi, and Nb2os, Ta, OS, WO
.

およびLa203 、D3’20s等のランタン系列元
素からなる酸化物群から選ばれた少なくとも1種の原子
価制御剤0502〜0640モル部を含有してなる半導
体磁器の結晶粒界をBi20.。
Bi20. .

pbo等で絶縁したものは、 (1)誘電率=35000〜130000(2)tan
δ≦1% (3)誘電率の温度変化が一25℃〜+85℃の範囲で
±15%以内 と良好な誘電特性を有している。」 この半導体磁器に於いて主成分であるTie。
For those insulated with PBO, etc., (1) dielectric constant = 35,000 to 130,000 (2) tan
δ≦1% (3) It has good dielectric properties with a temperature change in dielectric constant within ±15% in the range of 125°C to +85°C. ” Tie is the main component in this semiconductor porcelain.

とSrOは、固溶体等の複合酸化物、TiO2、SrO
夫々の単独酸化物、或いはこれらの混合物として組成物
中に存在し得る。組成物中に於けるTie2とSrOの
量比を、Tie、4950〜54.00モル%に対し5
r05050〜46.00モル%としたのは、Tie2
の量が多くなると、即ちSrOの量が少なくなると、所
望する誘電体磁器の8電車が低下し、誘電損失と誘電率
の温度変化が大きくなり、しかも磁器の絶縁抵抗が減少
する。Tie2の量が少なくなると、即ちSrOの量が
多くなると、所望する誘電体磁器の誘電率が低下し、誘
電率の温度変化が大きくなる。本発明組成物中に於ける
Tie。
and SrO are composite oxides such as solid solutions, TiO2, SrO
Each oxide may be present in the composition as a single oxide or as a mixture thereof. The amount ratio of Tie2 and SrO in the composition was 5 to 4950 to 54.00 mol% of Tie.
The reason why r05050 to 46.00 mol% was set was Tie2
When the amount of SrO increases, that is, when the amount of SrO decreases, the desired conductivity of the dielectric ceramic decreases, temperature changes in dielectric loss and dielectric constant increase, and the insulation resistance of the ceramic decreases. When the amount of Tie2 decreases, that is, when the amount of SrO increases, the dielectric constant of the desired dielectric ceramic decreases, and the temperature change in the dielectric constant increases. Tie in the composition of the present invention.

とSrOの量比は、これらの誘電率、既電損失、誘電率
の温度変化、磁器の絶縁抵抗、半導体化能といった所望
特性をバランス良く最適に発現させるために決定される
The quantity ratio of SrO and SrO is determined in order to optimally exhibit desired properties such as dielectric constant, existing electric loss, temperature change in dielectric constant, insulation resistance of ceramics, and semiconductor ability in a well-balanced manner.

本発明のセラミックに於いてMn0z、Cu0.ZrO
2は磁器を構成する結晶の粒径を調整するもの、つまり
粒径調整剤としての役割を有し、適量の添加は、結晶の
粒径を大きくし誘電率の増加に大きく寄与する。MnO
2、Cub。
In the ceramic of the present invention, Mn0z, Cu0. ZrO
2 has the role of adjusting the grain size of the crystals constituting the porcelain, that is, as a grain size adjusting agent, and when added in an appropriate amount, it increases the grain size of the crystals and greatly contributes to increasing the dielectric constant. MnO
2.Cub.

ZrO2において、その使用量を前記Tie。Regarding ZrO2, the amount used is shown in the above Tie.

およびSrOから成る主成分100モル部に対して、各
々0.50,0.20,0.20モル部以上に限定した
のは、それ未満であると所望する誘電体磁器の8電率が
顕著に低下するからである。また、Mn0.、Cub、
ZrO2において、その使用量を前記主成分100モル
部に対して、各々、5.30,4.00,4゜50モル
部以下に限定したのは、その量を越えると8電損失の増
加が顕著となるためである。
The reason for limiting the amount to 0.50, 0.20, and 0.20 mole parts or more with respect to 100 mole parts of the main components consisting of SrO and SrO is that if it is less than that, the 8 electric constant of the desired dielectric ceramic will be noticeable. This is because the value decreases to . Moreover, Mn0. ,Cub,
For ZrO2, the amount used was limited to 5.30, 4.00, and 4.50 mol parts or less per 100 mol parts of the main component, respectively, because exceeding these amounts would cause an increase in 8-electric loss. This is because it becomes noticeable.

次に、本発明のセラミックに於いて用いられるN bx
 O@ 、Ta20B 、WO3およびLa。
Next, N bx used in the ceramic of the present invention
O@, Ta20B, WO3 and La.

03 * Dyz Os等のランタン系列元素からなる
酸化物群から選ばれた少なくとも1種の原子価制御剤は
、磁器の半導体化に効果を有するものであり、その使用
量を前記主成分100モル部に対して0.02モル部以
上に限定したのは、原子価制御剤が0.02モル部未満
であると磁器の半導体化が不十分となり、読電率が低下
するためである。一方、原子価制御剤を0.4モル以下
に限定したのは、0.4モル部を越えると誘電率が低下
し、8電損失が大きくなるためである。
03 * At least one valence control agent selected from the group of oxides consisting of lanthanum series elements such as DyzOs is effective in converting ceramics into semiconductors, and the amount used is 100 mole parts of the main component. The reason why the amount of the valence control agent is limited to 0.02 part by mole or more is that if the amount of the valence control agent is less than 0.02 part by mole, the semiconducting of the ceramic becomes insufficient and the reading rate decreases. On the other hand, the reason why the amount of the valence control agent is limited to 0.4 mol or less is that if it exceeds 0.4 mol part, the dielectric constant decreases and the 8-electrode loss increases.

本発明の特徴の1つは、第2の領域を構成する話電体磁
器をA1.203の存在により第1の領域とは屈電率の
異なる磁器とすることにある。
One of the features of the present invention is that the telephone body porcelain constituting the second region has a different refractive index from that of the first region due to the presence of A1.203.

第1および第2の領域の誘電体磁器を一体の構造物とし
てのセラミック中に存在させるためには、その界面に於
いて反応性を有することが必要であると共に、逆に接合
部で変形したり、強度分布が大幅に変化したり、応力が
内包されたりしない様反応性を余り大きくしない様にす
ることが望ましい。
In order for the dielectric ceramics of the first and second regions to exist in the ceramic as an integral structure, it is necessary to have reactivity at the interface and, conversely, to deform at the joint. It is desirable to prevent the reactivity from becoming too large so that the strength distribution does not change significantly or stress is included.

本発明は磁器の電気的特性がA120.の存在によって
大幅に変り得るという性質を利用したものであり、これ
によってセラミック内に於ける機能部分の分離を可能な
らしめた。たとえば後記参考例に於いても詳しく述べら
れているように、An、0.の添加量を微量変化させた
場合に於いて、銹電率は数百から致方のオーダーの間で
極めて著しく変化することが確記された。従って、磁器
の組成を大幅に変えることなしに誘電率の異なる領域を
画成して同一セラミック内に内蔵させることができる。
In the present invention, the electrical characteristics of the porcelain are A120. This method takes advantage of the property that it can change significantly depending on the presence of the ceramic, and this makes it possible to separate the functional parts within the ceramic. For example, as detailed in the reference examples below, An, 0. It has been confirmed that when the amount of addition is changed by a small amount, the galvanicity rate changes extremely significantly between the order of several hundred and several hundred thousand. Therefore, regions with different dielectric constants can be defined and incorporated within the same ceramic without significantly changing the composition of the ceramic.

本発明のセラミックを製造する方法の1例を以下に説明
する。なお、ここでは、前記第1の領域の半導体磁器を
構成する磁器形成組成物をCIおよび前記第2の領域を
構成する磁器形成組成物を02とする。
An example of a method for manufacturing the ceramic of the present invention will be described below. Here, the ceramic forming composition constituting the semiconductor ceramic in the first region is designated as CI, and the ceramic forming composition constituting the second region is designated as 02.

この製造例は、第6図に示される様な工程によフて行う
ことができる。
This manufacturing example can be carried out by the steps shown in FIG.

即ち、第4図に示す金型11に取り去る事の可能な仕切
板12を設け、13.14にC3を充填し、15に02
を充填し仕切板を取り去る。
That is, the mold 11 shown in FIG. 4 is provided with a removable partition plate 12, 13.14 is filled with C3, 15 is filled with 02.
Fill it with water and remove the partition plate.

そして加圧成型を行う、ここで成形体は第5図に示す、
21.22はC,,23はC2の各粒子群で充填されて
いる。第5図に於いて、例えば、ax3mm、b=2m
m、c=3mm%d=10mm、e (厚さ)=0.5
5mmとした。この成形体を1次焼成して半導体化し、
次いで例えば、かくして得られた半導体1iil器の表
面に結晶粒界への拡散成分となる添加剤を塗布して2次
焼成して半導体磁器の結晶粒界に絶縁層を形成して話電
体磁器化する。
Then, pressure molding is performed, and the molded product is shown in Fig. 5.
21, 22 are filled with C particles, and 23 are filled with C2 particle groups. In Figure 5, for example, ax3mm, b=2m
m, c = 3mm% d = 10mm, e (thickness) = 0.5
It was set to 5 mm. This molded body is first fired to become a semiconductor,
Next, for example, an additive that becomes a diffusion component to the grain boundaries is applied to the surface of the semiconductor 1III device thus obtained, and an insulating layer is formed at the grain boundaries of the semiconductor porcelain by secondary firing to form a telephone porcelain. become

本発明のセラミックの一形状例を第7図(a)(平面図
)、第7図(b)(第7図(a)のA−A断面図)に示
した。
An example of the shape of the ceramic of the present invention is shown in FIG. 7(a) (plan view) and FIG. 7(b) (sectional view taken along line AA in FIG. 7(a)).

第7図(a)、(b)に示したセラミックは、板状の誘
電体磁器1の内部に複数の高誘電率の領域71,71.
71.・・・が画成されており、これらの領域が低誘電
率の領yg72,72,72.・・・によって互いに分
離された状態になっている。
The ceramic shown in FIGS. 7(a) and 7(b) has a plurality of high permittivity regions 71, 71 .
71. ... are defined, and these regions are low dielectric constant regions yg72, 72, 72 . They are separated from each other by...

次に、本発明の回路基体は、本発明のセラミックの内部
ないしは周囲に少なくとも電極を有し、且つ必要に応じ
て導体、抵抗体および絶縁体等のうち少なくとも1f!
類の機能部分を有していることを特徴としている。
Next, the circuit board of the present invention has at least an electrode inside or around the ceramic of the present invention, and if necessary, at least 1f! of a conductor, a resistor, an insulator, etc.
It is characterized by having similar functional parts.

本発明の回路基体の構成例として、同一要素を同一符号
で表わすと、第8図に示した回路基体は、第7図(a)
、(b)に示したセラミックの夫々の高誘電率の領域の
両主面に例えば銀ペースト等の厚膜導電ペーストなどに
より構成された一対の電極群81.8ta、81,81
a、81゜81a、を有している。
As an example of the structure of the circuit board of the present invention, the circuit board shown in FIG. 8 is as shown in FIG.
, a pair of electrode groups 81.8ta, 81, 81 made of thick-film conductive paste such as silver paste are formed on both main surfaces of each high dielectric constant region of the ceramic shown in (b).
a, 81°81a.

又、第9図に示した回路基体の例は、第8図に示した回
路基体に、更に例えばガラス等の絶縁体ペーストのスク
リーン印刷などにより必要に応じて設けられるピアホー
ル部分91を残して形成された絶縁層92,92a、ピ
アホール91内および絶縁層上に印刷された導体回路部
分93、および抵抗体部分94を備えている。
Further, the example of the circuit board shown in FIG. 9 is formed by leaving a pier hole portion 91 provided as necessary by, for example, screen printing an insulating paste such as glass on the circuit board shown in FIG. 8. Insulating layers 92 and 92a, a conductive circuit portion 93 printed inside the pier hole 91 and on the insulating layer, and a resistor portion 94 are provided.

更に、本発明の電子回路基体は、本発明のセラミックの
内部ないしは周囲に電極を有し、且つ必要に応じて導体
、抵抗体および絶縁体等のうち少なくとも1種類の機能
部分が存在し、且つこのセラミック上に電子回路部品が
装着されていることを特徴としている。
Further, the electronic circuit board of the present invention has an electrode inside or around the ceramic of the present invention, and if necessary, at least one functional part of a conductor, a resistor, an insulator, etc. is present, and It is characterized by having electronic circuit components mounted on this ceramic.

同一要素を同一符号で表わすと、例えば第10図に示し
た電子回路基体は、導体回路部分93に接続されたフラ
ットパッケージ1ciotおよびチップ部品102を装
着している。
For example, the electronic circuit board shown in FIG. 10 has a flat package 1ciot connected to a conductive circuit portion 93 and a chip component 102 mounted thereon.

以下に参考例、実施例を示して本発明を更に詳しく説明
する。
The present invention will be explained in more detail by showing reference examples and examples below.

第1表に示す組成比率の半導体磁器が得られるように、
各原料を秤取し、湿式ボールミルで12時間粉砕混合を
行った。このものを乾燥後少量のポリビニルアルコール
をバインダーとして加え24〜80メツシユに造粒し油
圧プレスによって直径20mm、厚さ0.7mmの円板
に成型した。次いで、この成型円板を大気中950℃で
1時間仮焼してバインダーを燃焼させた。これを室温ま
で冷却後、水素10容量%、窒素90容量%からなる還
元霊囲気中で1400℃で4時間焼成し半導体bn器を
得た。
In order to obtain semiconductor porcelain with the composition ratio shown in Table 1,
Each raw material was weighed out and pulverized and mixed in a wet ball mill for 12 hours. After drying, a small amount of polyvinyl alcohol was added as a binder, and the pellets were granulated into 24 to 80 meshes and molded into a disc with a diameter of 20 mm and a thickness of 0.7 mm using a hydraulic press. Next, this molded disk was calcined in the atmosphere at 950° C. for 1 hour to burn off the binder. After cooling this to room temperature, it was fired at 1400° C. for 4 hours in a reducing atmosphere containing 10% by volume of hydrogen and 90% by volume of nitrogen to obtain a semiconductor BN device.

次に重量比が、 エチルアルコール:Bi20axlO:1エチルアルコ
ール: B 120s  : Cu0I+1Ilo:0
.7:0.3 エチルアルコール: P60=10 : 1からなる懸
濁液を各々用意する。上記半導体磁器を前記いずれか一
種の懸濁液にドブ漬は後1250℃、0.5時間、酸化
雰囲気にて焼成して結晶粒界に絶縁層を形成した。
Next, the weight ratio is Ethyl alcohol: Bi20axlO:1 Ethyl alcohol: B120s: Cu0I+1Ilo:0
.. A suspension consisting of 7:0.3 ethyl alcohol: P60=10:1 was prepared. The semiconductor porcelain was soaked in one of the above suspensions, and then fired at 1250° C. for 0.5 hours in an oxidizing atmosphere to form an insulating layer at the grain boundaries.

かくして得られた誘電体磁器の円板(試料No。The thus obtained dielectric ceramic disk (sample no.

1〜25)の両面に銀ペーストを塗布し、850℃、3
0分焼付して電極を形成しコンデンサーを作製した。
Apply silver paste to both sides of 1 to 25) and heat at 850℃ for 3
After baking for 0 minutes, electrodes were formed and a capacitor was manufactured.

こうして得られたコンデンサーを構成する誘電体磁器の
誘電率(ε)、8電損失(tan  δ)、絶縁抵抗(
IR)および誘電率の温度特性(25℃を基準とする一
25℃、+85℃に於ける温度変化率)を測定し、その
結果を第1表に示した。
The dielectric constant (ε), octaelectric loss (tan δ), and insulation resistance (
IR) and dielectric constant temperature characteristics (temperature change rate at −25° C. and +85° C. with respect to 25° C.) were measured, and the results are shown in Table 1.

測定条件は25℃、周波数1kHzである。なお第1表
中の*は、本発明の範囲外にある試料である。
The measurement conditions were 25° C. and a frequency of 1 kHz. Note that * in Table 1 indicates samples outside the scope of the present invention.

また、この高説電率組成(以下C1と呼ぶ)にAAzO
sを添加した吻合、Au20sの添加量の増加とともに
磁器結晶粒径は減少し、半導体磁器の体積抵抗率は増大
し、その結果、誘電体磁器化した際の誘電率は顕著に低
下する。
In addition, this high conductivity composition (hereinafter referred to as C1) contains AAzO.
As the amount of added Au20s increases, the ceramic crystal grain size decreases, the volume resistivity of the semiconductor ceramic increases, and as a result, the permittivity of the dielectric ceramic decreases significantly.

Aft20sの添加効果を第2表に例示する。Table 2 illustrates the effects of adding Aft20s.

C8に於いて、その主成分(Ti04950〜54.0
0モル%および5r05050〜46.00モル%)1
00モル部に対する八λ20.の添加量が0,20モル
部未満では誘電率の低下分が少なく、およそ1.5モル
部の添加で誘電率は500を下回るまでに低下する。
In C8, its main component (Ti04950~54.0
0 mol% and 5r05050-46.00 mol%) 1
8λ20 for 00 mole parts. When the amount of addition is less than 0.20 parts by mole, the dielectric constant decreases little, and when approximately 1.5 parts by mole is added, the dielectric constant decreases to below 500.

更に添加量を増した場合、誘電率は減少するがその傾向
は鈍く、5モル部を超えた時点からは焼結性が低下し機
械的強度(曲げ強度で代表する)が低下し好ましくない
If the amount added is further increased, the dielectric constant decreases, but the tendency is slow, and when the amount exceeds 5 mole parts, the sinterability decreases and the mechanical strength (represented by bending strength) decreases, which is not preferable.

従ってAn203の添加に際しては、5モル部以下で所
望する誘電率が得られる量が実験より求められるが、第
1の領域の誘電率ε1と第2の領域の誘電率6.との比
率61/ε2が前述のように10以上であるように設計
するには 0120〜5.00モル部の添加が必要とな
る。
Therefore, when adding An203, the amount that can obtain the desired dielectric constant is determined by experiment with 5 molar parts or less, but the dielectric constant ε1 of the first region and the dielectric constant 6. In order to design the ratio 61/ε2 to be 10 or more as described above, it is necessary to add 0.120 to 5.00 mole parts.

第2表から明らかな様に、Aλ2OSの添加量を変える
ことにより、誘電率が極めて大きな変化を示すことが分
かる。
As is clear from Table 2, by changing the amount of Aλ2OS added, the dielectric constant shows an extremely large change.

Al120sの更なる添加効果を第3表に例示する。Further effects of adding Al120s are illustrated in Table 3.

第11図に示すセラミックを得るため金型的中央に仕切
板を立て、それによって分割された空隙の各々に第3表
に示した所定の組成粉を充填しプレス成型をした後、以
下に記した工程に従って誘電体磁器を作成した。
In order to obtain the ceramic shown in Figure 11, a partition plate was erected in the center of the mold, each of the divided spaces was filled with the powder of the specified composition shown in Table 3, and press molding was performed. Dielectric porcelain was made according to the process described above.

′s1表に示す各試料の原料を秤取し、湿式ボールミル
で12時間粉砕混合を行った。このものを乾燥後少量の
ポリビニルアルコールをバインダーとして加え24〜8
0メツシユに造粒し油圧プレスによって直径20mm、
厚さ0.7mmの円板に成型した。次いでこの成型円盤
を大気中950℃で1時間仮焼してバインダーを燃焼さ
せた。
The raw materials for each sample shown in Table 's1 were weighed out and pulverized and mixed in a wet ball mill for 12 hours. After drying this, add a small amount of polyvinyl alcohol as a binder to 24~8
Granulated into 0 mesh and made into a diameter of 20mm using a hydraulic press.
It was molded into a disk with a thickness of 0.7 mm. Next, this molded disk was calcined in the atmosphere at 950° C. for 1 hour to burn off the binder.

これを室温まで冷却後、水素10容量%、窒素90容量
%からなる還元雰囲気中で1400℃で4時間焼成した
After cooling this to room temperature, it was fired at 1400° C. for 4 hours in a reducing atmosphere consisting of 10% by volume hydrogen and 90% by volume nitrogen.

こうして得られた半導体磁器に、重量比がエチルアルコ
ールB 1203  : Cu0=10 : 0.7二
0.3となる懸濁液にドブ浸は後、1250℃、0.5
時間、酸化雰囲気にて焼成して結晶粒界に絶縁層を形成
した。
The semiconductor porcelain thus obtained was immersed in a suspension of ethyl alcohol B1203:Cu0=10:0.720.3 in a weight ratio of 0.5 to 1250°C.
An insulating layer was formed at the grain boundaries by firing in an oxidizing atmosphere for several hours.

こうして得られたセラミック接合体の曲げ強度を第11
図に示す方法を用いて計測した。その結果を第3表に示
す。
The bending strength of the ceramic bonded body obtained in this way is
Measurements were made using the method shown in the figure. The results are shown in Table 3.

C1の主成分100 m o j?部に対するAl12
0、の添加量h< 5 m o 1部を超えた場合、示
されるように第1の領域との接合界面の機械的強度が顕
著に低下する。
The main component of C1 is 100 m o j? Al12 for part
If the addition amount h<5 m o exceeds 1 part, the mechanical strength of the bonding interface with the first region decreases significantly as shown.

ここでAl1xOs単独またはAl2203およびS 
io、、Zn0.Mn0.の少なくとも1種の成分から
なる混合物について各々エチルセルロースをバインダー
として加え、ペースト状にしたものを厚さ0.7,2.
0mmのC,(試料No、3の組成を使用)の成型体の
両表面全域に塗布し、これを半導体のための焼成過程(
N2/H2=90/10)で磁器内部へ拡散させた。
Here, Al1xOs alone or Al2203 and S
io,,Zn0. Mn0. Ethyl cellulose was added as a binder to each of the mixtures consisting of at least one component, and the mixtures were made into a paste with a thickness of 0.7, 2.
0 mm of C (using the composition of sample No. 3) was applied to both surfaces of the molded body, and this was applied during the firing process for semiconductors (
(N2/H2=90/10) to diffuse into the interior of the porcelain.

次に、このものの表面にBi、0.を@量付着させた後
、空気中1250℃、30分の焼成でBizOsを結晶
粒界中に拡散させ、粒界を絶縁した後、一定の形状のA
g電極を焼きつけて各々の誘電率を測定した。その結果
を第4表に記した。
Next, Bi was applied to the surface of this object. After depositing a quantity of
The dielectric constant of each electrode was measured by baking the g electrode. The results are shown in Table 4.

第4表より、Al22 o、単独の塗布では、成型体の
厚さが0.7mmで、拡散により誘電率がAflxOs
を塗布しない場合のそれの1/10以下までに、顕著に
低下する。しかし、成型体の厚さが2.0mmまでに厚
くなると拡散が内部まで十分に進行せず、誘電率も1/
10以下とはならない。
From Table 4, when Al22O is applied alone, the thickness of the molded body is 0.7 mm, and the dielectric constant becomes AflxOs due to diffusion.
It is significantly reduced to less than 1/10 of that without coating. However, when the thickness of the molded body increases to 2.0 mm, diffusion does not progress to the inside sufficiently, and the dielectric constant decreases to 1/1.
It cannot be less than 10.

つまり、Al2203単独での塗布は成型体(磁器)の
厚さが0.7mmを大きく越えない範囲では有効である
In other words, application of Al2203 alone is effective as long as the thickness of the molded body (porcelain) does not significantly exceed 0.7 mm.

これに対し”CA 1120s  60〜99 、 9
 モル%およびS i 02 、Zn0.Mn0zの中
から選ばれた少なくとも1種の成分、40〜0.1モル
%からなる混合物(および/または化合物)を塗布した
場合には、成型体の厚さが2.0mmにおいても誘電率
が1/10以下までに顕著に低下し拡散の促進効果が詔
められる。つまりSf0.。
On the other hand, “CA 1120s 60-99, 9
Mol% and S i 02 , Zn0. When a mixture (and/or compound) consisting of 40 to 0.1 mol% of at least one component selected from Mn0z is applied, the dielectric constant remains the same even when the thickness of the molded body is 2.0 mm. It is markedly reduced to 1/10 or less, suggesting an effect of promoting diffusion. In other words, Sf0. .

Zn0.Mn0.はAl1xOsの拡散を助長する成分
として本発明において併用される。
Zn0. Mn0. is used in combination in the present invention as a component that promotes the diffusion of Al1xOs.

つまり、5 i Q2 、Zn0.MnO7の中から選
ばれた少なくとも1fiの成分量が40モル%を越えた
場合には強度の低下が顕著となり、逆に0.1モル%を
下回った場合には、Al1203の拡散を助長する効果
が小さくなり、例えば成型体の厚さが2mm(磁器の厚
さで1.6mm程度)まで厚くなった場合には拡散が内
部まで十分に進行せず、誘電率も1/10以下とはなら
ない。
That is, 5 i Q2 , Zn0. If the amount of at least 1fi selected from MnO7 exceeds 40 mol%, the strength will decrease significantly, and if it is less than 0.1 mol%, it will have the effect of promoting the diffusion of Al1203. For example, if the thickness of the molded body increases to 2 mm (the thickness of porcelain is approximately 1.6 mm), diffusion will not proceed to the inside sufficiently and the dielectric constant will not be less than 1/10. .

ここでAl1xOsまたはA42203 60 〜99
.9モル%およびS i 02.Z n 0.M n 
02の中から選ばれた少なくとも1f!の成分、40〜
0.1モル%からなる混合物の層を成型体表面へ形成す
る際の供給量について記述する。
Here Al1xOs or A42203 60 ~ 99
.. 9 mol% and S i 02. Z n 0. M n
At least 1f selected from 02! Ingredients, 40~
The amount of supply when forming a layer of a mixture containing 0.1 mol % on the surface of a molded article will be described.

この場合供給量は成型体の厚さにより変化し、厚さが増
すほど供給量も増加するが、通常多用されている磁器基
板の厚さはせいぜい1.6mmまでであることより、こ
の範囲内で考えれば、その関係は第4表のように例示さ
れる。尚、この場合、成型体の厚さ2.0mmで、磁器
基板の厚さ1.6mmにほぼ相当する。
In this case, the supply amount changes depending on the thickness of the molded body, and the supply amount increases as the thickness increases, but since the thickness of commonly used porcelain substrates is at most 1.6 mm, it is within this range. Considering this, the relationship is illustrated as shown in Table 4. In this case, the thickness of the molded body is 2.0 mm, which approximately corresponds to the thickness of the ceramic substrate of 1.6 mm.

第4表より、成型体への供給量が増すに従い誘電率は低
下し、一方で曲げ強度が低下する傾向を示すことがわか
る。従って誘電率と強度とをバランスさせたところで供
給量を決定することが肝要となるが、供給量が0.15
mg/cゴ未満ではえ、誘電率の低下が鈍く、また2 
0 m g / cdを超た場合には、曲げ強度が大幅
に低下する点より好ましくない0以上より供給量は0.
15mg / c m ”以上、20 m g / c
 m 2以下が実用上適当である。
From Table 4, it can be seen that as the amount supplied to the molded body increases, the dielectric constant decreases, while the bending strength tends to decrease. Therefore, it is important to determine the supply amount by balancing the dielectric constant and strength, but if the supply amount is 0.15
Below mg/c, the decrease in dielectric constant is slow;
If it exceeds 0 mg/cd, the bending strength will drop significantly, which is undesirable.
15 mg/cm” or more, 20 mg/c
m 2 or less is suitable for practical use.

次は順を追って第12図に示したセラミックの製造工程
の1実施態様を第13図を参照しながら記述する。
Next, one embodiment of the ceramic manufacturing process shown in FIG. 12 will be described in sequence with reference to FIG. 13.

(1)C+の組成となる原料を秤量後、湿式ボールミル
で混合し乾燥する。
(1) After weighing the raw materials having a composition of C+, they are mixed in a wet ball mill and dried.

(2)この粉末にポリビニルアルコール等のバインダー
を加太プレス成型、押出し成型等により所定の形状の成
型体を得る。
(2) A binder such as polyvinyl alcohol is added to this powder by press molding, extrusion molding, etc. to obtain a molded body in a predetermined shape.

(3)次いで、この成型体(第13図(a)に符号51
として示した)の表面(好ましくは表、裏の対峙する両
面)の所定部分に、Al2xOsまたはAn20. 6
0〜99.9モル%および5iOz、ZnOlMnO2
の少なくとも1種の成分、40〜061モル%からなる
混合粉とエチルセルロース等のバインダーからなるペー
スト(第13図(a)に符号52として示した)を0.
5mm幅に塗布する。
(3) Next, this molded body (reference numeral 51 in FIG. 13(a))
Al2xOs or An20. 6
0-99.9 mol% and 5iOz, ZnOlMnO2
A paste (indicated by reference numeral 52 in FIG. 13(a)) consisting of a mixed powder containing at least one component of 40 to 061 mol % and a binder such as ethyl cellulose was heated to 0.
Apply to 5mm width.

(4)成型体中および塗布ペースト中のバインダー成分
を除くため大気中600〜1200℃で仮焼する。
(4) Calcinate at 600 to 1200° C. in the air to remove binder components in the molded body and in the coating paste.

(5)この仮焼体を水素と窒素の混合ガス、水素とアル
ゴンの混合ガス等の還元雰囲気或いは、窒素、アルゴン
等の中性雰囲気中において1320〜1450℃で焼成
して半導体磁器を得る。またこの過程で塗布物は内部へ
拡散する。
(5) This calcined body is fired at 1320 to 1450° C. in a reducing atmosphere such as a mixed gas of hydrogen and nitrogen, a mixed gas of hydrogen and argon, or a neutral atmosphere such as nitrogen or argon to obtain semiconductor porcelain. Also, during this process, the coating material diffuses into the interior.

(6)この半導体磁器の結晶粒界を絶録するため例えば
、重量比がエチルアルコール:Bi2O5二Cu0=1
0二〇、7:0.3となる懸濁液にドブ漬は後、大気中
にて1100〜1300℃で焼成する。
(6) In order to completely eliminate the grain boundaries of this semiconductor porcelain, for example, the weight ratio of ethyl alcohol:Bi2O52Cu0=1
After soaking in a suspension with a ratio of 0.020, 7:0.3, it is fired at 1100 to 1300°C in the air.

(7)必要とする機能素子部分に当る領域にAgi極(
第13図(b)に符号50として示した)を焼きつけた
(7) Agi pole (
(shown as 50 in FIG. 13(b)) was burned.

尚、を極はAgに限らずAu、Al、Ni。Note that the poles are not limited to Ag, but may also be Au, Al, or Ni.

Cu、Zn等でも良い。Cu, Zn, etc. may also be used.

また、第13図(b)において、a=3mm。Moreover, in FIG. 13(b), a=3 mm.

b=1mm、c=3mm、d=10mm、e=0.55
mmのものと、a=1.6mm (a 〜dは同じ)の
ものとを作成した。
b=1mm, c=3mm, d=10mm, e=0.55
mm and a=1.6 mm (a to d are the same) were created.

この様にして作成した回路基体のコンデンサーとしての
機能部分の容量とその分離の状態を示す容量とを第5表
に示した。
Table 5 shows the capacitance of the functional part as a capacitor of the circuit board thus prepared and the capacitance indicating the state of separation thereof.

コンデンサーとしての機能部分の容量は、訪電体磁器基
板をその厚み方向に平行にはさむ電極間の容量として測
定し、その分離の状態を示す容量は同一平面の電極間の
容量でもって、クロス容量として示した。
The capacitance of the functional part as a capacitor is measured as the capacitance between the electrodes that sandwich the visited ceramic substrate parallel to its thickness direction.The capacitance indicating the state of separation is the capacitance between the electrodes on the same plane, and is the cross capacitance. It was shown as

以上より、CIの成型体の表面の所定部分にAn、0.
またはAl1xOsおよび5in2Zn0.MnO□の
少なくとも1 fliの成分の混合物からなる層を形成
した後、成型体内へ拡散させることが可能ならば、工程
上容易に誘電率の大幅に異なる領域(第2の領域)を形
成させ得ることになる。
From the above, it was found that An, 0.
or Al1xOs and 5in2Zn0. If it is possible to diffuse into the molded body after forming a layer consisting of a mixture of at least 1 fli of MnO□, a region (second region) having a significantly different dielectric constant can be easily formed in the process. It turns out.

本発明において使用する前記成型体は、通常は磁器を形
成するための前駆体である成型体(圧粉体や該圧粉体の
仮焼物等)であるが、既に磁器化された成型体や、Ia
器を粉砕して再度圧粉体状に成型された成型体を使用し
でもよい。
The molded body used in the present invention is usually a molded body (such as a green compact or a calcined product of the green compact) that is a precursor for forming porcelain, but it may also be a shaped body that has already been made into porcelain. ,Ia
A molded body obtained by crushing the container and molding it into a green compact again may be used.

本発明において、Al120sまたはAtJ220゜お
よび5iOz 、Zn0.Mn0.の少なくとも1種の
成分の混合物の拡散は、通常は焼成時に行われる。従っ
て、前記bil器を形成するための前駆体である成型体
を用いれば、焼成による熱拡散と磁器化が同時に行い得
ることになり工業的に非常に有利である。
In the present invention, Al120s or AtJ220° and 5iOz, Zn0. Mn0. Diffusion of the mixture of at least one component of is normally carried out during calcination. Therefore, if a molded body is used as a precursor for forming the bilware, heat diffusion by firing and turning into porcelain can be performed at the same time, which is industrially very advantageous.

本発明は、磁器の電気的特性がAl203の徹量の添加
によって、大幅に変り得るという性質を利用したもので
あり、これによってセラミック内における機能部分の分
離を可能ならしめた9次に% Al1203を磁器の厚
さが厚い場合にはSin、、Zn0.Mn0.の少なく
とも1f!の成分とともに成型体の表面に塗布等の方法
で形成し、これを拡散等によフて磁器内部に存在させる
ことにより、例えば誘電率は著しく変化する。
The present invention takes advantage of the property that the electrical properties of porcelain can be significantly changed by adding a large amount of Al203, and this makes it possible to separate functional parts within the ceramic. If the thickness of the porcelain is thick, use Sin, Zn0. Mn0. At least 1f! For example, the dielectric constant can be significantly changed by forming it on the surface of a molded body together with the components by coating or the like, and by making it exist inside the porcelain by diffusion or the like.

従って磁器の組成を大幅に変えることなしに誘電率の異
なる領域を画成して同一セラミック内に内蔵させること
ができる。
Therefore, regions with different dielectric constants can be defined and incorporated within the same ceramic without significantly changing the composition of the ceramic.

An、0.またはAIt2 osおよびSin、。An, 0. or AIt2 os and Sin.

Zn0.MnO2の少なくとも1 flの成分からなる
層の成型体表面への形成は、例えば印刷、スプレー、化
学的気相堆積法(Chea+1cal Vapor D
eposi目on)、蒸着、浸漬等によって行うことが
できる。
Zn0. The layer consisting of at least 1 fl of MnO2 can be formed on the surface of the molded body by, for example, printing, spraying, chemical vapor deposition (Chea + 1 cal Vapor D), etc.
It can be carried out by epositing, vapor deposition, dipping, etc.

〔発明の効果〕〔Effect of the invention〕

本発明のセラミックおよびその製造方法によれば、複数
の機能部分を十分に離れた状態で内蔵し得る。
According to the ceramic and its manufacturing method of the present invention, a plurality of functional parts can be housed in a sufficiently separated state.

又、本発明の回路基体並びに電子回路基体によれば、前
述した様に複数の機能部分を充分に分離された状態で画
成して内蔵し得るセラミックによって構成されることに
より、互いに素子機能部分として充分に分離された状態
で複数の電子部品構成単位を内蔵し得る。
Further, according to the circuit board and electronic circuit board of the present invention, as described above, by being made of ceramic that can incorporate a plurality of functional parts in a sufficiently separated state, the functional parts of the elements can be mutually separated. It is possible to incorporate a plurality of electronic component units in a sufficiently separated state.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第3図は夫々本発明のセラミックに於ける
第1の領域および第2の領域の形状例を示した模式的断
面図である。 第4図は実施例で使用した本発明のセラミックを製造す
るための金型の模式的斜視図であり、第5図はこの金型
による成形体を原料として製造されたセラミックの模式
的斜視図であり、第6図はこのセラミックの製造の工程
説明図である。 第7図(a)は本発明のセラミックの構成例を示した平
面図、第7図(b)は第7図(a)中A−A断面図であ
る。 第8図および第9図は夫々本発明の回路基体の構成例を
示した模式的断面図であり、第1O図は本発明の電子回
路基体の構成例を示した模式的断面図である。 第11図はセラミック成型体の曲げ強度の計測方法を示
す模式的断面図である。 第12図は本発明によるセラミックの製造の工程説明図
であり、第13図(a)および(b)は夫々第12図の
製造工程により製造されたA J:!、20、等のペー
ストを塗布した成型体および電極を形成Lノたセラミッ
クの模式的斜視図である。 第14図は従来の磁器基板の模式的断面図である。 A  −−−−−−−−一−−−−−−−−−−−−第
1の領域、B  −−−−−一−−−−−−−−−−−
−−−−−第2の領域、71、71.71 −−−−−
−−一高誘電率部分、72、 72.72−−−−一−
−−低誘電率部分、81 81 a −−−−−−−−
−−−一電極、91 −−−−−−−−−−−−−−−
−−−−−ピアホール、92−−−−−−−−−−−−
−−−−−−−一絶縁体、93 −−−−−−−−−−
−−−−−−−−−一導体回路、94 −−−−−−−
−−−−−−−−−−一−−抵抗体、101 −−−−
−−−−フラットパッケージIC2102−−−−−−
−−−−−−−−−−−−チップ部品。
1 to 3 are schematic cross-sectional views showing examples of the shapes of the first region and the second region, respectively, in the ceramic of the present invention. FIG. 4 is a schematic perspective view of a mold for manufacturing the ceramic of the present invention used in Examples, and FIG. 5 is a schematic perspective view of a ceramic manufactured using a molded body formed by this mold as a raw material. FIG. 6 is an explanatory diagram of the manufacturing process of this ceramic. FIG. 7(a) is a plan view showing an example of the structure of the ceramic of the present invention, and FIG. 7(b) is a sectional view taken along the line AA in FIG. 7(a). 8 and 9 are schematic sectional views showing examples of the structure of the circuit board of the present invention, respectively, and FIG. 1O is a schematic sectional view showing an example of the structure of the electronic circuit board of the invention. FIG. 11 is a schematic cross-sectional view showing a method for measuring the bending strength of a ceramic molded body. FIG. 12 is an explanatory diagram of the manufacturing process of the ceramic according to the present invention, and FIGS. 13(a) and 13(b) are AJ:! manufactured by the manufacturing process of FIG. 12, respectively. , 20, etc., and a schematic perspective view of a molded body and an L-shaped ceramic on which electrodes are formed. FIG. 14 is a schematic cross-sectional view of a conventional ceramic substrate. A ------------1--------------------------First region, B-----1------------------------
-------Second area, 71, 71.71 -------
---High dielectric constant part, 72, 72.72--
--Low dielectric constant part, 81 81 a -----------
---One electrode, 91 ------------
−−−−−Peer Hall, 92−−−−−−−−−−
----------Insulator, 93 ------------
----------One conductor circuit, 94 ----------
------------Resistor, 101 -----
-----Flat package IC2102---
−−−−−−−−−−−−Chip parts.

Claims (9)

【特許請求の範囲】[Claims] (1)TiO_249.50〜54.00モル%及びS
rO50.50〜46.00モル%から成る主成分10
0モル部に対し、粒径調整剤として、MnO_20.5
0〜5.30モル部、CuO0.20〜4.00モル部
、ZrO_20.20〜4.5モル部の中から選ばれた
1種を含み、かつ、Nb_2O_5,Ta_2O_5,
WO_3およびLa_2O_3,Dy_2O_3等のラ
ンタン系列元素からなる酸化物群から選ばれた少なくと
も1種の原子価制御剤0.02〜0.40モル部が含有
されている半導体磁器の結晶粒界に絶縁層を有する誘電
体磁器から成る第1の領域と、該第1の領域の組成に、
前記主成分100モル部に対して0.20〜5.00モ
ル部のAl_2O_3が更に含有された組成を有する誘
電体磁器から成る第2の領域と、を具備することを特徴
とするセラミック。
(1) TiO_249.50-54.00 mol% and S
Main component 10 consisting of rO50.50-46.00 mol%
MnO_20.5 as a particle size regulator for 0 mole part
Nb_2O_5, Ta_2O_5,
An insulating layer is formed at the grain boundaries of a semiconductor ceramic containing 0.02 to 0.40 mole part of at least one valence control agent selected from the oxide group consisting of lanthanum series elements such as WO_3 and La_2O_3, Dy_2O_3. A first region made of dielectric ceramic having a composition, and a composition of the first region,
A second region made of dielectric ceramic having a composition further containing 0.20 to 5.00 mole parts of Al_2O_3 based on 100 mole parts of the main component.
(2)前記第1の領域の誘電体磁器の誘電率が前記第2
の領域の誘電体磁器の誘電率の10倍以上である、特許
請求の範囲第(1)項に記載のセラミック。
(2) The dielectric constant of the dielectric ceramic in the first region is the same as the dielectric constant of the dielectric ceramic in the first region.
The ceramic according to claim (1), which has a dielectric constant 10 times or more that of dielectric ceramic in the region of .
(3)TiO_249.50〜54.00モル%及びS
rO50.50〜46.00モル%から成る主成分10
0モル部に対し、粒径調整剤として、MnO_20.5
0〜5.30モル部、CuO0.20〜4.00モル部
、ZrO_20.20〜4.5モル部の中から選ばれた
1種を含み、かつ、Nb_2O_5,Ta_2O_5,
WO_3およびLa_2O_3,Dy_2O_3等のラ
ンタン系列元素からなる酸化物群から選ばれた少なくと
も1種の原子価制御剤0.02〜0.40モル部が含有
されている半導体磁器の結晶粒界に絶縁層を有する誘電
体磁器から成る第1の領域と、該第1の領域の組成に、
前記主成分100モル部に対して0.20〜5.00モ
ル部のAl_2O_3が更に含有された組成を有する誘
電体磁器から成る第2の領域と、を具備したセラミック
の内部乃至は表面に電極を有していることを特徴とする
回路基体。
(3) TiO_249.50-54.00 mol% and S
Main component 10 consisting of rO50.50-46.00 mol%
MnO_20.5 as a particle size regulator for 0 mole part
Nb_2O_5, Ta_2O_5,
An insulating layer is formed at the grain boundaries of a semiconductor ceramic containing 0.02 to 0.40 mole part of at least one valence control agent selected from the oxide group consisting of lanthanum series elements such as WO_3 and La_2O_3, Dy_2O_3. A first region made of dielectric ceramic having a composition, and a composition of the first region,
a second region made of dielectric ceramic having a composition further containing 0.20 to 5.00 mole parts of Al_2O_3 based on 100 mole parts of the main component; and an electrode on the inside or surface of the ceramic. A circuit board characterized by having:
(4)前記第1の領域の誘電体磁器の誘電率が前記第2
の領域の誘電体磁器の誘電率の10倍以上である、特許
請求の範囲第(3)項に記載の回路基体。
(4) The dielectric constant of the dielectric ceramic in the first region is the same as that of the second region.
3. The circuit board according to claim 3, wherein the dielectric constant is 10 times or more the dielectric constant of the dielectric ceramic in the region.
(5)TiO_249.50〜54.00モル%及びS
rO50.50〜46.00モル%から成る主成分10
0モル部に対し、粒径調整剤として、MnO_20.5
0〜5.30モル部、CuO0.20〜4.00モル部
、ZrO_20.20〜4.5モル部の中から選ばれた
1種を含み、かつ、Nb_2O_5,Ta_2O_5,
WO_3およびLa_2O_3,Dy_2O_3等のラ
ンタン系列元素からなる酸化物群から選ばれた少なくと
も1種の原子価制御剤0.02〜0.40モル部が含有
されている半導体磁器の結晶粒界に絶縁層を有する誘電
体磁器から成る第1の領域と、該第1の領域の組成に、
前記主成分100モル部に対して0.20〜5.00モ
ル部のAl_2O_3が更に含有された組成を有する誘
電体磁器から成る第2の領域と、を具備したセラミック
の内部乃至は表面に電極を有し、前記セラミック上に電
子回路部品が装着されていることを特徴とする電子回路
基体。
(5) TiO_249.50-54.00 mol% and S
Main component 10 consisting of rO50.50-46.00 mol%
MnO_20.5 as a particle size regulator for 0 mole part
Nb_2O_5, Ta_2O_5,
An insulating layer is formed at the grain boundaries of a semiconductor ceramic containing 0.02 to 0.40 mole part of at least one valence control agent selected from the oxide group consisting of lanthanum series elements such as WO_3 and La_2O_3, Dy_2O_3. A first region made of dielectric ceramic having a composition, and a composition of the first region,
a second region made of dielectric ceramic having a composition further containing 0.20 to 5.00 mole parts of Al_2O_3 based on 100 mole parts of the main component; and an electrode on the inside or surface of the ceramic. An electronic circuit board comprising: an electronic circuit component mounted on the ceramic.
(6)前記第1の領域の誘電体磁器の誘電率が前記第2
の領域の誘電体磁器の誘電率の10倍以上である、特許
請求の範囲第(5)項に記載の電子回路基体。
(6) The dielectric constant of the dielectric ceramic in the first region is the same as the dielectric constant of the dielectric ceramic in the first region.
The electronic circuit substrate according to claim 5, wherein the dielectric constant is 10 times or more the dielectric constant of the dielectric ceramic in the region.
(7)TiO_249.50〜54.00モル%及びS
rO50.50〜46.00モル%から成る主成分10
0モル部に対し、粒径調整剤として、MnO_20.5
0〜5.30モル部、CuO0.20〜4.00モル部
、ZrO_20.20〜4.5モル部の中から選ばれた
1種を含み、かつ、Nb_2O_5,Ta_2O_5,
WO_3およびLa_2O_3,Dy_2O_3等のラ
ンタン系列元素からなる酸化物群から選ばれた少なくと
も1種の原子価制御剤0.02〜0.40モル部が含有
されている成形体の表面に、Al_2O_3またはAl
_2O_3が60〜99.9モル%およびSiO_2,
ZnO,MnO_2の少なくとも1種の成分が40〜0
.1モル%から成る混合物および/または化合物を供給
し、該化合物を前記成形体の内部に拡散させる工程を有
することを特徴とするセラミックの製造方法。
(7) TiO_249.50-54.00 mol% and S
Main component 10 consisting of rO50.50-46.00 mol%
MnO_20.5 as a particle size regulator for 0 mole part
Nb_2O_5, Ta_2O_5,
Al_2O_3 or Al
_2O_3 is 60 to 99.9 mol% and SiO_2,
At least one component of ZnO, MnO_2 is 40 to 0
.. A method for producing a ceramic, comprising the step of supplying a mixture and/or compound consisting of 1 mol % and diffusing the compound into the interior of the molded body.
(8)前記拡散が焼成による、特許請求の範囲第(7)
項に記載のセラミックの製造方法。
(8) Claim No. (7), wherein the diffusion is by firing.
The method for manufacturing the ceramic described in Section 1.
(9)前記拡散が、中性または還元雰囲気中でなされる
、特許請求の範囲第(7)項に記載のセラミックの製造
方法。
(9) The method for manufacturing a ceramic according to claim (7), wherein the diffusion is performed in a neutral or reducing atmosphere.
JP63159780A 1988-06-27 1988-06-27 Ceramics and circuit substrate formed by using the same ceramics and electronic circuit substrate as well as production of ceramics Pending JPH029748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63159780A JPH029748A (en) 1988-06-27 1988-06-27 Ceramics and circuit substrate formed by using the same ceramics and electronic circuit substrate as well as production of ceramics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63159780A JPH029748A (en) 1988-06-27 1988-06-27 Ceramics and circuit substrate formed by using the same ceramics and electronic circuit substrate as well as production of ceramics

Publications (1)

Publication Number Publication Date
JPH029748A true JPH029748A (en) 1990-01-12

Family

ID=15701105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63159780A Pending JPH029748A (en) 1988-06-27 1988-06-27 Ceramics and circuit substrate formed by using the same ceramics and electronic circuit substrate as well as production of ceramics

Country Status (1)

Country Link
JP (1) JPH029748A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05270908A (en) * 1992-03-27 1993-10-19 Sumitomo Metal Ind Ltd Semiconductor porcelain composition and its production
KR100415219B1 (en) * 2001-03-21 2004-01-16 한국과학기술연구원 Ceramic Compositions of Microwave Dielectrics

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05270908A (en) * 1992-03-27 1993-10-19 Sumitomo Metal Ind Ltd Semiconductor porcelain composition and its production
KR100415219B1 (en) * 2001-03-21 2004-01-16 한국과학기술연구원 Ceramic Compositions of Microwave Dielectrics

Similar Documents

Publication Publication Date Title
JP2568208B2 (en) Ceramic, circuit substrate and electronic circuit substrate using the same, and method of manufacturing ceramic
JPS63927B2 (en)
JP2608288B2 (en) Ceramic, circuit board and electronic circuit board using the same
JP2568204B2 (en) Ceramic, circuit board and electronic circuit board using the same
JPH0226775B2 (en)
JPH029748A (en) Ceramics and circuit substrate formed by using the same ceramics and electronic circuit substrate as well as production of ceramics
EP1289909A1 (en) A dielectric ceramic composite
JP2608289B2 (en) Ceramic, circuit substrate and electronic circuit substrate using the same, and method of manufacturing ceramic
US5006957A (en) Semiconductor porcelain substrate, dielectric porcelain substrate and capacitor employing the composition
JPS623569B2 (en)
JPH029749A (en) Ceramics and circuit substrate formed by using the same ceramics and electronic circuit substrate as well as production of ceramics
JPS6032344B2 (en) Grain boundary insulated semiconductor porcelain capacitor material
JP2590322B2 (en) Manufacturing method of ceramics
JPH0236510A (en) Manufacture of porcelain substrate with built-in capacitor
JP2755954B2 (en) Ceramic body and electric circuit board using the same
JPS6355152A (en) Manufacture of ceramic
KR100787110B1 (en) Low temperature co-fired microwave dielectric ceramics and the manufacturing method thereof
US4769354A (en) Type I dielectric composition based on neodymium titanate
JPH0734415B2 (en) Grain boundary insulation type semiconductor porcelain composition
JP2642390B2 (en) Thick film capacitors
JP4114503B2 (en) Dielectric ceramic composition and multilayer ceramic component using the same
JPH03218964A (en) Semiconductor porcelain and production thereof
JPH10200267A (en) Glass composition for substrate having built-in lead dielectric and multilayer substrate having built-in capacitor
JPH0296318A (en) Manufacture of grain boundary insulation type semiconductor porcelain substrate
JPH03159108A (en) Porcelain capacitor and its manufacture