JPH0291984A - Superconducting transistor - Google Patents

Superconducting transistor

Info

Publication number
JPH0291984A
JPH0291984A JP63245716A JP24571688A JPH0291984A JP H0291984 A JPH0291984 A JP H0291984A JP 63245716 A JP63245716 A JP 63245716A JP 24571688 A JP24571688 A JP 24571688A JP H0291984 A JPH0291984 A JP H0291984A
Authority
JP
Japan
Prior art keywords
layer
transistor
collector
base
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63245716A
Other languages
Japanese (ja)
Inventor
Yasutaka Tamura
泰孝 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63245716A priority Critical patent/JPH0291984A/en
Publication of JPH0291984A publication Critical patent/JPH0291984A/en
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To obtain a sufficient gain by forming each layer with a semiconductor, and laminating superconductor films on a base at specified positions. CONSTITUTION:An emitter layer 6, a base layer 4 and a collector layer 2 are formed in a transistor with semiconductors so as to form heterojunctions. A superconductor film 7 is laminated on the layer 4 at a position around the layer 6 under the non-contact state. When this transistor is placed in an atmosphere below the critical temperature of the film 7, the density of superconductive electrons in the layer 4 is increased by an proximity effect. Carrier passing regions are continuously connected in a heterojunction pattern from the layer 6 to the layer 3. The regions are formed with the semiconductors. Therefore, a barrier layer other than a barrier layer 3 is not formed between the layers 4 and 2. The potential difference between the layer 4 and the layer 2 becomes small. The carrier passing rate is enhanced, and the sufficiently high current gain is obtained in the transistor.

Description

【発明の詳細な説明】 〔概 要〕 べ一久領域が超伝導特性を備えたトランジスタに関し、 十分な利得を付与することを目的とし、トランジスタを
構成するエミッタ層、ベース層及びコレクタ層を半導体
により形成するとともに、上記エミッタ層の周りに非接
触状態で位置する超伝導体膜を上記ベース層に積層した
ことを含み構成する。
[Detailed Description of the Invention] [Summary] For the purpose of imparting sufficient gain to a transistor in which the Be-Ikku region has superconducting properties, the emitter layer, base layer, and collector layer constituting the transistor are made of semiconductors. and a superconductor film located around the emitter layer in a non-contact state is laminated on the base layer.

〔産業上の利用分野] 本発明は、超伝導トランジスタに関し、より詳しくは、
ベース領域を超伝導特性としたトランジスタに関するも
のである。
[Industrial Application Field] The present invention relates to a superconducting transistor, and more specifically,
This invention relates to a transistor whose base region has superconducting properties.

(従来の技術〕 ジョセフソン接合を利用した素子は高速かつ低消費電力
であり、超伝導により構成したトランジスタが種々提案
されている。
(Prior Art) Elements using Josephson junctions have high speed and low power consumption, and various transistors made of superconductivity have been proposed.

このトランジスタの代表的な例を示すと、第5図に見ら
れるように、半導体によってコレクタ層51、バリア層
52を半絶縁性基板53上に順に積層するとともに、こ
の上にn°半導体FW膜層54を形成し、さらに、この
上に超伝導体よりなるベースJ155と、酸化アルミニ
ウムよりなるバリア7156、超伝導体よりなるエミッ
タ層57を順に積層したものがある。
In a typical example of this transistor, as shown in FIG. 5, a semiconductor collector layer 51 and a barrier layer 52 are sequentially laminated on a semi-insulating substrate 53, and an n° semiconductor FW film is placed on top of this. A layer 54 is formed, and a base J155 made of a superconductor, a barrier 7156 made of aluminum oxide, and an emitter layer 57 made of a superconductor are laminated in this order.

ここで、各層に適用する材料について具体例を示すと、
基板53にはInPを、コレクタ151にはnoのIn
GaAsを、コレクタ!151側のバリア層52にはI
nAlGaAs1aの両面をノンドープInGaAs膜
により覆ったものを、n゛半導体薄膜層54にはn′″
のInGaAsを、ベース層55及びエミッタ層57に
はニオブを、エミッタ層57側のバリア層56には酸化
アルミニウムを使用している(ただし、Inはインジウ
ム、Pはリン、Gaはガリウム、Asは砒素、AIはア
ルミニウムの元素記号である)。
Here, specific examples of materials applied to each layer are as follows:
The substrate 53 is made of InP, and the collector 151 is made of InP.
GaAs collector! The barrier layer 52 on the 151 side contains I
Both sides of nAlGaAs 1a are covered with non-doped InGaAs films, and the semiconductor thin film layer 54 is n'''.
niobium is used for the base layer 55 and emitter layer 57, and aluminum oxide is used for the barrier layer 56 on the emitter layer 57 side (However, In is indium, P is phosphorus, Ga is gallium, and As is Arsenic, AI is the element symbol for aluminum).

このトランジスタの原理を、第6図に示すポテンシャル
ダイアグラムに基づいて説明すると、ある一定の励起エ
ネルギを有する状態、即ち準粒子と呼ばれる状態にされ
たキャリアは、エミッタ側のバリアN56を貫通した後
に、ベース層55及びn゛半導体薄膜層54を通過し、
さらに、コレクタ側のバリア層52を越えてコレクタ層
51に到達するように構成されている。
The principle of this transistor will be explained based on the potential diagram shown in FIG. 6. After carriers are brought into a state of having a certain excitation energy, that is, a state called a quasiparticle, and pass through the barrier N56 on the emitter side, passing through the base layer 55 and the n゛ semiconductor thin film layer 54;
Furthermore, it is configured to reach the collector layer 51 beyond the barrier layer 52 on the collector side.

そして、この種の構造を有するトランジスタが作動する
ためには、ベース層55中に注入された準粒子が再結合
してクーパーペアとなる前にコレクタ層51に流出する
必要があり、また、トランジスタに十分な電流利得を与
えようとする場合には、準粒子がコレクタ側のバリア層
52を通過する確率が高いことが条件になる。
In order for a transistor having this type of structure to operate, the quasiparticles injected into the base layer 55 need to flow into the collector layer 51 before recombining to form a Cooper pair. In order to provide a sufficient current gain to the current gain, it is necessary that the probability that the quasiparticles pass through the barrier layer 52 on the collector side is high.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、ニオブ等のような金属をベースに用いたこの種
のトランジスタにおいては、ベース層55とコレクタ層
51のポテンシャルの差が第6図に示すように数eVと
極めて大きい。そのため古典力学的にはこのバリアを通
過できるエネルギをもったキャリアでも、量子力学的反
射のために、バリア高さよりもかなり大きなエネルギを
もたなければバリアで反射されてベース層55に戻って
しまいキャリアの透過率が低下するといった現象が起き
る。
However, in this type of transistor using a metal such as niobium as a base, the difference in potential between the base layer 55 and the collector layer 51 is extremely large, several eV, as shown in FIG. Therefore, even if carriers have the energy to pass through this barrier according to classical mechanics, they will be reflected by the barrier and return to the base layer 55 unless they have significantly greater energy than the barrier height due to quantum mechanical reflection. A phenomenon occurs in which carrier transmittance decreases.

また、ポテンシャル差よりも大きいエネルギを有するキ
ャリアであっても、バリア層52に対して斜めに進行す
る場合には、バリア層52により反射されてベース11
155に戻されたり、コレクタNc側に抜けるまで何度
も往復するといった傾向が大きくなって高速性が損なわ
れる。
Furthermore, even if the carrier has energy greater than the potential difference, if it travels obliquely to the barrier layer 52, it will be reflected by the barrier layer 52 and the base 11
155 or go back and forth many times until it exits to the collector Nc side, which impairs high speed performance.

さらに、このトランジスタはベース層55とコレクタ層
51の間にn゛半導体薄膜層54を有しているために、
ベース層55を形成する超伝導金属とn°半導体体膜層
54の接合部分に第6図に示すような薄いバリアAが表
れ、キャリアのエネルギを減少させることになる。
Furthermore, since this transistor has the n゛ semiconductor thin film layer 54 between the base layer 55 and the collector layer 51,
A thin barrier A as shown in FIG. 6 appears at the junction between the superconducting metal forming the base layer 55 and the n° semiconductor film layer 54, reducing the energy of carriers.

したがって、上記したような超伝導トランジスタによっ
ては十分な利得が得られないことになる。
Therefore, a sufficient gain cannot be obtained by the superconducting transistor as described above.

本発明は、このような問題に鑑みてなされたものであっ
て、十分な利得を得ることができる超伝導トランジスタ
を提供することを目的とする。
The present invention has been made in view of such problems, and an object of the present invention is to provide a superconducting transistor that can obtain a sufficient gain.

〔課題を解決するための手段〕[Means to solve the problem]

上記した課題は、トランジスタを構成するエミッタ層、
ベース層及びコレクタ層を半導体により形成するととも
に、上記エミッタ層の周りに非接触状態で位置する超伝
導体膜を上記ベース層に積層したことを特徴とする超伝
導トランジスタによらて解決する。
The above-mentioned issues are related to the emitter layer that constitutes the transistor,
The problem is solved by a superconducting transistor characterized in that a base layer and a collector layer are formed of semiconductors, and a superconductor film positioned around the emitter layer in a non-contact manner is laminated on the base layer.

〔作 用〕[For production]

上記した発明におけるポテンシャルダイヤグラムの一例
を示すと、第2図のようになる。
An example of the potential diagram in the above invention is shown in FIG. 2.

同図(a)は、常温雰囲気中におけるトラジスタのポテ
ンシャルダイアグラムを示すもので、そのベース層のポ
テンシャルには半導体の特性が現れるが、超伝導体膜の
臨界温度以下の雰囲気中にトランジスタを置くと、同図
[有])に示すような超伝導特性に変化する。
Figure (a) shows the potential diagram of a transistor in an atmosphere at room temperature. The potential of its base layer exhibits the characteristics of a semiconductor, but if the transistor is placed in an atmosphere below the critical temperature of the superconductor film, The superconducting properties change as shown in Figure 1).

これは、ベース層それ自体は半導体により形成されてい
るが、近接効果がベース層に生じるため、ベース層にお
ける超伝導電子の密度が増加するからである。ここで、
近接効果は、超伝導体膜に接合した半導体膜が超伝導特
性を有することになる現象で、この超伝導電子密度は第
3回に示すようなオーダパラメータとなる。
This is because, although the base layer itself is formed of a semiconductor, a proximity effect occurs in the base layer, which increases the density of superconducting electrons in the base layer. here,
The proximity effect is a phenomenon in which a semiconductor film bonded to a superconductor film has superconducting properties, and this superconducting electron density becomes an order parameter as shown in Part 3.

また、このトランジスタにおいては、半導体により形成
されるエミッタ層からコレクタ層までの連続したそれぞ
れの層かへテロ接合となるように積層される。
Further, in this transistor, each continuous layer formed of a semiconductor from an emitter layer to a collector layer is stacked to form a heterojunction.

さらに、ベース層が半導体によって形成されているため
に、ベース層とコレクタ層の眉間では金属と半導体との
接合によるバリアが出現せず、しかも、ベース層とコレ
クタ層とのポテンシャルの差が小さくなるため、キャリ
アの通過率は向上する。
Furthermore, since the base layer is made of a semiconductor, no barrier due to the junction between the metal and the semiconductor appears between the eyebrows of the base layer and the collector layer, and furthermore, the difference in potential between the base layer and the collector layer becomes small. Therefore, the carrier passage rate improves.

したがって、臨界温度以下のトランジスタにおいては、
エミッタ層で励起エネルギ状態となったエレクトロンが
、超伝導特性を存するベース層4を高速で通過する一方
、ベース層からコレクタ側のバリアを越えてコレクタ層
に到達し易くなるため、トランジスタは十分な電流利得
を得ることができる。
Therefore, in a transistor below the critical temperature,
Electrons in an excited energy state in the emitter layer pass through the base layer 4, which has superconducting properties, at high speed, while also easily reaching the collector layer from the base layer over the barrier on the collector side. Current gain can be obtained.

〔実施例〕〔Example〕

(a)本発明の第1の実施例 第1図は、本発明の一実施例を示す装置の断面図であっ
て、図中符号1はトランジスタで、n型半導体よりなる
コレクタ層2の上には、半導体よりなるコレクタバリア
層3及びベース層4が順に積層され、また、ベース層3
の上部中央には半導体よりなるトンネルバリア層5とn
型半導体よりなるエミッタN6が順に接合され、さらに
、ベース層3の上にはトンネルバリア層5、エミッタ層
6を非接触状態で囲む超伝導体膜7が形成されている。
(a) First Embodiment of the Present Invention FIG. 1 is a sectional view of a device showing an embodiment of the present invention. A collector barrier layer 3 and a base layer 4 made of semiconductor are laminated in this order, and the base layer 3
In the upper center of the tunnel barrier layer 5 made of semiconductor and n
An emitter N6 made of a type semiconductor is bonded in this order, and furthermore, a superconductor film 7 is formed on the base layer 3 to surround the tunnel barrier layer 5 and the emitter layer 6 in a non-contact state.

本発明の各層に用いる材料についての一例を示すと、エ
ミッタ層6にはInGaAs、トンネルバリア層5には
InAlGaAs、ベース層4にはn型1nGaAs。
Examples of materials used for each layer of the present invention include InGaAs for the emitter layer 6, InAlGaAs for the tunnel barrier layer 5, and n-type 1nGaAs for the base layer 4.

コレクタバリア層3にはInAlGaAs、およびコレ
クタ層2にはn型1nGaAsの各材料を使用し、これ
らの層はエピタキシャル成長法、CVD法、MBE法等
により形成されてヘテロ接合となっている。
InAlGaAs is used for the collector barrier layer 3, and n-type 1nGaAs is used for the collector layer 2, and these layers are formed by epitaxial growth, CVD, MBE, etc. to form a heterojunction.

ただし、Inはインジウム、Gaはガリウム、^Sは砒
素、A1はアルミニウムの元素記号である。
However, In is the element symbol for indium, Ga is gallium, ^S is arsenic, and A1 is the element symbol for aluminum.

なお、図中符号9は、トンネルバリア層5及びエミッタ
層6を囲むために超伝導体膜7に設けた孔または溝を示
している。
Note that reference numeral 9 in the figure indicates a hole or groove provided in the superconductor film 7 to surround the tunnel barrier layer 5 and the emitter layer 6.

次に、上記した一実施例の作用について説明する。Next, the operation of the above-mentioned embodiment will be explained.

上記した実施例におけるポテンシャルダイヤグラムを示
すと第2図のようになる。
The potential diagram in the above embodiment is shown in FIG. 2.

同図(a)は、常温雰囲気中におけるトラジスタ1のポ
テンシャルダイアグラムを示すもので、そのベース層4
のポテンシャルには半導体の特性が現れるが、超伝導体
11ff7の臨界温度以下の雰囲気中にトランジスタを
置くと、同図(b)に示すような超伝導特性に変化する
Figure (a) shows a potential diagram of the transistor 1 in an atmosphere at room temperature, and its base layer 4
Semiconductor characteristics appear in the potential, but when the transistor is placed in an atmosphere below the critical temperature of the superconductor 11ff7, it changes to superconducting characteristics as shown in FIG. 2(b).

これは、ベース層4それ自体は半導体により形成されて
いるが、近接効果がベース層4に生じるため、ベース層
4における超伝導電子の密度が増加するからである。こ
こで、近接効果とは、超伝導体膜に接合した半導体膜が
超伝導特性を有することになる現象であって、超伝導体
膜7に設けた孔や、超伝導体ll*7相互の間隙に位置
するベース領域に近接効果を発生させるためにはこれら
の孔や間隙をできるだけ小さくすることが好ましく、例
えば約0.5μm程度以下の場合に顕著に現れ、この超
伝導電子密度は第3図に示すようなオーダパラメータと
なる。
This is because, although the base layer 4 itself is formed of a semiconductor, a proximity effect occurs in the base layer 4, so that the density of superconducting electrons in the base layer 4 increases. Here, the proximity effect is a phenomenon in which a semiconductor film bonded to a superconductor film has superconducting properties. In order to generate a proximity effect in the base region located in the gap, it is preferable to make these holes and gaps as small as possible. For example, this becomes noticeable when the holes and gaps are about 0.5 μm or less, and this superconducting electron density is The order parameters are as shown in the figure.

他方、このトランジスタ1においては、キャリアの通過
領域が半導体により形成され、エミッタ層6からコレク
タ層3までの連続したそれぞれの層かへテロ接合となる
ように積層される。
On the other hand, in this transistor 1, the carrier passage region is formed of a semiconductor, and each continuous layer from the emitter layer 6 to the collector layer 3 is stacked so as to form a heterojunction.

このために、ベース層4とコレクタ層2の層間ではコレ
クタバリア以外のバリアが出現せず、しかも、ベース層
4が半導体によって形成されているために、ベース層4
とコレクタ層2とのポテンシャルの差が小さくなり、キ
ャリア通過率は向上する。
For this reason, no barrier other than the collector barrier appears between the base layer 4 and the collector layer 2, and since the base layer 4 is formed of a semiconductor, the base layer 4
The difference in potential between the collector layer 2 and the collector layer 2 becomes smaller, and the carrier passage rate improves.

したがって、臨界温度以下のトランジスタにおいては、
エミッタN6で励起エネルギ状態となったエレクトロン
が、超伝導特性を有するベース層4を高速で通過する一
方、ベース層4からコレクタバリア層3を越えてポテン
シャル差の小さなコレクタ層2に到達し易くなるため、
トランジスタは十分な電流利得を得ることができる。
Therefore, in a transistor below the critical temperature,
Electrons in an excited energy state at the emitter N6 pass through the base layer 4 having superconducting properties at high speed, while easily passing from the base layer 4 over the collector barrier layer 3 to reach the collector layer 2 where the potential difference is small. For,
The transistor can obtain sufficient current gain.

なお、各バリア層3.5の高さは、エミッタ層6やコレ
クタ層3の不純物濃度を変えることにより容品に制御す
ることが可能である。
Note that the height of each barrier layer 3.5 can be appropriately controlled by changing the impurity concentration of the emitter layer 6 and collector layer 3.

(b)本発明の第2の実施例 上記した実施例では、エミッタ層6を囲む孔(または溝
)9の大きさをできるだけ狭くしてベース層4のキャリ
ア通過領域に近接効果を生じさせているために、トンネ
ルバリア115とエミッタji6の面積が小さくなり、
ベースI?54に流れる電流を大きくすることができな
い場合がある。
(b) Second Embodiment of the Invention In the embodiment described above, the size of the hole (or groove) 9 surrounding the emitter layer 6 is made as narrow as possible to produce a proximity effect in the carrier passage region of the base layer 4. Therefore, the area of the tunnel barrier 115 and the emitter ji6 becomes smaller,
Base I? In some cases, it may not be possible to increase the current flowing through 54.

これを解決するためには、例えば第4図に示すように、
ベース[44の上に一様に形成した超伝導体膜17にエ
ツチングによって多数の小孔18を設ける。そして、超
伝導体811と接触しないようにそれぞれの小孔18の
中に入るトンネルバリア層15、エミッタ層16をベー
ス層4上に形成したうえで、複数のエミッタ層16を電
気的に接続し、ベース層4に流れ込むキャリアの量を増
やして電流を増加させることができる。
To solve this problem, for example, as shown in Figure 4,
A large number of small holes 18 are provided in the superconductor film 17 uniformly formed on the base [44] by etching. Then, a tunnel barrier layer 15 and an emitter layer 16 are formed on the base layer 4 to fit into each small hole 18 so as not to contact the superconductor 811, and then the plurality of emitter layers 16 are electrically connected. , the amount of carriers flowing into the base layer 4 can be increased to increase the current.

なお、図中符号20は、インドリウムリン(1nP)等
よりなる基板で、この上には、コレクタ層12、ジレク
タバリア層13、ベース層14が順に積層され、このベ
ース層14には上記した超伝導体膜17等が形成されて
いる。
The reference numeral 20 in the figure is a substrate made of indolium phosphide (1nP), etc., on which a collector layer 12, a director barrier layer 13, and a base layer 14 are laminated in order. A conductor film 17 and the like are formed.

また、符号21は、二酸化シリコン等よりなる保護膜で
、この保護1f121は、超伝導体層17とトンネルバ
リア層15、エミッタ層16との間に形成される僅かな
間隙に詰め込まれるとともに、コレクタ層12やベース
層14等の露出部分を覆うように構成されており、さら
に、22は、コレクタN12、ベース層14及びエミッ
タ層16を外部に接続するために設けたニオブ等よりな
る電極を示している。
Further, reference numeral 21 denotes a protective film made of silicon dioxide or the like, and this protective film 1f121 is filled into a small gap formed between the superconductor layer 17, the tunnel barrier layer 15, and the emitter layer 16, and the collector It is configured to cover the exposed portions of the layer 12, the base layer 14, etc., and 22 indicates an electrode made of niobium or the like provided to connect the collector N12, the base layer 14, and the emitter layer 16 to the outside. ing.

なお、この実施例における各層の材料は、第1の実施例
と同様なものとなる。
Note that the materials of each layer in this example are the same as those in the first example.

(c)本発明のその他の実施例 上記した実施例における各層の組成及び厚さをより具体
化して説明すると、エミッタ層6.16はn型のIno
、 5sGao、 aJsを300nm厚に形成し、ト
ンネルバリア層5.15は1nAIGaAsを5nm厚
に形成し、ベース層4.14はInc、 5sGao、
 aJsを1100nの厚さに、コレクタバリア層3.
13は1口AlGaAsを150n−の厚さに、コレク
タ層2.12はn型1no、 5sGao、 aJsを
500naの厚さに形成したものがある。このうちトン
ネルバリア[5,15は(Ino、 5sGao、 n
Js) o、 s (Ins、 5iAIo、 4sA
s) o、 sとなるように混晶し、コレククバリアN
3.13は(Ino、 S:lGa O,47AS) 
O,ea ([no、 5zAlo、 n5As) o
、 + <となるように混晶したものであり、n型1n
GaAsのキャリア濃度は、1×lOL′1個/cT1
となるように不純物をドープしたものである。
(c) Other embodiments of the present invention To explain more specifically the composition and thickness of each layer in the above embodiments, the emitter layer 6.16 is an n-type Ino layer.
, 5sGao, aJs is formed to a thickness of 300 nm, the tunnel barrier layer 5.15 is formed of 1nAIGaAs to a thickness of 5 nm, and the base layer 4.14 is made of Inc., 5sGao,
aJs to a thickness of 1100n, collector barrier layer 3.
13 is made of single-hole AlGaAs with a thickness of 150n-, and the collector layer 2.12 is made of n-type 1no, 5sGao, aJs with a thickness of 500na. Among these, tunnel barrier [5, 15 is (Ino, 5sGao, n
Js) o, s (Ins, 5iAIo, 4sA
s) Mixed crystal so that o, s, collect barrier N
3.13 is (Ino, S:lGaO,47AS)
O, ea ([no, 5zAlo, n5As) o
, + <, and is a mixed crystal such that n-type 1n
The carrier concentration of GaAs is 1×lOL′1 piece/cT1
It is doped with impurities so that

上記した実施例においては、超伝導材としてニオブ(N
b)を使用したが、酸化物高温超伝導体、例えばインド
リウム・バリウム銅酸素(YBaCuO)やランタン・
ストロンチウム銅酸素(LaSrCuO) 、ビスマス
・ストロンチウム・カルシウム銅酸素(BtsrCla
 Cu O)等によって構成することもできる。
In the embodiments described above, niobium (N
b), but oxide high-temperature superconductors such as indium barium copper oxygen (YBaCuO) and lanthanum
Strontium copper oxygen (LaSrCuO), bismuth strontium calcium copper oxygen (BtsrCla)
It can also be composed of CuO) or the like.

また、上記した実施例では、npn型のトランジスタに
ついて説明したが、pnp型のトランジスタのベースに
近接効果を生じさせることも可能?ある。
Also, in the above embodiment, an npn type transistor was explained, but is it also possible to create a proximity effect in the base of a pnp type transistor? be.

屯英゛発明の効果) 以上述べたように本発明によれば、エミッタ、ベース、
コレクタを半導体で形成するともに、エミッタ層の周り
に非接触状態で位置する超伝導体膜をベース上に形成し
たので、ベース層とコレクタ層のポテンシャルの差を小
さくできる上に、臨界温度以下の雰囲気中においてベー
ス層に近接効果を生じさせることができ、コレクタ側の
バリアによるキャリアの反射を抑制して電流利得を大き
くすることが可能になる。
(Effects of the Invention) As described above, according to the present invention, the emitter, base,
In addition to forming the collector with a semiconductor, we also formed a superconductor film on the base that is located around the emitter layer in a non-contact manner, which makes it possible to reduce the difference in potential between the base layer and the collector layer, and to keep the temperature below the critical temperature A proximity effect can be produced in the base layer in an atmosphere, and reflection of carriers by the barrier on the collector side can be suppressed to increase current gain.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示す断面図、第2図は、
本発明のポテンシャルダイアダラムの一例を示す模式図
、 第3図は、本発明によるオーダパラメータの一例を示す
模式図、 第4図は゛、本発明の第2の実施例を示す断面図、第5
図は、従来装置の一例を示す断面図、第6図は、従来装
置のポテンシャルダイアダラムの一例を示す模式図であ
る。 (符号の説明) 1・・・トランジスタ、 2.12・・・コレクタ層、 3.13・・・コレクタバリア層、 4.14・・・ベース層、 5.15・・・トンネルバリア層、 6.16・・・エミッタ層、 7.17・・・超伝導体膜。 特許出願人   富士通株式会社 代理人弁理士  岡 本 啓 三 本発明によるオーダパラメータの一例を示す模式図第3
図 本発明の第2の実施例を示す断面図 第4図 本発明の一実施例を示す断面図 第1図 本発明の?テンシャルダイアダラムの 一例を示す模式図 第2図 従来装置の一例を示す断面図 第5図
FIG. 1 is a sectional view showing one embodiment of the present invention, and FIG. 2 is a sectional view showing an embodiment of the present invention.
3 is a schematic diagram showing an example of an order parameter according to the present invention; FIG. 4 is a sectional view showing a second embodiment of the present invention; FIG.
The figure is a sectional view showing an example of a conventional device, and FIG. 6 is a schematic diagram showing an example of a potential diaphragm of the conventional device. (Explanation of symbols) 1...Transistor, 2.12...Collector layer, 3.13...Collector barrier layer, 4.14...Base layer, 5.15...Tunnel barrier layer, 6 .16...Emitter layer, 7.17...Superconductor film. Patent applicant Kei Okamoto, patent attorney representing Fujitsu Ltd. Schematic diagram No. 3 showing an example of order parameters according to the present invention
Figure 4 is a cross-sectional view showing a second embodiment of the present invention. Figure 1 is a cross-sectional view showing an embodiment of the present invention. Fig. 2 is a schematic diagram showing an example of a tensile diadem. Fig. 5 is a sectional view showing an example of a conventional device.

Claims (1)

【特許請求の範囲】[Claims] トランジスタを構成するエミッタ層、ベース層及びコレ
クタ層を半導体により形成するとともに、上記エミッタ
層の周りに非接触状態で位置する超伝導体膜を上記ベー
ス層に積層したことを特徴とする超伝導トランジスタ。
A superconducting transistor characterized in that an emitter layer, a base layer, and a collector layer constituting the transistor are formed of a semiconductor, and a superconductor film positioned around the emitter layer in a non-contact state is laminated on the base layer. .
JP63245716A 1988-09-28 1988-09-28 Superconducting transistor Pending JPH0291984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63245716A JPH0291984A (en) 1988-09-28 1988-09-28 Superconducting transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63245716A JPH0291984A (en) 1988-09-28 1988-09-28 Superconducting transistor

Publications (1)

Publication Number Publication Date
JPH0291984A true JPH0291984A (en) 1990-03-30

Family

ID=17137737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63245716A Pending JPH0291984A (en) 1988-09-28 1988-09-28 Superconducting transistor

Country Status (1)

Country Link
JP (1) JPH0291984A (en)

Similar Documents

Publication Publication Date Title
US5455451A (en) Superconductized semiconductor device using penetrating Cooper pairs
US5106822A (en) Transistor with superconducting collector, base, and emitter separated by non-superconducting barrier layers
JPS59103389A (en) Superconductive element and manufacture thereof
JPH0291984A (en) Superconducting transistor
EP0144217B1 (en) Superconducting device
JP2624666B2 (en) Superconducting element
JP2651143B2 (en) Superconducting transistor
EP0371426A2 (en) Superconducting device
JPS639983A (en) High-speed semiconductor device
JPH0577350B2 (en)
JP3221037B2 (en) Current modulator
JP2597745B2 (en) Superconducting element and fabrication method
JPH0770705B2 (en) High-speed semiconductor device
JP3212088B2 (en) Superconducting device
Yoshida et al. Increasing the current density of dielectric-base transistors with an MgO emitter-base barrier
JP2597743B2 (en) Superconducting element fabrication method
JPH0294677A (en) Superconducting schottky junction structure and superconducting device
JP2925566B2 (en) Superconducting transistor
JP3232642B2 (en) Current modulator
JP2597747B2 (en) Superconducting element and fabrication method
JPH06151988A (en) Superconducting three-terminal element
JPH065935A (en) Superconductor device
JPH02246286A (en) Superconducting transistor
JPH0283986A (en) Superconducting diode
JPH07297413A (en) Oxide negative resistance element and its manufacture