JPH0289487A - Signal amplifying circuit - Google Patents
Signal amplifying circuitInfo
- Publication number
- JPH0289487A JPH0289487A JP63239828A JP23982888A JPH0289487A JP H0289487 A JPH0289487 A JP H0289487A JP 63239828 A JP63239828 A JP 63239828A JP 23982888 A JP23982888 A JP 23982888A JP H0289487 A JPH0289487 A JP H0289487A
- Authority
- JP
- Japan
- Prior art keywords
- amplification
- circuit
- signal
- amplifying
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 73
- 230000003321 amplification Effects 0.000 claims description 72
- 239000000872 buffer Substances 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 abstract description 21
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000001161 mammalian embryo Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
例えば高精細度テレビジョン(HDVS)の映像信号な
どの広帯域信号を増幅するために好適な回路に関し、特
に増幅すべき信号を切換えるだめのマトリクス回路に用
いて好適な信号増幅回路に関する。[Detailed Description of the Invention] [Industrial Application Field] Regarding a circuit suitable for amplifying a wideband signal such as a high-definition television (HDVS) video signal, in particular a matrix for switching a signal to be amplified. The present invention relates to a signal amplification circuit suitable for use in a circuit.
差動増幅回路と緩衝増幅回路とから成る増幅ユニットを
複数設け、差動増幅回路のベースバイアスを断続すると
増幅動作を断続出来ることを利用して、ベースバイアス
の供給先を制御することにより動作すべき前記増幅ユニ
ットを選択出来るようにした信号増幅回路。It operates by providing multiple amplification units consisting of differential amplification circuits and buffer amplification circuits, and controlling the supply destination of the base bias by taking advantage of the fact that amplification operation can be intermittent by intermittent base bias of the differential amplification circuit. A signal amplification circuit that allows selecting the amplification unit to be used.
例えば放送業務用機器において、テレビジョン信号をコ
ンポーネント信号の形で取り扱うことが少なくない。コ
ンポーネント信号には、R(赤)、G(緑)、B(青)
の形をとる信号、Y(輝度)、R−Y、B−Yの形をと
る信号あるいはそれらを変形した信号などがあり、同じ
テレビジョン標準方式の信号間では互いにマトリクス回
路によって変換出来るようにしである。For example, in broadcasting equipment, television signals are often handled in the form of component signals. Component signals include R (red), G (green), and B (blue).
There are signals that take the form of , Y (luminance), R-Y, B-Y, or signals that are modified from these, and signals of the same television standard format can be converted by a matrix circuit. It is.
また、前記マトリクス回路以外にも、各種のコンポーネ
ント映像信号又は輝度信号と色信号とが分離された映像
信号などを選択的に切換える必要がある場合も多い。In addition to the matrix circuit, it is often necessary to selectively switch various component video signals or video signals in which luminance signals and color signals are separated.
これらの技術は例えばビデオテープレコーダ(VTR)
で記録/再生したり、番組の編集などを行うための機器
間接続あるいは機器内の信号処理として必要となるもの
である。These technologies include, for example, video tape recorders (VTRs)
It is necessary for connection between devices or for signal processing within devices for recording/playback, program editing, etc.
ここでは従来技術の例として、2種類のコンポーネント
信号が入力され、いずれの信号が入力された場合も同一
種類のコンポーネント信号に統一して出力するマトリク
ス回路を第3図に示す。As an example of the prior art, FIG. 3 shows a matrix circuit that receives two types of component signals and outputs the same type of component signal regardless of which signal is input.
第3図のマトリクス回路は、大別すると、Y信号又はG
信号が入力するY/G入力100からY信号を出力する
Y出力104へつながる第1のグループと、R−Y信号
又はR信号が入力するR−Y/R入力110からR−Y
信号出力するR−Y出力114へつながる第2のグルー
プと、B−Y信号又はB信号が入力するB−Y/B入力
120からBY信号を出力するB−Y出力124へつな
がる第3のグループとによって構成されており、前記3
つのグループはそれぞれ略同じ構成の回路となっている
。そして、それぞれのグループには信号増幅のための増
幅ユニットを2ケづつ(それぞれ上、2及び■、■及び
肚、η)含んで構成されており、いずれの増幅ユニット
の出力を取り出すかをスイッチ回路それぞれ立、亙及び
耳、■及び胚、邪で切換えられるようになっている。The matrix circuit shown in Fig. 3 can be roughly divided into Y signal or G signal.
A first group is connected from a Y/G input 100 where a signal is input to a Y output 104 which outputs a Y signal, and a R-Y/R input 110 where a R-Y signal or an R signal is input.
A second group that connects to the RY output 114 that outputs the signal, and a third group that connects to the BY output 124 that outputs the BY signal from the BY/B input 120 that receives the BY signal or the B signal. It is composed of the above 3.
Each group has circuits with approximately the same configuration. Each group includes two amplification units for signal amplification (upper, 2, 2, 2, 2, and η, respectively), and a switch is used to select which amplification unit outputs the output. The circuits can be switched by erect, wa and ear, ■, embryo, and yaku, respectively.
そして、前記スイッチ回路を切換えるための出力切換信
号すを入力することによって、Y、R−Y、B−Y出力
が入力されたときは、そのまま増幅する増幅ユニッ)1
、υ2、■の出力を取り出し、G、R,B信号が入力さ
れたときは、それぞれY、R−Y、B−Y信号に変換し
て出力する増幅ユニット(−?−1■、n)の出力を取
り出すようにしている。By inputting an output switching signal for switching the switch circuit, when the Y, R-Y, and B-Y outputs are input, the amplification unit (1) amplifies them as is.
, υ2, ■, and when G, R, and B signals are input, the amplifier unit (-?-1■, n) converts them into Y, R-Y, and B-Y signals and outputs them, respectively. I am trying to extract the output of .
ここで、前記増幅ユニットはそれぞれ第4図に例示する
ようにエミッタ入力型差動増幅回路IAと緩衝増幅回路
IBとから成っており、第5図に例示するバイアス供給
回路からエミッタ入力型差動増幅回路IAのトランジス
タQ、 、Qzのベースに+Vat(第5図のトランジ
スタQ)のベース・エミッタ間電圧)のバイアス電流が
供給されている。Here, each of the amplification units includes an emitter input type differential amplifier circuit IA and a buffer amplifier circuit IB as illustrated in FIG. 4, and a bias supply circuit as illustrated in FIG. A bias current of +Vat (base-emitter voltage of transistor Q in FIG. 5) is supplied to the bases of transistors Q, , Qz of amplifier circuit IA.
第4図の増幅ユニットの例では、仮にトランジスタQ、
、Q2とのベースA、Bを入力端子とすれば演算増幅
器として動作してベースA、Bが仮想接地となりうるち
のであり、ここではトランジスタQ= 、Qzのエミッ
タC,Dを入力端子として動作させたために増幅ユニッ
トの出力端子Eの電圧が+■1だけ高い方ヘシフトした
値になっている。そのため、第5図のトランジスタQ、
によるエミッタフォロワを通して+VIEの電圧降下を
起こさせている。従って、トランジスタQ、、Q7とは
ペアトランジスタを用いるなど互いの■。In the example of the amplification unit shown in FIG. 4, suppose the transistor Q,
, Q2 and the bases A and B are used as input terminals, it operates as an operational amplifier, and the bases A and B become virtual ground.Here, it operates with the emitters C and D of transistors Q= and Qz as input terminals. As a result, the voltage at the output terminal E of the amplification unit is shifted to a higher value by +1. Therefore, the transistor Q in FIG.
A voltage drop of +VIE is caused through the emitter follower. Therefore, transistors Q, , Q7 are mutually connected by using pair transistors.
を揃える配慮をすることが望ましい。It is desirable that consideration be given to aligning the following.
さて、このような従来のマトリクス回路を用いて映像信
号などの信号を切換える場合、スイッチ回路(i、■、
耳、■、益、酋)にリレーやアナログスイッチ回路など
を必要とし、それらを配置するためのスペース、コスト
の負担が大きく、信号のチャンネル数(切換回路数)が
増えれば増えるほど負担が大きくなる問題がある。これ
に伴い、複数のコンポーネント信号のいずれを受は入れ
ても同一の記録フォーマットで記録再生する必要がある
機器においては、小型化の支障となる問題も生じている
。Now, when switching signals such as video signals using such a conventional matrix circuit, switch circuits (i, ■,
Relays, analog switch circuits, etc. are required for the terminals (ears, ■, benefits, 马), and the space and cost for arranging them is large, and the burden increases as the number of signal channels (number of switching circuits) increases. There is a problem. Along with this, a problem has arisen that impedes miniaturization in devices that need to record and reproduce in the same recording format no matter which of a plurality of component signals they accept.
また、例えば高精細度テレビジョンシステム([(DV
S)の映像信号(例えば日本放送協会のハイビジョン信
号のスタジオ規格でR,G、Bそれぞれ30MHz)の
ような広帯域信号を増幅切換する場合、リレーやアナロ
グスイッチIC(集積回路)の固有の特性が無視出来な
くなる問題がある。例えばアナログスイッチICはオン
抵抗、オフ時信号漏洩などのスイッチ特性の他に、混変
調防止のため非直線回路を含まないことや微分位相特性
(DP)、微分利得特性(DC)が良好なことが必要と
される。そのため、個々のスイッチ回路の特性と回路規
模は例えば前記増幅ユニットと大差ないものになる場合
があり、あるいは特殊な電界効果トランジスタを必要と
する場合があり、スイッチ回路を含めた大規模IC化が
困難な問題がある。In addition, for example, a high-definition television system ([(DV
When amplifying and switching wideband signals such as S) video signals (for example, 30 MHz each for R, G, and B according to the Japan Broadcasting Corporation's studio standard for high-definition signals), the unique characteristics of relays and analog switch ICs (integrated circuits) There is a problem that cannot be ignored. For example, in addition to switch characteristics such as on resistance and signal leakage when off, analog switch ICs must not include nonlinear circuits to prevent cross modulation, and have good differential phase characteristics (DP) and differential gain characteristics (DC). is required. Therefore, the characteristics and circuit scale of individual switch circuits may not be much different from, for example, the amplification unit, or special field effect transistors may be required, making it difficult to implement large-scale ICs including switch circuits. There are difficult problems.
従来技術の信号増幅回路を用いたマトリクス回路におい
て、前記増幅ユニットからの出力切換えのために必要と
するスイッチ回路がかかえる配置スペースの広さ、コス
ト高、高周波特性、大規模IC化の困難性などの諸問題
を解決して、広帯域信号を増幅し切換えるためのマトリ
クス回路に用いて好適な信号増幅回路を得ることを課題
とする。In a matrix circuit using a conventional signal amplification circuit, the switch circuit required for switching the output from the amplification unit requires a large amount of installation space, high cost, high frequency characteristics, difficulty in implementing large-scale IC, etc. It is an object of the present invention to solve the above problems and obtain a signal amplification circuit suitable for use in a matrix circuit for amplifying and switching broadband signals.
本発明においては、複数の増幅ユニットを設け、該複数
の増幅ユニットはそれぞれエミッタ入力型差動増幅回路
とこのエミッタ入力型差動増幅回路の出力信号を緩衝増
幅する緩衝増幅回路とから成り、前記エミッタ入力型差
動増幅回路の差動増幅トランジスタのベースにバイアス
電流を供給すると前記緩衝増幅回路は差動増幅信号を出
力し、前記差動増幅トランジスタのベースに前記バイア
ス電流を供給しないと前記緩衝増幅回路は差動増幅信号
を出力せずに高出力インピーダンスを呈するように成し
、前記複数の増幅ユニットの出力端を互いに実質的に結
合し、前記複数の増幅ユニットの前記増幅差動トランジ
スタのベースにバイアス電流を制御信号に応じて選択的
に供給することにより、前記複数の増幅ユニットのうち
から動作すべき増幅ユニットを前記制御信号によって選
択できるようにしたことを特徴とする信号増幅回路とす
る。In the present invention, a plurality of amplification units are provided, and each of the plurality of amplification units includes an emitter input type differential amplification circuit and a buffer amplification circuit for buffering and amplifying the output signal of the emitter input type differential amplification circuit. When a bias current is supplied to the base of the differential amplification transistor of the emitter input type differential amplification circuit, the buffer amplification circuit outputs a differential amplification signal, and when the bias current is not supplied to the base of the differential amplification transistor, the buffer amplification circuit outputs a differential amplification signal. The amplifier circuit is configured to exhibit high output impedance without outputting a differential amplification signal, and substantially couples the output terminals of the plurality of amplification units to each other, and connects the amplification differential transistors of the plurality of amplification units. A signal amplification circuit characterized in that an amplification unit to be operated from among the plurality of amplification units can be selected by the control signal by selectively supplying a bias current to the base according to the control signal. do.
置のためのスペースも狭く、安価なトランジスタでよく
、tC内への組み込みも極めて簡易に行える。The space for installation is small, inexpensive transistors can be used, and integration into the tC is extremely easy.
本発明の構成においては、前記複数の増幅ユニットの出
力端を互いに実質的に結合し、従来例のマトリクス回路
において必要であったスイッチ回路(i、■、長、川、
門、匹)を除去し、従来技術の諸問題を解決している。In the configuration of the present invention, the output terminals of the plurality of amplification units are substantially coupled to each other, and the switch circuits (i, ■, long, river,
This method solves the problems of the prior art.
本発明においては、前記スイッチ回路に替わり前記それ
ぞれの増幅ユニットの出力を切換えるための手段として
バイアス供給制御回路を設け、増幅ユニット内のエミッ
タ入力型差動増幅回路のベースバイアスを断続すると前
記増幅ユニットの増幅動作を断続出来ることを利用して
、ベースバイアスの供給先を制御することにより動作す
べき前記増幅ユニットを選択出来るようにしている。In the present invention, a bias supply control circuit is provided as a means for switching the output of each of the amplification units in place of the switch circuit, and when the base bias of the emitter input type differential amplification circuit in the amplification unit is intermittently applied, the amplification unit Taking advantage of the fact that the amplification operation of the amplification unit can be intermittent, the amplification unit to be operated can be selected by controlling the supply destination of the base bias.
前記バイアス供給制御回路はベースバイアスを断続制御
する節易なスイッチ回路であるから、配〔実施例〕
第1図は本発明の実施例を示すマトリクス回路である。Since the bias supply control circuit is a simple switch circuit that controls the base bias intermittently, the arrangement (Embodiment) FIG. 1 is a matrix circuit showing an embodiment of the present invention.
第1図のマトリクス回路を第3図の従来例と比べて基本
的な構成の違いは2つある。There are two basic differences in configuration when comparing the matrix circuit of FIG. 1 with the conventional example of FIG. 3.
前記構成の違いの第1点は、従来例のスイッチ回路工、
■、長、耳、益、銭を除去して、増幅ユニット上と2,
11と井、■とηの出力をそれぞれベースバイアス電圧
■、に対応する電圧シフトを補正するためのエミッタフ
ォロワを通した後に結合していることである。The first difference in the configuration is that the conventional switch circuit
■, Remove the long, ear, profit, and Qian, and place on the amplification unit and 2,
The outputs of 11 and 1, 2 and η are coupled after passing through an emitter follower for correcting the voltage shift corresponding to the base bias voltage 2, respectively.
前記構成の違いの第2点は、バイアス供給制御回路1、
■、釘を設けて、制御信号(出力切換信号)bに応じて
それぞれの増幅ユニットの例えば第4図のエミッタ入力
増幅回路lAのトランジスタQ、 、QzのベースA、
Bに供給するベースバイアスを断続する構成としている
ことである。The second difference in the configuration is that the bias supply control circuit 1,
(2) A nail is provided and the transistors Q, , Qz's base A, of the emitter input amplifier circuit lA in FIG.
The structure is such that the base bias supplied to B is intermittent.
第2図は前記構成の違いの第2点に関する要部を示す回
路図である。第3図の従来例に比べて、第2図ではバイ
アス供給匍■御回路工が設けられ、制御信号すに応じて
増幅ユニット上、叢のうちの一方にベースバイアスを供
給し、他方には供給しないことにより、増幅ユニット上
又は−?−を選択出来るようにしたことが異なっている
。例えば制御゛信号(出力切換信号)bがハイレベルの
ときは、バイアス供給制御回路ユのトランジスタQ9は
オフ、トランジスタQ、はオンとなり、増幅ユニット上
は動作し、増幅ユニット−?−は断となる。FIG. 2 is a circuit diagram showing a main part related to the second difference in the configuration. Compared to the conventional example shown in Fig. 3, in Fig. 2 a bias supply control circuit is provided, which supplies base bias to one of the amplifier units and to the other in response to a control signal. By not supplying on the amplification unit or -? The difference is that - can be selected. For example, when the control signal (output switching signal) b is at a high level, the transistor Q9 of the bias supply control circuit is turned off, the transistor Q is turned on, the amplifier unit operates, and the amplifier unit -? - is rejected.
バイアス供給制御回路1を付加したことによって増幅ユ
ニット上、Iなどの信号経路に新たに付加する素子はな
(、トランジスタの動作などの特性への悪影響は無い。By adding the bias supply control circuit 1, no new elements are added to the signal path such as I on the amplifier unit (there is no adverse effect on characteristics such as transistor operation).
むしろ、従来例ではスイッチ回路5.6で増幅ユニット
lと増幅ユニット2との出力を切換えても増幅ユニット
上、−?−にはともに回路電流が流れているため無駄な
電力消費があったが、本発明では断状態の増幅ユニット
の回路電流を抑えられる効果がある。Rather, in the conventional example, even if the outputs of the amplification unit 1 and the amplification unit 2 are switched by the switch circuit 5.6, -? However, the present invention has the effect of suppressing the circuit current of the amplifier unit in the off state.
以上において、入力側が複数形式で出力側は1形式のコ
ンポーネント信号を取り扱うマトリクス回路を例にして
述べたが、入力側出力側とも複数形式であってもよく、
入力側が1形式で出力側が複数形式のコンポーネント信
号を取り扱うマトリクス回路であってもよいことは抵抗
マトリクスと複数の増幅ユニットとを組み合わせて構成
したマトリクス回路の性質上明らかである。In the above, we have described as an example a matrix circuit that handles component signals of multiple formats on the input side and one format on the output side, but both the input and output sides may have multiple formats.
It is clear from the nature of a matrix circuit configured by combining a resistance matrix and a plurality of amplification units that the matrix circuit may handle component signals of one type on the input side and multiple types on the output side.
本発明の実施により、前記増幅ユニットからの出力切換
えのために信号経路にスイッチ回路を含まない、広帯域
信号を増幅し切換えるためのマトリクス回路に用いて好
適な信号増幅回路が得られる。By implementing the present invention, it is possible to obtain a signal amplification circuit suitable for use in a matrix circuit for amplifying and switching a wideband signal, which does not include a switch circuit in the signal path for switching the output from the amplification unit.
これにより、信号経路に挿入されたスイッチ回路がもた
らす配置スペースの広さ、コスト高、高周波特性劣化、
大規模IC化の困難などの諸問題を解決して、例えば高
精細度テレビジョンシステムの映像信号などの広帯域信
号を切換えるために好適なマトリクス回路が得られる。As a result, the switch circuit inserted into the signal path requires a large amount of installation space, increases costs, and degrades high frequency characteristics.
A matrix circuit suitable for switching wideband signals such as video signals of high-definition television systems, for example, can be obtained by solving various problems such as difficulty in implementing large-scale ICs.
該マトリクス回路を使用して複数のコンポーネント信号
を入力又は出力出来る機器の小型化が出来、特に従来困
難であった高精細度テレビジョン信号の信号処理回路の
小型化に寄与することが出来る。By using the matrix circuit, it is possible to miniaturize a device that can input or output a plurality of component signals, and in particular it can contribute to the miniaturization of signal processing circuits for high-definition television signals, which has been difficult in the past.
A%B・−・ベース b−−・・・−・・・−制御信号(出力切換信号)A%B--Base b---------Control signal (output switching signal)
第1図は本発明の実施例を示すマトリクス回路、第2図
は本発明の実施例の要部を示す回路図、第3図はマトリ
クス回路の従来例、第4図は第3図の増幅ユニットの回
路例、第5図は第3図のバイアス供給回路例である。
1、叢、■、■、■、η−−−−−−−増幅ユニット主
、土、■、■、益、幻2・・・−バイアス供給回路−5
−1旦、■、■、益、酋−・−・−スイッチ回路工、1
7.27−・−・・−バイアス供給制御回路IA・・−
・・−エミッタ入力型差動増幅回路1B−・−・−緩衝
増幅回路
Q、 、Q、 、Q、、Qt 、Q、 、Q。
・・・−トランジスタ
第3図マトリク又回外の従来例
本光明の大売例の要部を示す回路図
第2回
第3図の増幅ユニットの回路例
第4ス
窮3図のノ〈イアスイ夫蛤回A列
第5図Figure 1 is a matrix circuit showing an embodiment of the present invention, Figure 2 is a circuit diagram showing main parts of the embodiment of the present invention, Figure 3 is a conventional example of a matrix circuit, and Figure 4 is the amplification of Figure 3. A circuit example of the unit, FIG. 5, is an example of the bias supply circuit of FIG. 3. 1, plexus, ■, ■, ■, η--Amplification unit main, soil, ■, ■, profit, illusion 2...-bias supply circuit-5
-1dan,■,■,profit,马-・-・-switch circuit engineer, 1
7.27---Bias supply control circuit IA...-
...-Emitter input type differential amplifier circuit 1B--Buffer amplifier circuit Q, ,Q, ,Q,,Qt,Q, ,Q. ...- Transistor Figure 3 Conventional example of matrix and supination Circuit diagram showing the main parts of this Komei's big sale example 2nd Circuit example of the amplifier unit in Figure 3 4th Figure 3 Noise switch Figure 5, column A
Claims (1)
幅回路とこのエミッタ入力型差動増幅回路の出力信号を
緩衝増幅する緩衝増幅回路とから成り、前記エミッタ入
力型差動増幅回路の差動増幅トランジスタのベースにバ
イアス電流を供給すると前記緩衝増幅回路は差動増幅信
号を出力し、前記差動増幅トランジスタのベースに前記
バイアス電流を供給しないと前記緩衝増幅回路は差動増
幅信号を出力せずに高出力インピーダンスを呈するよう
に成し、 前記複数の増幅ユニットの出力端を互いに実質的に結合
し、 前記複数の増幅ユニットの前記差動増幅トランジスタの
ベースにバイアス電流を制御信号に応じて選択的に供給
することにより、 前記複数の増幅ユニットのうちから動作すべき増幅ユニ
ットを前記制御信号によって選択できるようにしたこと
を特徴とする信号増幅回路。[Claims] A plurality of amplification units are provided, each of the plurality of amplification units includes an emitter input type differential amplification circuit and a buffer amplification circuit that buffers and amplifies the output signal of the emitter input type differential amplification circuit, When a bias current is supplied to the base of the differential amplification transistor of the emitter input type differential amplification circuit, the buffer amplification circuit outputs a differential amplification signal, and when the bias current is not supplied to the base of the differential amplification transistor, the buffer amplification circuit outputs a differential amplification signal. The buffer amplifier circuit is configured to exhibit high output impedance without outputting a differential amplification signal, and substantially couples the output terminals of the plurality of amplification units to each other, and the differential amplification transistors of the plurality of amplification units. By selectively supplying a bias current to the base of the circuit according to the control signal, an amplification unit to be operated from among the plurality of amplification units can be selected by the control signal. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63239828A JPH0289487A (en) | 1988-09-27 | 1988-09-27 | Signal amplifying circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63239828A JPH0289487A (en) | 1988-09-27 | 1988-09-27 | Signal amplifying circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0289487A true JPH0289487A (en) | 1990-03-29 |
Family
ID=17050458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63239828A Pending JPH0289487A (en) | 1988-09-27 | 1988-09-27 | Signal amplifying circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0289487A (en) |
-
1988
- 1988-09-27 JP JP63239828A patent/JPH0289487A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5978389A (en) | Multiplex device for monitoring computer video signals | |
RU94029890A (en) | DETECTOR AND FREQUENCY FILTER COMBINATION | |
JP2699124B2 (en) | Television equipment | |
JPH0289487A (en) | Signal amplifying circuit | |
US5686974A (en) | Method of and apparatus for providing a high speed video switch | |
US4051521A (en) | Video amplifier for combining luminance and chrominance signals | |
US5473390A (en) | Component to composite video signal converter circuit | |
JPH0211067A (en) | Video signal processing system | |
JP2925767B2 (en) | Signal line switching circuit | |
JPH0339958Y2 (en) | ||
JPS6065692A (en) | Video amplifier circuit | |
JP3282241B2 (en) | Signal switching circuit | |
JPS6326595B2 (en) | ||
KR910001312Y1 (en) | 16 colors and 64 colors playback device using the common terminal | |
JPS6251556B2 (en) | ||
JPS58197906A (en) | Amplifier circuit for switching gain | |
JPH0522439B2 (en) | ||
JPS63236483A (en) | Screen display circuit | |
JPS5930311A (en) | Killer circuit | |
JPH05145943A (en) | Video signal processing circuit | |
JPS61267901A (en) | Recording amplifier | |
JPH04323996A (en) | Color signal processing circuit for vtr | |
JPS6398872A (en) | Analog/digital ic | |
JPS6284615A (en) | Switching circuit | |
JPH03109894A (en) | Color display information insert device |