JPH0287195A - Bit map display device - Google Patents
Bit map display deviceInfo
- Publication number
- JPH0287195A JPH0287195A JP63238383A JP23838388A JPH0287195A JP H0287195 A JPH0287195 A JP H0287195A JP 63238383 A JP63238383 A JP 63238383A JP 23838388 A JP23838388 A JP 23838388A JP H0287195 A JPH0287195 A JP H0287195A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- frame buffer
- address
- display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 101710091104 Probable cinnamyl alcohol dehydrogenase 1 Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、描画データを記憶するフレーム・バッファ・
メモリを有しグラフィック処理を行うビット・マップ・
ディスプレイ装置に間し、特にフレーム・バッファ・メ
モリに新たに図形等を描画する際のＣＲＴ表示処理の改
善に関するものである。[Detailed Description of the Invention] <Industrial Application Field> The present invention provides a frame buffer for storing drawing data.
A bit map that has memory and performs graphics processing.
The present invention relates to improvements in CRT display processing in display devices, particularly when newly drawing graphics, etc., in a frame buffer memory.
〈従来の技術〉
フレーム・バッフトメモリに描画された内容をＣＲＴ表
示装置に表示する動作概念を第３図（ａ）、（ｂ）、（
ｃ）に表わす。<Prior art> The operational concept of displaying the content drawn in the frame buffer memory on a CRT display device is shown in FIGS.
c).
第３図（ａ）は、フレーム・バッファ・メモリ上ニアド
レスＯからｒｃＲＴ’ Ｄ Ｉ ５ＰＬＡＹ・ Ｊ等
の文字が描画されており、ホスト側でこのフレーム・バ
ッファ・メモリのアドレスＣＡＤを表示先頭アドレスと
してＣＲ７表示画面に表示する例である。In Figure 3(a), characters such as rcRT' DI 5PLAY/J are drawn from near address O on the frame buffer memory, and the host side displays the address CAD of this frame buffer memory. This is an example of displaying on the CR7 display screen.
即ち、フレーム・バッファ・メモリのアドレスＤＡＤか
ら順次ｒ１２３４５６ アイウェオ・・・」のデータ
をＣＲ’ｒ表示画面に表示し、最終アドレス２まで表示
し終えると、今度は引き続きアドレス０からアドレス（
ＣＡＤ−１＞までｒｃＲＴＤ Ｉ ５ＰＬＡＹ・・・」
を表示し、ＣＲ７表示画面を構成する。That is, the data "r123456 iweo..." is displayed sequentially from address DAD of the frame buffer memory on the CR'r display screen, and after displaying up to the final address 2, the data is sequentially displayed from address 0 to address (
rcRTD I 5PLAY... until CAD-1>
to configure the CR7 display screen.
〈発明が解決しようとする課題〉
第３図（ａ）の状態にあって、ホスト側より図形ｇ（三
角形）の描画要求が発生したとする。<Problems to be Solved by the Invention> Suppose that in the state shown in FIG. 3(a), a request to draw a figure g (triangle) is issued from the host side.
このとき、フレーム・バッファ・メモリ側ではポスト側
から与えられたアドレス（ｘ、ｙ）に従って、第３図（
ｂ）に示すように三角形ｇを描画する。At this time, the frame buffer memory side follows the address (x, y) given from the post side as shown in Figure 3 (
Draw a triangle g as shown in b).
尚、フレーム・バッファ・メモリはアドレス０から２ま
で例えば１６ドツト（１ワードに相当）単位の連続アド
レスで描画データが指定され、その全アドレス数はｎｘ
ｍ （ｎは１行中のワード数に対応する）である、また
、ホスト側は、このフレーム・バッファ・メモリに図形
を描画する際は上記の連続アドレスではなく、２次元ア
ドレス（Ｘ、Ｙ）を指定して描画を行う。Note that in the frame buffer memory, drawing data is specified from addresses 0 to 2 in consecutive addresses of, for example, 16 dots (equivalent to 1 word), and the total number of addresses is nx.
m (n corresponds to the number of words in one line), and when the host side draws a figure in this frame buffer memory, it uses two-dimensional addresses (X, Y ) to perform drawing.
第３図（ｂ）に示すように、実際にはＣＲ’ｌ”表示装
置側ではアドレスＤＡＤから表示を開始するため、三角
形ｇはＣＲ’ｆ’表示画面上では２個の図形ｇｌ、ｇ２
に分割され、描画した三角形が正しく表示されないとい
う問題があった。As shown in FIG. 3(b), since the CR'l'' display device actually starts displaying from the address DAD, the triangle g is divided into two figures gl and g2 on the CR'f' display screen.
There was a problem where the drawn triangle was not displayed correctly.
更に、第３図（ｂ）の状態より１文字分だけ上にスクロ
ール処理を行うと、第３図（ｃ）に示すように表示され
、やはり図形が分割されて表示されたままである。Furthermore, if the scrolling process is performed one character above the state shown in FIG. 3(b), the display will be as shown in FIG. 3(c), with the figure remaining divided and displayed.
本発明は以上のような問題を解決するものであり、フレ
ーム・バッファ・メモリの途中アドレスが表示先頭アド
レスであってかっこのフレーム・バッファ・メモリに新
たに図形を描画する場合でもこの図形が分割されずに、
円滑に表示動作が行えるビット・マップ・ディスプレイ
装置を実現することを目的とする。The present invention solves the above-mentioned problems, and even if the middle address of the frame buffer memory is the display start address and a new figure is drawn in the frame buffer memory of parentheses, this figure will be divided. without being
The purpose of this invention is to realize a bit map display device that can perform display operations smoothly.
く課題を解決するための手段〉
上記の課題を解決した本発明は、ホスト側から描画要求
があるとフレーム・バッファ・メモリの連続アドレスに
適合するようにアドレス変換を行ってから描画するよう
にしたものであり、その具体的な構成は次の通りである
。Means for Solving the Problems> The present invention solves the above problems, so that when a drawing request is received from the host side, address conversion is performed to match consecutive addresses in the frame buffer memory before drawing. The specific structure is as follows.
即ち、本発明は、フレーム・バッファ・メモリに描画さ
れた文字、図形をＣＲＴ表示装置に表示するビット・マ
ップ・ディスプレイ装置において、ホスト側計算機から
与えられる描画位置を格納するレジスタと、前記表示画
面に表示する前記フレーム・バッファ・メモリの先頭ア
ドレスを記憶する表示先頭アドレス格納部と、前記フレ
ーム・バッファ・メモリの１行中のアドレス数と前記レ
ジスタ内の座標値と前記表示先頭アドレスより前記フレ
ーム・バッファ・メモリに描画を開始する相対アドレス
を決定するアドレス変換部とを有することを特徴とする
ビット・マップ・ディスプレイ装置である。That is, the present invention provides a bit map display device for displaying characters and figures drawn in a frame buffer memory on a CRT display device, which includes a register for storing a drawing position given from a host side computer, and a register for storing a drawing position given from a host side computer, and a display start address storage section that stores the start address of the frame buffer memory to be displayed in the frame; - A bit map display device characterized by having an address conversion unit that determines a relative address at which drawing starts in a buffer memory.
く作用〉
本発明のビット・マップ・ディスプレイ装置は、ホスト
側から文字、図形の描画要求があると、送信されたＸ、
ＹアドレスとＣＲＴ表示装置に対する表示先頭アドレス
と１行中にあるアドレス数とを用いて、フレーム・バッ
ファ・メモリにおいてＣＲ’Ｉ’表示画面上に対応する
相対アドレスを生成し、この相対アドレスに従ってフレ
ーム・バッファ・メモリに描画を行う。Function> When the bit map display device of the present invention receives a request to draw characters or figures from the host side, the bit map display device according to the present invention
Using the Y address, the display start address for the CRT display device, and the number of addresses in one line, a corresponding relative address is generated on the CR'I' display screen in the frame buffer memory, and the frame is displayed according to this relative address.・Draw to buffer memory.
〈実施例〉
第１図は本発明を実施したビット・マップ・ディスプレ
イ装置を表わすブロック図である。Embodiment FIG. 1 is a block diagram showing a bit map display device embodying the present invention.
この図において、１はこの装置全体を制御するプロセッ
サ、２１．２２はそれぞれプロセッサ１から与えられる
描画座標値Ｘ、Ｙを格納するＸレジスタ、Ｙレジスタ、
３は描画座標値Ｘ、ＹをＣＲ′ｒ表示画面上の対応する
アドレスに変換するアドレス変換器、４はＣＲＴ表示装
置に対応するフレーム・バッファ・メモリの表示先頭ア
ドレスを格納する表示先頭アドレス・レジスタ、５はフ
レーム・バッファ・メモリ、６はＣＲ’ｆ”表示装置で
ある。In this figure, 1 is a processor that controls the entire device, 21 and 22 are X registers and Y registers that store the drawing coordinate values X and Y given from the processor 1, respectively.
3 is an address converter that converts the drawing coordinate values X and Y into corresponding addresses on the CR'r display screen; 4 is a display start address that stores the display start address of the frame buffer memory corresponding to the CRT display device; 5 is a frame buffer memory, and 6 is a CR'f'' display device.
尚、７はスクロール数〈１行中のアドレス数ｎ）を保持
するスクロール・レジスタであり、スクロール処理の際
、表示先頭アドレス・レジスタ４の値とアドレス数ｎと
を加算器８で加算してスクロール後の表示先頭アドレス
を生成する。９は１行表示中の表示アドレスを逐次計数
するカウンタであり、これらはビット・マップ・ディス
プレイ装置に一般的に設けられるものであり、本発明装
置の動作には直接関係はない。Note that 7 is a scroll register that holds the scroll number (the number of addresses in one line, n), and during scroll processing, the value of the display start address register 4 and the number of addresses, n, are added by an adder 8. Generates the display start address after scrolling. Reference numeral 9 denotes a counter for sequentially counting display addresses in one line of display, which are generally provided in bit map display devices, and are not directly related to the operation of the device of the present invention.
さて、以上のように構成された本発明のビット・マップ
・ディスプレイ装置の動作を次に説明する。Now, the operation of the bit map display device of the present invention constructed as described above will be explained next.
まず、第３図（ａ）のフレーム・バッファ・メモリ状態
、ＣＲＴ表示状態を想定する。First, assume the frame buffer memory state and CRT display state shown in FIG. 3(a).
この状態でプロセッサ１からアドレス（描画位置）が指
定されて図形、文字等の描画要求が発生したとする。Assume that in this state, an address (drawing position) is specified by the processor 1 and a request for drawing figures, characters, etc. is generated.
このときのアドレスはＣＲ’Ｔ’表示装置６の表示画面
上のアドレスに対応して（Ｘ、Ｙ）で与えられ、Ｘレジ
スタ２１．Ｙレジスタ２２に格納される。一方、表示先
頭アドレスＤＡＤは表示先頭アドレス・レジスタ４に格
納されており、Ｘレジスタ２１．Ｙレジスタ２２の値、
表示先頭アドレスＤＡＤがアドレス変換器３に与えられ
る。The address at this time is given as (X, Y) corresponding to the address on the display screen of the CR'T' display device 6, and the address is given as (X, Y) in the X register 21. It is stored in the Y register 22. On the other hand, the display start address DAD is stored in the display start address register 4, and the X register 21. The value of Y register 22,
The display start address DAD is given to the address converter 3.
アドレス変換器３では、１行中のアドレス数ｎが予め分
かっているので、フレーム・バッファ・メモリ６に書き
込むべき描画アドレスＹ−を、表示先頭アドレスＤＡＤ
、アドレス数ｎを用いて次の式より算出する。In the address converter 3, since the number n of addresses in one line is known in advance, the drawing address Y- to be written into the frame buffer memory 6 is changed to the display start address DAD.
, the number of addresses n is calculated using the following formula.
Ｙ−＝Ｙ＋ＤＡＤ／ｎ
即ち、与えられた座標値Ｙに、表示先頭アドレスＤＡＤ
が対応するＹ方向（縦方向）距離を加えることによって
、フレーム・バッファ・メモリ５上における相対アドレ
スＹ−を算出し、この相対アドレスに従ってフレーム・
バッファ・メモリ５に図形ｇの描画を行う。Y-=Y+DAD/n In other words, at the given coordinate value Y, the display start address DAD
calculates the relative address Y- on the frame buffer memory 5 by adding the distance in the Y direction (vertical direction) corresponding to
A figure g is drawn in the buffer memory 5.
このように描画した例を第２図（ａ）に示す。An example drawn in this way is shown in FIG. 2(a).
第２図（ａ）に示すように、例えば点ＰのＹ座標Ｙ−で
あり、フレーム・バッファ・メモリ５上では図形ｇは分
割された状態で描画される。一方、ＣＲ７表示装置側で
は、フレーム・バッファ・メモリ５のアドレスＤＡＤよ
り表示を行っているので、ＣＲ７表示画面では図形ｇは
ポスト側より送信された位置情報に対応して正しく表示
される。As shown in FIG. 2(a), for example, the Y coordinate of point P is Y-, and on the frame buffer memory 5, the figure g is drawn in a divided state. On the other hand, since the CR7 display device side performs display from the address DAD of the frame buffer memory 5, the figure g is correctly displayed on the CR7 display screen in accordance with the position information transmitted from the post side.
また、スクロール処理が指定されるとスクロール・レジ
スタ６に格納されている（ｄｉｎが表示先頭アドレスＤ
ＡＤに加ユされ、表示先頭アドレス５に格納されてこの
新たな表示先頭アドレスＤＡＤ＋ｎより表示が行われる
。Also, when scroll processing is specified, it is stored in the scroll register 6 (din is the display start address D).
AD and stored in the display start address 5, and display is performed from this new display start address DAD+n.
第２図（ｂ）は、第２図（ａ）より１文字分スクロール
処理した際を表わす図であり、スクロール処理を行う場
合でも本発明装置では第３図（ｂ）（Ｃ）に示すような
問題は起こらない。FIG. 2(b) is a diagram showing the case where one character is scrolled from FIG. 2(a). No problems will occur.
〈発明の効果〉
本発明のビット・マップ・ディスプレイ装置は、ホスト
側から文字、図形の描画要求があると、送信されたＸ、
ＹアドレスとＣＲ’ｆ’表示装置に対する表示先頭アド
レスと１行中にあるアドレス数とを用いて、フレーム・
バッファ・メモリにおいてＣＲＴ”表示画面上に対応す
る相対アドレスを生成し、この相対アドレスに従ってフ
レーム・バッファ・メモリに描画を行うので、フレーム
・バッファ・メモリの途中アドレスが表示先頭アドレス
であってかつこのフレーム・バッファ・メモリに新たに
図形を描画する場合でもこの図形が分割されずに、円滑
に表示動作が行える。<Effects of the Invention> The bit map display device of the present invention, when receiving a request to draw characters or figures from the host side,
Using the Y address, CR'f' display start address for the display device, and the number of addresses in one line, frame
A relative address corresponding to the CRT" display screen is generated in the buffer memory, and drawing is performed in the frame buffer memory according to this relative address. Therefore, if the middle address of the frame buffer memory is the display start address and this Even when a new figure is drawn in the frame buffer memory, the figure is not divided and the display operation can be performed smoothly.
第１図は本発明装置を実施したビット・マップ・ディス
プレイ装置の構成を表わす図、第２図（ａ）、（ｂ）は
本発明装置による表示例、第３図（ａ）、（ｂ）、（Ｃ
）は従来の装置による表示例である。
１・・・プロセッサ、２１・・・Ｘレジスタ、２２・・
・Ｙレジスタ、３・・・アドレス変換器、４・・・表示
先頭アドレス・レジスタ、５・・・フレーム・バッファ
・メモリ、６・・・ＣＲ７表示装置、７・・・スクロー
ル・レジスタ、８・・・加算器、９・・・カウンタ。FIG. 1 is a diagram showing the configuration of a bit map display device implementing the device of the present invention, FIGS. 2(a) and (b) are examples of display by the device of the present invention, and FIGS. 3(a) and (b) , (C
) is an example of a display by a conventional device. 1...Processor, 21...X register, 22...
・Y register, 3... Address converter, 4... Display start address register, 5... Frame buffer memory, 6... CR7 display device, 7... Scroll register, 8... ...Adder, 9...Counter.
Claims (1)
図形をＣＲＴ表示装置に表示するビット・マップ・ディ
スプレイ装置において、ホスト側計算機から与えられる
描画位置を格納するレジスタと、前記表示画面に表示す
る前記フレーム・バッファ・メモリの先頭アドレスを記
憶する表示先頭アドレス格納部と、前記フレーム・バッ
ファ・メモリの１行中のアドレス数と前記レジスタ内の
Ｙ座標値と前記表示先頭アドレスより前記フレーム・バ
ッファ・メモリに描画を開始する相対アドレスを決定す
るアドレス変換部とを有することを特徴とするビット・
マップ・ディスプレイ装置。(1) Characters drawn in frame buffer memory,
In a bit map display device that displays graphics on a CRT display device, there is a register that stores a drawing position given by a host side computer, and a display top that stores the start address of the frame buffer memory to be displayed on the display screen. an address storage section, the number of addresses in one line of the frame buffer memory, the Y coordinate value in the register, and address conversion for determining a relative address at which drawing starts in the frame buffer memory from the display start address; A bit characterized by having a part and a part.
Map display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238383A JPH0287195A (en) | 1988-09-22 | 1988-09-22 | Bit map display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238383A JPH0287195A (en) | 1988-09-22 | 1988-09-22 | Bit map display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287195A true JPH0287195A (en) | 1990-03-28 |
Family
ID=17029374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63238383A Pending JPH0287195A (en) | 1988-09-22 | 1988-09-22 | Bit map display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287195A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055389A (en) * | 1983-09-07 | 1985-03-30 | 株式会社日立製作所 | Character/graphic display |
-
1988
- 1988-09-22 JP JP63238383A patent/JPH0287195A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055389A (en) * | 1983-09-07 | 1985-03-30 | 株式会社日立製作所 | Character/graphic display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006288B1 (en) | Controller for display | |
| JP3428192B2 (en) | Window display processing device | |
| JP2755378B2 (en) | Extended graphics array controller | |
| JPH0287195A (en) | Bit map display device | |
| JPH09138683A (en) | Image display controller | |
| JP3017882B2 (en) | Display control system | |
| JPH08194826A (en) | Graphic controller | |
| JPH0588838A (en) | Multi window display device | |
| JPS6219893A (en) | Image scroll system | |
| JPS6098485A (en) | Display unit | |
| JP2829051B2 (en) | Character display method | |
| JP2854616B2 (en) | Graphic display device | |
| JPS61138329A (en) | Display controller | |
| JPH02277097A (en) | Automatic scrolling device | |
| JPH0713549A (en) | Display processing method | |
| JPS61217098A (en) | Graphic display unit | |
| JPH05241942A (en) | Plotting address translating device | |
| JPS62150384A (en) | Image scroller | |
| JPS6026989A (en) | Display circuit | |
| JPS6329838A (en) | Display device | |
| JPH03225562A (en) | Graphic system | |
| JPH0322999B2 (en) | ||
| JPS6371887A (en) | Cursor display device | |
| JPS61223788A (en) | Clipping control system | |
| JPS61259291A (en) | Character display unit |