JPH0286311A - Multi triangle wave circuit - Google Patents
Multi triangle wave circuitInfo
- Publication number
- JPH0286311A JPH0286311A JP23646388A JP23646388A JPH0286311A JP H0286311 A JPH0286311 A JP H0286311A JP 23646388 A JP23646388 A JP 23646388A JP 23646388 A JP23646388 A JP 23646388A JP H0286311 A JPH0286311 A JP H0286311A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- triangular wave
- voltage
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 230000010355 oscillation Effects 0.000 claims description 20
- 238000007599 discharging Methods 0.000 claims description 18
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マルチ三角波回路に関し、例えば基準信号
を複数共用しているマルチタイプのPwM(パルス幅i
11 )スイッチングレギュレータコ角被回路に関す
るものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a multi-triangular wave circuit, for example, a multi-type PwM (pulse width i
11) Regarding the switching regulator tach angle circuit.
PWMスイッチング電源に関しては、例えば1987年
11月「電子技術1誌の頁52〜頁57がある。Regarding PWM switching power supplies, there is, for example, "Electronic Technology 1 Magazine, November 1987, pages 52 to 57.
三角波発生回路を複数個並列的に動作させる同期型のマ
ルチ三角波回路では、三角波の充放電電流を決める定電
流を発生させるタイミング抵抗を共用しており、定電流
を複数の定電流回路で分担して発生しようとするもので
ある。このため、複数の発振回路の定電流のバラツキが
加算されてしまい、三角波の立ち上がり/立ち下がりの
傾きのバラツキが大きくなるという問題を有する。In a synchronous multi-triangular wave circuit that operates multiple triangular wave generators in parallel, the timing resistor that generates the constant current that determines the charging and discharging current of the triangular wave is shared, and the constant current is shared between the multiple constant current circuits. This is something that is about to occur. Therefore, there is a problem in that variations in the constant currents of the plurality of oscillation circuits are added together, and variations in the slopes of the rise/fall of the triangular wave become large.
この発明の目的は、三角波のバラツキを小さ(したマル
チ三角波回路を提供することにある。An object of the present invention is to provide a multi-triangular wave circuit with reduced variation in triangular waves.
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、三角波を形成するキャパシタと、上記キャパ
シタに充電電流を供給する回路と、上記キャパシタの放
電動作を制御するスイッチ素子とからなる三角波発生回
路に対し、上記キャパシタの電位と設定された上限電圧
と下限電圧とを比較する電圧比較回路及びその比較出力
により制御されるラッチ回路を備えた複数の発振回路の
各ラッチ回路の出力を論理回路に供給し、その論理出力
により上記スイッチ素子を制御する。That is, for a triangular wave generation circuit consisting of a capacitor that forms a triangular wave, a circuit that supplies charging current to the capacitor, and a switch element that controls the discharging operation of the capacitor, the voltage of the capacitor and the set upper limit voltage are determined. The output of each latch circuit of a plurality of oscillation circuits including a voltage comparison circuit that compares the voltage with a lower limit voltage and a latch circuit that is controlled by the comparison output is supplied to a logic circuit, and the switch element is controlled by the logic output.
上記した手段によれば、1つの充放電電流発生回路のみ
を動作させるものであるため、複数の発振回路を動作さ
せるにも係わらず、三角波の特性のバラツキを単一発振
回路とはり同等に抑えることができる。According to the above means, only one charge/discharge current generating circuit is operated, so even though multiple oscillation circuits are operated, variations in triangular wave characteristics can be suppressed to the same level as a single oscillation circuit. be able to.
第1図には、この発明の一実施例の同期型マルチ三角波
回路の回路図が示されている。FIG. 1 shows a circuit diagram of a synchronous multi-triangular wave circuit according to an embodiment of the present invention.
この実施例の同期型マルチ三角波回路は、独立した4個
の三角波発生回路を用いている。発振回路0SCIない
し0SC4は、三角波発生回路におけるコンパレータ&
ラッチ部である。The synchronous multi-triangular wave circuit of this embodiment uses four independent triangular wave generating circuits. Oscillator circuits 0SCI to 0SC4 are comparators &
This is the latch part.
この実施例では、4個の三角波発生回路のうち、1つの
三角波発生回路に対応したキャパシタC1充電用定電流
源■、放電用定電流源2■及び放電制御用のスイッチS
Wが残り3つの発振回路にも共通に用いられる。それ故
、残り3つの三角波発生回路に対応した充電用定電流源
■や放電用定電流源2■は電気的に切り離されるので同
図では省略されている。すなわち、キャパシタCの電圧
VCは、4つの発振回路03C1ないし03C4の各コ
ンパレータVCI、VC2に共通に供給される。上記発
振回路03C1ないし0SC4における各コンパレータ
VCIとVO2には、直列抵抗R1ないしR3により形
成された上限電圧VAと下限電圧VBが供給される。In this embodiment, a capacitor C1 corresponding to one triangular wave generating circuit among four triangular wave generating circuits, a charging constant current source 2, a discharging constant current source 2, and a discharge control switch S
W is also commonly used in the remaining three oscillation circuits. Therefore, the charging constant current source (2) and the discharging constant current source (2) corresponding to the remaining three triangular wave generating circuits are electrically separated and are therefore omitted from the figure. That is, the voltage VC of the capacitor C is commonly supplied to each of the comparators VCI and VC2 of the four oscillation circuits 03C1 to 03C4. The comparators VCI and VO2 in the oscillation circuits 03C1 to 0SC4 are supplied with an upper limit voltage VA and a lower limit voltage VB formed by series resistors R1 to R3.
上記発振回路03CIないし03C4における各コンパ
レータVCIとVO2の出力信号は、ラッチ回路FFの
セット/リセット信号とされる。The output signals of the comparators VCI and VO2 in the oscillation circuits 03CI to 03C4 are used as set/reset signals for the latch circuit FF.
例えば、キャパシタCの充電電圧VCが上限電圧VAに
達すると、コンパレータVCIの出力信号によりラッチ
回路FFがセットされる。また、キャパシタCの放電電
圧VCが下限電圧VBに達すると、コンパレータVC2
の出力によりラッチ回路FFがリセットされる。For example, when the charging voltage VC of the capacitor C reaches the upper limit voltage VA, the latch circuit FF is set by the output signal of the comparator VCI. Furthermore, when the discharge voltage VC of the capacitor C reaches the lower limit voltage VB, the comparator VC2
The latch circuit FF is reset by the output.
上記発振回路03CIないし03C4の各ランチ回路F
Fの出力信号0UTIないし0UT4は、特に制限され
ないが、ノア(NOR)ゲート回路Gに供給される。こ
のノアゲート回路Gの出力信号によりキャパシタCの放
電動作を制御するスイッチSWを制御する。Each launch circuit F of the above oscillation circuits 03CI to 03C4
The output signals 0UTI to 0UT4 of F are supplied to a NOR gate circuit G, although this is not particularly limited. The output signal of the NOR gate circuit G controls the switch SW which controls the discharging operation of the capacitor C.
第2図には、上記ノアゲート回路Gの具体的一実施例の
回路図が示されている。この実施例のノアゲート回路は
、並列形態に接続されたトランジスタTlないしT4か
ら構成される。すなわち、各トランジスタT1ないしT
4のエミッタは、接地電位に接続され、そのコレクタは
共通に接続される。トランジスタTIないしT4のベー
スには、ラッ手回路FFの出力信号0UTIないし0U
T4が供給される。FIG. 2 shows a circuit diagram of a specific embodiment of the NOR gate circuit G. The NOR gate circuit of this embodiment is composed of transistors Tl to T4 connected in parallel. That is, each transistor T1 to T
The emitters of 4 are connected to ground potential, and their collectors are connected in common. The bases of the transistors TI to T4 are connected to the output signals 0UTI to 0U of the latch circuit FF.
T4 is supplied.
次に、この実施例回路の動作を第3図の波形図を参照し
て説明する。Next, the operation of this embodiment circuit will be explained with reference to the waveform diagram of FIG.
スイッチSWがオフ状態のとき、放電電流2Iが流れな
いからキャパシタCには定電流源■から充電電流が供給
されて、その電圧VCをハイレベル側に立ち上がらせる
。この電圧VCが、上記4つの発振回路における各コン
パレータ■C1に供給される上限電圧VAのうち、最も
低い上限電圧V H(min)を持つコンパレータの出
力が反転するためそれに対応したランチ回路FFのセッ
トが行われる。このようにセットされたラッチ回路FF
の出力信号OUTがハイレベルになって、上記ノアゲー
ト回路Gを構成するトランジスタT1ないしT4のうち
いずれか1つをオン状態にする。これにより、スイッチ
SWがオン状態になる。スイッチSWがオン状態になる
と、放電用定電流源2■が流れるため、キャパシタCの
定電流1(21−I)により放電動作が開始されて、電
圧VCはロウレベル側に立ち下がる。When the switch SW is in the OFF state, the discharge current 2I does not flow, so a charging current is supplied to the capacitor C from the constant current source 2, and the voltage VC rises to the high level side. Since this voltage VC inverts the output of the comparator with the lowest upper limit voltage V H (min) among the upper limit voltages VA supplied to each comparator C1 in the four oscillation circuits, the corresponding launch circuit FF is inverted. A set is made. Latch circuit FF set in this way
The output signal OUT of becomes high level, and any one of the transistors T1 to T4 constituting the NOR gate circuit G is turned on. This turns the switch SW into an on state. When the switch SW is turned on, the constant current source 2 for discharging flows, so that a discharging operation is started by the constant current 1 (21-I) of the capacitor C, and the voltage VC falls to the low level side.
このような放電動作による電圧VCが、上記4つの発振
回路における各コンパレータVC2に供給される下限電
圧VBのうち、最も高い下限電圧VL(max)を持つ
コンパレータの出力の反転を待って全てのラッチ回路F
Fのリセットが行われる。The voltage VC resulting from such a discharging operation is applied to all the latches after waiting for the inversion of the output of the comparator with the highest lower limit voltage VL (max) among the lower limit voltages VB supplied to each comparator VC2 in the four oscillation circuits. Circuit F
F is reset.
このように全ラッチ回路FFのリセットにより上記ノア
ゲート回路Gを構成するトランジスタT1ないしT4の
全てがオフ状態になり、スイッチSWがオフ状態にする
。スイッチSWがオフ状態になると、放電用定電流源2
Iが流れ無くなるため、キャパシタCには充電用定電流
源■により放電動作が再び開始されて、電圧VCはハイ
レベル側に立ち上がる。以上の動作の繰り返しにより、
三角波の発生と各発振回路での発振動作が行われる。In this way, by resetting all the latch circuits FF, all of the transistors T1 to T4 constituting the NOR gate circuit G are turned off, and the switch SW is turned off. When the switch SW is turned off, the discharge constant current source 2
Since I stops flowing, the capacitor C starts discharging again by the charging constant current source 2, and the voltage VC rises to the high level side. By repeating the above operations,
A triangular wave is generated and each oscillation circuit performs an oscillation operation.
上記の実施例から得られる作用効果は、下記の通りであ
る。The effects obtained from the above examples are as follows.
この実施例回路によれば、キャパシタ(タイミング容量
)Cの接続ラインを共通に接続し、ソースの充放電切り
換えスイッチトランジスタをノア接続することにより、
1つの充放電流の切り換えを行って三角波を発生させる
。この場合、三角波の上限レベルと下限レベルは、4つ
の発振回路08C1ないし03C4のうち、最も低い上
限電圧V H(IIIin)と下限電圧V L (wa
x)を持つものに決定される。上記スレッショルド電圧
は、抵抗比により決定されるから、半導体集積回路によ
り構成される場合でも比較的バラツキを小さく抑えるこ
とができる。また、充放電電流は、1つの三角波発生回
路のものを用いるものであるため、・複数回路によるバ
ラツキの影響を受けない。したがって、複数の三角波発
生回路で動作させるにも係わらず、特性バラツキは単一
発振回路とは鵞゛等々に低く抑えることができる。According to this embodiment circuit, the connection lines of the capacitors (timing capacitors) C are connected in common, and the source charge/discharge switching transistors are NOR-connected.
A triangular wave is generated by switching one charging/discharging current. In this case, the upper limit level and lower limit level of the triangular wave are the lowest upper limit voltage V H (IIIin) and lower limit voltage V L (wa
x). Since the threshold voltage is determined by the resistance ratio, variations can be kept relatively small even in the case of a semiconductor integrated circuit. Furthermore, since the charging/discharging current is that of one triangular wave generation circuit, it is not affected by variations caused by multiple circuits. Therefore, even though a plurality of triangular wave generating circuits are operated, the variation in characteristics can be suppressed to be much lower than that of a single oscillating circuit.
すなわち、複数の三角波発生回路を同期させて動作させ
る場合、充放電切り換えスイッチは1つであるのでフィ
ードバソクループ力月つとなり、複数の発振回路間での
相互干渉の発生する余地を無くすことができる。また、
充放電電流は、複数の三角波発生回路のうち1つの定電
流源回路をのみを使用するた吟、複数の定電流源回路で
分担させるような従来技術のものに比べて、定電流のバ
ラツキを非常に小さく抑えることができる。In other words, when multiple triangular wave generation circuits are operated in synchronization, there is only one charge/discharge switch, so there is only one feedback loop, and there is no room for mutual interference between the multiple oscillation circuits. can. Also,
The charging/discharging current uses only one constant current source circuit out of multiple triangular wave generating circuits, so it is possible to reduce variations in constant current compared to conventional technology in which multiple constant current source circuits share the charge/discharge current. It can be kept very small.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、ノアゲート回
路のような論理和回路に代えてナントゲート回路等の論
理積回路を用いてスイッチ制御を行うものとしてもよい
。このように論理積回路を用いると、キャパシタCの電
圧VCが上限電圧の最も低いものに達したとき放電動作
に切り換えられ、上記電圧VCが下限電圧のうち最も高
いものに達したとき充電動作に切り換えられる。Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the above-mentioned Examples, and it goes without saying that various changes can be made without departing from the gist thereof. Nor. For example, instead of an OR circuit such as a NOR gate circuit, an AND circuit such as a Nants gate circuit may be used to perform switch control. When the AND circuit is used in this manner, when the voltage VC of the capacitor C reaches the lowest of the upper limit voltages, the operation is switched to the discharging operation, and when the voltage VC reaches the highest of the lower limit voltages, the operation is switched to the charging operation. Can be switched.
なお、充電/放電の切り換えを行うスイッチとしては、
ロウレベルによりオン状態にされる構成としか、スイッ
チ素子としてトランジスタ等を用いハイレベルによりオ
ン状態とする構成としてもよい。このようなスイッチ素
子の制御レベルに応じて′ラッチ回路の出力端子や論理
回路の論理構成を選べばよい。In addition, as a switch for switching charging/discharging,
A configuration in which the switch is turned on by a low level, or a configuration in which a transistor or the like is used as a switch element and is turned on by a high level may be used. The output terminal of the latch circuit and the logic configuration of the logic circuit may be selected depending on the control level of the switch element.
各三角波発生回路における上限と下限電圧(VA(!:
VB)を設定する回路は、前記のような抵抗回路を用い
るもの他、定電圧素子等を利用して形成するもの等であ
ってもよい。Upper and lower limit voltage (VA(!:
The circuit for setting VB) may be formed using a constant voltage element or the like, in addition to using a resistor circuit as described above.
充電電流は、抵抗により形成′してもよい。この場合に
は、抵抗とキャパシタとの時定数に従った非直線的な立
ち上がり特性を持つ三角波が形成される。また、放電経
路は単にスイッチのみであってもよい。この場合には、
三角波は立ち上がりと立ち下がりが非対称になる。The charging current may also be formed by a resistor. In this case, a triangular wave having non-linear rise characteristics according to the time constants of the resistor and capacitor is formed. Further, the discharge path may be simply a switch. In this case,
Triangular waves have asymmetrical rise and fall.
この発明は、マルチ三角波回路として広く利用できる。This invention can be widely used as a multi-triangular wave circuit.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、三角波を形成するキャパシタと、上記キャ
パシタに充電電流を供給する回路と、上記キャパシタの
放電動作を制御するスイッチ素子とからなる三角波発生
回路に対し、上記キャパシタの電位と設定された上限電
圧と下限電圧とを比較する電圧比較回路及びその比較出
力により制御されるラッチ回路を備えた複数の発振回路
の各ラッチ回路の出力を論理回路に供給し、その論理出
力により上記スイッチ素子を制御する。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows. That is, for a triangular wave generation circuit consisting of a capacitor that forms a triangular wave, a circuit that supplies charging current to the capacitor, and a switch element that controls the discharging operation of the capacitor, the voltage of the capacitor and the set upper limit voltage are determined. The output of each latch circuit of a plurality of oscillation circuits including a voltage comparison circuit that compares the voltage with a lower limit voltage and a latch circuit that is controlled by the comparison output is supplied to a logic circuit, and the switch element is controlled by the logic output.
この構成においては、1つの充放電電流発生回路のみを
動作させるものであるため、複数の発振回路を動作させ
るにも係わらず、三角波の特性のバラツキを単一発振回
路とはり同等に抑えることができる。In this configuration, only one charge/discharge current generation circuit is operated, so even though multiple oscillation circuits are operated, it is possible to suppress variations in triangular wave characteristics to the same level as with a single oscillation circuit. can.
第1図は、この発明の一実施例を示す同期型マルチ三角
波回路の回路図、
第2図は、そのノアゲート回路の一実施例を示す回路図
、
第3図は、その動作を説明するための波形図である。
03CI〜○SC4・・発振回路、VCI、VO2・・
コンパレータ、FF・・ランチ回i、G・・ノアゲート
回路、■・・充電用定電流源、2I・・放電用定電流源
、C・・キャパシタ、SW・・スイッチ
第 1 図
第 3 図
第2図Fig. 1 is a circuit diagram of a synchronous multi-triangular wave circuit showing an embodiment of the present invention, Fig. 2 is a circuit diagram showing an embodiment of the NOR gate circuit, and Fig. 3 is a diagram for explaining its operation. FIG. 03CI~○SC4...Oscillation circuit, VCI, VO2...
Comparator, FF... Launch circuit i, G... NOR gate circuit, ■... Constant current source for charging, 2I... Constant current source for discharging, C... Capacitor, SW... Switch Fig. 1 Fig. 3 Fig. 2 figure
Claims (1)
充電電流を供給する回路と、上記キャパシタの放電動作
を制御するスイッチ素子と、上記キャパシタの電位と設
定された上限電圧と下限電圧とを比較する電圧比較回路
及びその比較出力により制御されるラッチ回路を備えた
複数の発振回路と、上記複数の発振回路におけるラッチ
回路の出力を受けて上記スイッチ素子の制御信号を形成
する論理回路とを備えてなることを特徴とするマルチ三
角波回路。 2、上記電圧比較回路は、上限値と下限値に対応した一
対の電圧比較手段から構成され、ラッチ回路は、上記一
対の電圧比較手段の出力がセットとリッセト端子に供給
されるものであることを特徴とする特許請求の範囲第1
項記載のマルチ三角波回路。 3、上記キャパシタに充電電流を供給する回路は定電流
源からなり、キャパシタの放電動作を制御するスイッチ
素子は、上記充電電流を形成する定電流源の電流値より
大きな電流値の放電電流を形成する定電流源に直列に設
けられるものであることを特徴とする特許請求の範囲第
1項記載のマルチ三角波回路。[Claims] 1. A capacitor that forms a triangular wave, a circuit that supplies charging current to the capacitor, a switch element that controls discharging operation of the capacitor, and a potential of the capacitor and set upper and lower voltage limits. a plurality of oscillation circuits including a voltage comparison circuit that compares the voltage and a latch circuit that is controlled by the comparison output thereof; and a logic that receives the output of the latch circuit in the plurality of oscillation circuits and forms a control signal for the switch element. A multi-triangular wave circuit characterized by comprising a circuit. 2. The voltage comparison circuit is composed of a pair of voltage comparison means corresponding to an upper limit value and a lower limit value, and the latch circuit is such that the output of the pair of voltage comparison means is supplied to the set and reset terminals. Claim 1 characterized by
Multi-triangular wave circuit described in section. 3. The circuit that supplies charging current to the capacitor is composed of a constant current source, and the switch element that controls the discharging operation of the capacitor forms a discharge current with a current value larger than the current value of the constant current source that forms the charging current. 2. The multi-triangular wave circuit according to claim 1, wherein the multi-triangular wave circuit is connected in series with a constant current source.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23646388A JPH0286311A (en) | 1988-09-22 | 1988-09-22 | Multi triangle wave circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23646388A JPH0286311A (en) | 1988-09-22 | 1988-09-22 | Multi triangle wave circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0286311A true JPH0286311A (en) | 1990-03-27 |
Family
ID=17001116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23646388A Pending JPH0286311A (en) | 1988-09-22 | 1988-09-22 | Multi triangle wave circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0286311A (en) |
-
1988
- 1988-09-22 JP JP23646388A patent/JPH0286311A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5617015A (en) | Multiple output regulator with time sequencing | |
CN105099186B (en) | Minimum on-time control for low load DC/DC converter | |
EP1852960A2 (en) | Buck-boost control logic for PWM regulator | |
US7005836B1 (en) | Differential power supply controller and method therefor | |
US7583113B2 (en) | Sawtooth oscillator having controlled endpoints and methodology therefor | |
JP4265894B2 (en) | DC / DC converter control circuit and DC / DC converter | |
JP3648223B2 (en) | DC-DC converter and DC-DC converter drive circuit | |
US6822884B1 (en) | Pulse width modulated charge pump | |
US6587006B2 (en) | Oscillator circuit | |
JPH01136419A (en) | Oscillation circuit | |
JP3963421B2 (en) | Controlled oscillation system and method | |
JP3919991B2 (en) | Multi-stage pulse generation circuit for flash memory device | |
CN115102384A (en) | Soft start control circuit, control method thereof and power supply circuit | |
JPH0286311A (en) | Multi triangle wave circuit | |
JP2718068B2 (en) | Amplitude control trapezoidal wave generator | |
JPH05226984A (en) | Triangle wave oscillation circuit | |
CN113394968B (en) | Charge pump circuit | |
JP2003051740A (en) | Semiconductor integrated circuit | |
KR100205246B1 (en) | Oscillator | |
JPS641797Y2 (en) | ||
JP2567732Y2 (en) | Step motor constant current drive circuit | |
JPH03117912A (en) | Pulse generating circuit | |
JPH04240917A (en) | Pulse signal processing circuit | |
JPH0378004B2 (en) | ||
JPH0245378B2 (en) |