JPH0284007A - Circuit breaker - Google Patents

Circuit breaker

Info

Publication number
JPH0284007A
JPH0284007A JP23286288A JP23286288A JPH0284007A JP H0284007 A JPH0284007 A JP H0284007A JP 23286288 A JP23286288 A JP 23286288A JP 23286288 A JP23286288 A JP 23286288A JP H0284007 A JPH0284007 A JP H0284007A
Authority
JP
Japan
Prior art keywords
signal
circuit
time data
sampling
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23286288A
Other languages
Japanese (ja)
Inventor
Katsuhiro Furukawa
勝浩 古川
Masa Ozaki
尾崎 雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23286288A priority Critical patent/JPH0284007A/en
Publication of JPH0284007A publication Critical patent/JPH0284007A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify the circuitry and to eliminate output level regulating work by providing a signal selecting means, an A/D converter and a signal processor for controlling trip operation based on the magnitude of each phase load current represented by sampling signals fed from the A/D converter. CONSTITUTION:Analog phase voltage signals Va, Vb, Vc are fed from a current detecting means 11 through lines 8a, 8b, 8c to a signal selecting means 14. The signal selecting means 14 executes selective operation for passing the analog voltage signals Va, Vb, Vc alternatively in predetermined order, repeatedly based on an external operation command signal. Output from the signal selecting means 14 is fed to an A/D converter 16 which provides a converted output to a signal processor, i.e., a microcomputor 17. The microcomputor 17 controls trip operation where main circuit contacts 2a-2c are opened based on a load current level represented by a digital input voltage signal.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、事故電流を検出したときに主回路接点を開放
させるという引き外し動作を行なう回路しゃ断器に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a circuit breaker that performs a tripping operation of opening a main circuit contact when a fault current is detected.

(従来の技術) この種の回路しゃ断器の一例として、特開昭62−17
3930号公報に記載されたものが知られており、これ
は概路次に述べるような構成となっている。即ち、三相
交流電源と各相用の主回路導体との間には、夫々主回路
接点を介在させており、これら主回路接点は、自動引き
外し装置が駆動されるのに応じて開放されるようになっ
ている。上記各相の主回路導体には、これらに流れる負
荷電流を検出する各相用変流器を夫々設けており、その
変流器の二次側出力は個別に全波整流された後に、各相
用負担回路において各相の負荷電流値を示す三種類のア
ナログ電圧信号に変換される。上記負担回路の出力側に
は最人相弁別回路を設けており、この弁別回路は上記各
相のアナログ電圧信号のうち最大の信号を選択して信号
変換回路に与える。この信号変換回路は、入力されたア
ナログ電圧信号の実効値または平均値を演算するように
なっており、その演算結果値はA−D変換回路によりデ
ジタル電圧信号に変換された後にマイクロコンピュータ
に与えられる。このマイクロコンピュータは、入力され
たデジタル電圧信号により示される負荷電流値のレベル
判別を行ない、斯かるレベル判別結果に基づいて所定の
時限動作を行なった後に前記自動引き外し装置を駆動し
、以て主回路接点を開放させるという引き外し動作を行
う。
(Prior art) As an example of this type of circuit breaker,
A device described in Japanese Patent No. 3930 is known, and has a configuration as outlined below. That is, main circuit contacts are interposed between the three-phase AC power supply and the main circuit conductors for each phase, and these main circuit contacts are opened when the automatic tripping device is driven. It has become so. The main circuit conductors of each phase mentioned above are each equipped with a current transformer for each phase that detects the load current flowing through them, and the secondary output of the current transformer is individually full-wave rectified. In the phase load circuit, it is converted into three types of analog voltage signals indicating the load current value of each phase. A maximum phase discrimination circuit is provided on the output side of the burden circuit, and this discrimination circuit selects the largest signal among the analog voltage signals of each phase and supplies it to the signal conversion circuit. This signal conversion circuit calculates the effective value or average value of the input analog voltage signal, and the calculation result value is converted into a digital voltage signal by the A-D conversion circuit and then sent to the microcomputer. It will be done. This microcomputer determines the level of the load current value indicated by the input digital voltage signal, performs a predetermined timed operation based on the level determination result, and then drives the automatic tripping device. Performs a tripping operation to open the main circuit contacts.

(発明が解決しようとする課題) 上記従来構成の回路しゃ断器では、各相用のアナログ電
圧信号のうち最大電圧レベルの信号の弁別並びに斯様に
弁別されたアナログ電圧信号の実効値または平均値の演
算のために、多数のアナログ回路素子を含む構成であっ
て回路構成の複雑化やコストの上昇を伴うという事情下
にある最人相弁別回路及び信号変換回路を利用している
。このため、全体の製造コストの高騰を招くばかりか、
これら最人相弁別回路及び信号変換回路の出力レベルを
yA整するための面倒な作業が必要となる問題点があっ
た。
(Problems to be Solved by the Invention) In the circuit breaker having the above-mentioned conventional configuration, it is difficult to discriminate the signal with the maximum voltage level among the analog voltage signals for each phase, and the effective value or average value of the analog voltage signal discriminated in this way. For the calculation, a most human face discrimination circuit and a signal conversion circuit are used, which have a configuration including a large number of analog circuit elements, which complicates the circuit configuration and increases costs. This not only causes a rise in overall manufacturing costs, but also
There is a problem in that a troublesome work is required to adjust the output levels of the human face discrimination circuit and the signal conversion circuit to yA.

本発明は上記のような問題点を解決するためになされた
もので、その目的は、回路構成の簡単化により安価にで
きると共に、面倒な調整作業を不要にでき、しかも電源
周波数の如何に拘らず安定した保護動作を行ない得る等
の効果を奏する回路しゃ断器を提供するにある。
The present invention has been made to solve the above-mentioned problems.The purpose of the present invention is to simplify the circuit configuration to reduce the cost, eliminate the need for troublesome adjustment work, and provide a system that can be used regardless of the power frequency. It is an object of the present invention to provide a circuit breaker that exhibits effects such as being able to perform stable protection operations.

[発明の構成] (課題を解決するための手段) 本発明は上記目的を達成するために、複数相の交流電路
に流れる各槽負荷電流を検出する電流検出手段を備え、
この電流検出手段からの各相同アナログ電圧信号により
示される負荷電流値に基づいて引き外し動作を実行する
ようにした回路しや断器において、前記電流検出手段か
らの各相同アナログ電圧信号を所定の順序で択一的に通
過させるという選択動作を緑返す信号選択手段、この信
号選択手段を通過したアナログ電圧信号をデジタル変換
するA−D変換回路、並びにこのA−D変換回路からの
デジタル電圧信号を時分割しながらサンプリングすると
共にそのサンプリング信号により示される各相の負荷電
流値に基づいて前記引き外し動作を実行する信号処理回
路を夫々設けた上で、前記信号処理回路による前記デジ
タル電圧信号のサンプリングが不定周期で行なわれるよ
うに構成したものである。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention includes current detection means for detecting each tank load current flowing in a multi-phase AC circuit,
In a circuit or disconnector that performs a tripping operation based on a load current value indicated by each phase-in analog voltage signal from the current detection means, each phase-in phase analog voltage signal from the current detection means is connected to a predetermined value. A signal selection means that returns a selection operation of selectively passing the signal in green, an A-D conversion circuit that digitally converts the analog voltage signal that has passed through the signal selection means, and a digital voltage signal from the A-D conversion circuit. A signal processing circuit that samples the digital voltage signal in a time-division manner and executes the tripping operation based on the load current value of each phase indicated by the sampling signal is provided, and the digital voltage signal is processed by the signal processing circuit. This configuration is such that sampling is performed at irregular intervals.

このとき、信号処理回路を、予め記憶した腹数種類の時
間データの中から選択した特定時間データに基づいたタ
イマ動作により前記デジタル電圧信号のサンプリング間
隔を決定すると共に、そのサンプリング毎に上記記憶デ
ータの中から新たな特定時間データを選択する構成とし
ても良い。
At this time, the signal processing circuit determines the sampling interval of the digital voltage signal by a timer operation based on specific time data selected from several types of time data stored in advance, and at the same time determines the sampling interval of the digital voltage signal at each sampling time. A configuration may also be adopted in which new specific time data is selected from among them.

また、信号処理回路を、予め記憶した複数捕類の時間デ
ータに基づいて上述同様にデジタル電圧13号のサンプ
リング間隔を決定する構成とした上で、そのサンプリン
グ回数が所定値に達する毎に新たな特定時間データを選
択する構成としても良い。
In addition, the signal processing circuit is configured to determine the sampling interval of digital voltage No. 13 in the same manner as described above based on time data of multiple captures stored in advance, and each time the number of samplings reaches a predetermined value, a new A configuration may also be adopted in which specific time data is selected.

さらに、信号処理回路をマイクロコンピュータにより構
成し、入力されるデジタル電圧信号に基づいて少なくと
も負荷電流の実効値若しくは平均値の演算を行なうと共
に、その演算結果に基づいて引き外し動作を実行するよ
うに構成することもできる。
Further, the signal processing circuit is configured by a microcomputer, and calculates at least the effective value or average value of the load current based on the input digital voltage signal, and executes a tripping operation based on the calculation result. It can also be configured.

(作用) 電流検出手段からは、複数相の交流電路に流れる負荷電
流値に応じた電圧レベルの各槽周アナログ電圧信号が出
力される。すると、信号選択手段が、上記各槽周アナロ
グ電圧信号を所定の順序で択一的に通過させると共に、
A−D変換回路が上記信号選択手段を通過したアナログ
電圧信号をデジタル変換するようになる。この結果、A
−D変換回路からは、複数相の交流電路に流れる負荷電
流値に対応したデジタル電圧信号が各相毎に繰返し出力
される。そして、信号処理回路にあっては、斯様に出力
されるデジタル電圧信号を時分割しながらサンプリング
すると共に、そのサンプリング信号により示される各相
の負荷電流値に基づいて引き外し動作を実行する。従っ
て、引き外し動作のための演算処理をデジタル/2号に
よって行なうことができる。このとき、上記のような各
相の負荷電流値の演算精度を高めるためには、サンプリ
ング周期を早めてサンプルとなるデジタル電圧信号の数
を増やせば良いが、そのサンプリング周期が一定であっ
た場合には、特に可変周波数電源が利用されたときに電
源周波数と上記サンプリング周期とが不用意に同期する
ことがあり、このときにはサンプルの普遍性が劣ること
になって負荷電流値の演算精度が大幅に低下する虞があ
る。
(Function) The current detection means outputs analog voltage signals for each tank circumference at a voltage level corresponding to the load current value flowing through the AC circuit of multiple phases. Then, the signal selection means selectively passes each of the tank circumferential analog voltage signals in a predetermined order, and
The A-D conversion circuit digitally converts the analog voltage signal that has passed through the signal selection means. As a result, A
The -D conversion circuit repeatedly outputs a digital voltage signal corresponding to the load current value flowing through the AC line of multiple phases for each phase. The signal processing circuit samples the output digital voltage signal in a time-division manner, and performs a tripping operation based on the load current value of each phase indicated by the sampling signal. Therefore, the arithmetic processing for the tripping operation can be performed by digital No. 2. At this time, in order to improve the calculation accuracy of the load current value of each phase as described above, it is possible to increase the number of digital voltage signals to be sampled by accelerating the sampling period, but if the sampling period is constant In this case, especially when a variable frequency power supply is used, the power supply frequency and the above-mentioned sampling period may be inadvertently synchronized, and in this case, the universality of the sample becomes poor, and the calculation accuracy of the load current value is greatly reduced. There is a risk of a decline in

これに対して本発明では、デジタル電圧信号のサンプリ
ングが不定周期で行なわれるから、可変周波数電源が利
用される場合であっても、その電源周波数と上記サンプ
リング周期とが不用意に同期してしまうことがなくなる
In contrast, in the present invention, sampling of the digital voltage signal is performed at irregular intervals, so even if a variable frequency power supply is used, the power supply frequency and the sampling cycle may be inadvertently synchronized. Things will go away.

また、信号処理回路が、複数種類の記憶時間データの中
から選択した特定時間データによりサンプリング間隔を
決定すると共に、そのサンプリング毎に上記記憶データ
の中から新たな特定時間データを選択する構成とされた
場合には、上記デジタル電圧信号のサンプリング間隔が
毎回変わるようになり、電源周波数とサンプリング周期
とが不用意に同期してしまうことがなくなる。
Further, the signal processing circuit is configured to determine the sampling interval based on specific time data selected from a plurality of types of stored time data, and select new specific time data from among the stored data for each sampling. In this case, the sampling interval of the digital voltage signal changes every time, and the power supply frequency and the sampling period will not be inadvertently synchronized.

さらに、信号処理回路が、複数種類の記憶時間データの
中から選択した特定時間データによりサンプリング間隔
を決定すると共に、そのサンプリング回数が所定値に達
する毎に上記記憶データの中から新たな特定時間データ
を選択する構成とされた場合には、上記デジタル電圧信
号のサンプリング間隔は、そのサンプリングが所定回数
行なわれる毎に変わるようになり、従ってこの場合にも
電源周波数とサンプリング周期とが不用意に同期してし
まうことがなくなる。
Further, the signal processing circuit determines the sampling interval based on specific time data selected from among multiple types of stored time data, and each time the number of samplings reaches a predetermined value, new specific time data is generated from among the stored data. In this case, the sampling interval of the digital voltage signal changes every time the sampling is performed a predetermined number of times, so that the power supply frequency and the sampling period may be inadvertently synchronized in this case as well. You won't have to do anything like that.

加えて、信号処理回路をマイクロコンピュータにより構
成すると共に、斯かる信号処理回路による前記引き外し
動作のための演算処理を、デジタル電圧信号に基づいた
負荷電流の実効値若しくは平均値の演算結果により行な
うようにした場合には、その引き外し動作の精度が良く
なる。
In addition, the signal processing circuit is configured by a microcomputer, and the signal processing circuit performs arithmetic processing for the tripping operation based on the calculation result of the effective value or average value of the load current based on the digital voltage signal. In this case, the accuracy of the tripping operation is improved.

(実施例) 以下、本発明の第1の実施例について、第1図乃至第3
図を参照しながら説明する。
(Example) Hereinafter, the first example of the present invention will be described with reference to FIGS. 1 to 3.
This will be explained with reference to the figures.

全体の電気的構成の概略を示す第1図において、la、
lb、lcはA、B、C各相より成る三相交流電源に接
続される電源側端子で、これらは夫々主回路接点2a、
2b、2c及び交流電路たる主回路導体3a、3b、3
cを介して負荷側端子4a、4b、4cに接続されてい
る。5a、5b。
In FIG. 1 schematically showing the overall electrical configuration, la,
lb and lc are power supply side terminals connected to a three-phase AC power supply consisting of A, B, and C phases, and these are the main circuit contacts 2a and 2a, respectively.
2b, 2c and main circuit conductors 3a, 3b, 3 which are AC circuits.
It is connected to load side terminals 4a, 4b, and 4c via c. 5a, 5b.

5Cは各相の主回路導体3a、3b、3cを夫々−次側
導体とした変流器、6a、6b、6cはA。
5C is a current transformer in which the main circuit conductors 3a, 3b, and 3c of each phase are secondary conductors, and 6a, 6b, and 6c are A.

B、C各相用の変流器5a、5b、5cの二次側出力を
仝波整流する整流回路である。このとき、整流回路6a
、6b、6cの負側の各出力端子はライン7に共通に接
続され、正側の各出力端子は夫々ライン8a、8b、8
cに接続されている。
This is a rectifier circuit that rectifies the secondary side outputs of current transformers 5a, 5b, and 5c for each phase of B and C. At this time, the rectifier circuit 6a
, 6b, 6c are commonly connected to line 7, and their positive output terminals are connected to lines 8a, 8b, 8, respectively.
connected to c.

9a、9b、9Cは整流回路5a、  6b、  6c
の出力電流を各槽周のアナログ電圧信号に変換する負担
回路であり、これらは第2図に示すように、前記ライン
8a、8b、8cと後述する電源回路10との間に夫々
抵抗R1,R2,R3を接続することにより構成されて
いる。従って、ライン8a、8b、8cには各抵抗R1
,R2,R3での電圧降下に応じたアナログ電圧信号V
a、Vb。
9a, 9b, 9C are rectifier circuits 5a, 6b, 6c
As shown in FIG. 2, these circuits are responsible for converting the output current of the circuit into an analog voltage signal for each cycle of the tank, and as shown in FIG. It is constructed by connecting R2 and R3. Therefore, lines 8a, 8b, 8c each have a resistor R1.
, R2, R3
a, Vb.

Vcが出力されるものであり、各アナログ電圧信号Va
、Vb、Vcの電圧レベルは、各相の負荷電流値1a、
Ib、Icに応じたものとなる。つまり、以上述べた変
流器5a〜5c、整流回路68〜6c及び負担回路98
〜9Cによって、主回路導体3a、3b、3cに流れる
A、B、C各相の負荷電流を検出するための電流検出手
段11が構成されている。
Vc is output, and each analog voltage signal Va
, Vb, and Vc are the load current value 1a of each phase,
It depends on Ib and Ic. In other words, the current transformers 5a to 5c, the rectifier circuits 68 to 6c, and the burden circuit 98 described above.
~9C constitute a current detection means 11 for detecting the load current of each phase of A, B, and C flowing through the main circuit conductors 3a, 3b, and 3c.

そして、上記のような電流検出手段11からライン8a
、8b、3cに夫々出力される各槽周アナログ電圧信号
Va、Vb、Vcは、ダイオード12a、12b、12
cより成るダイオードOR回路12を介してライン13
に与えられると共に、信号選択手段14に与えられるよ
うになっている。
Then, the line 8a is connected to the current detection means 11 as described above.
, 8b, 3c, respectively, are outputted to diodes 12a, 12b, 12.
line 13 through a diode OR circuit 12 consisting of
The signal is applied to the signal selection means 14 as well as to the signal selection means 14.

上記fJ号選択手段14は、アナログ電圧信号Va。The fJ number selection means 14 selects the analog voltage signal Va.

Vb、Vcを所定の順序で択一的に通過させるという選
択動作を、外部からの動作指令信号に基づいて繰返し実
行するものであり、その具体的な構成については後述す
ることにする。15は信号選択手段14の出力を増幅す
る差動増幅回路で、これの具体的構成も後述することに
する。
The selection operation of selectively passing Vb and Vc in a predetermined order is repeatedly executed based on an operation command signal from the outside, and its specific configuration will be described later. Reference numeral 15 denotes a differential amplifier circuit for amplifying the output of the signal selection means 14, and the specific configuration thereof will be described later.

16は差動増幅回路15の出力(つまりアナログ電圧信
号Va、Vb、Vc)をデジタル変換するA−D変換回
路で、その変換出力は信号処理回路であるマイクロコン
ピュータ17に与えられる。
Reference numeral 16 denotes an A-D converter circuit that digitally converts the output (that is, analog voltage signals Va, Vb, Vc) of the differential amplifier circuit 15, and the converted output is given to the microcomputer 17, which is a signal processing circuit.

このマイクロコンピュータ17は、入力されたデジタル
電圧信号により示される負荷電流値に基づいて主回路接
点2a〜2Cを開放させるという引き外し動作を制御す
るためのものであり、その具体的制御内容については後
述する。また、マイクロコンビュ〜り17は、前記信号
選択手段14の制御も行なうように構成されており、そ
の出力ボートP1から信号選択手段14を動作させるた
めの動作指令信号Sa、Sb、Scを出力する。そして
、マイクロコンピュータ17の出力ボートP。はサイリ
スタ18のゲートに接続されており、このサイリスタ1
8は、そのアノードが釈放形の引き外し装置19を介し
てライン13に接続されていると共に、カソードがライ
ン7に接続されている。上記引き外し装置19は、サイ
リスク18のオンに応じて通電されたときに図示しない
引き外し機構を介して主回路接点2a、2b、2cを開
放するin成となっている。20はライン13及びライ
ン7間に図示極性の定電圧ダイオード21を介して接続
された限時制御回路で、これは定電圧ダイオード21の
ブレークダウンに応じて通電状態となったときに、その
印加7は圧の大小に応じた限時時間経過後にトリガパル
スを出力して前記サイリスタ18のゲートに与えるよう
に構成されている。尚、信号選択手段14.A−D変換
回路16及びマイクロコンピュータ17の電源は、前記
電源回路10から得るようになっている。
This microcomputer 17 is for controlling the tripping operation of opening the main circuit contacts 2a to 2C based on the load current value indicated by the input digital voltage signal. This will be explained later. The microcomputer 17 is also configured to control the signal selection means 14, and outputs operation command signals Sa, Sb, and Sc for operating the signal selection means 14 from its output port P1. . And the output port P of the microcomputer 17. is connected to the gate of thyristor 18, and this thyristor 1
8 has its anode connected to line 13 via a release type trip device 19 and its cathode connected to line 7. The tripping device 19 is an in-type device that opens the main circuit contacts 2a, 2b, and 2c via a tripping mechanism (not shown) when energized in response to turning on the cyrisk 18. 20 is a time-limited control circuit connected between the line 13 and the line 7 via a constant voltage diode 21 with the polarity shown in the figure. is configured to output a trigger pulse and apply it to the gate of the thyristor 18 after a time limit corresponding to the magnitude of the pressure has elapsed. Note that the signal selection means 14. Power for the A-D conversion circuit 16 and the microcomputer 17 is obtained from the power supply circuit 10.

第2図には信号選択手段14及び差動増幅回路15の具
体的な構成例が関連回路と共に示されており、以下この
第2図について説明する。即ち、前にも述べたように負
担回路9a、9b、9cを構成する抵抗R1,R2,R
3は、ライン8a。
FIG. 2 shows a specific example of the configuration of the signal selection means 14 and the differential amplifier circuit 15 together with related circuits, and FIG. 2 will be described below. That is, as mentioned before, the resistors R1, R2, and R constituting the burden circuits 9a, 9b, and 9c
3 is line 8a.

8b、8cと電源回路10との間に接続されている。こ
の電源回路10は、これに接続されたライン22にアナ
ロググランド電圧を出力するようなっており、このライ
ン22及び前記抵抗RI  R2、R3が共通に接続さ
れたライン23間に正電圧を出力すると共に、ライン2
2及び前記ライン7間に負電圧を出力する二電源型に構
成されている。
It is connected between 8b, 8c and the power supply circuit 10. This power supply circuit 10 outputs an analog ground voltage to a line 22 connected to it, and outputs a positive voltage between this line 22 and a line 23 to which the resistors RI R2 and R3 are commonly connected. along with line 2
It is configured as a dual power supply type that outputs a negative voltage between the line 2 and the line 7.

信号選択手段14において、24a、24b。In the signal selection means 14, 24a, 24b.

24Cはアナログスイッチで、これらの各入力端端子は
夫々抵抗R4,R5,RGを介して前記ライン8a、8
b、8cに接続され、また各出力側端子はライン25に
共通に接続されている。このとき、上記ライン25は抵
抗R7を介してアナロググランド電位のライン22に接
続されており、この抵抗R7にはノイズ吸収用のコンデ
ンサC1が並列接続されている。上記各アナログスイッ
チ24a、24b、24cは、そのゲート端子に前記マ
イクロコンピュータ17からの動作指令信号Sa、Sb
、Scを受けるようになっており、その信号入力状態で
導通ずるようになっている。また、信号選択手段14に
おいて、アナログスイッチ24a、24b、24cの各
入力側端子ニハ、これらのオフ時に過大電圧が印加され
ることを阻止するためのダイオードDl、D2.D3の
各アノードが夫々接続されており、これらダイオードD
、、D2.D3の各カソードは前記ライン23に共通に
接続されている。
24C is an analog switch, and each of these input terminals is connected to the lines 8a and 8 through resistors R4, R5, and RG, respectively.
b and 8c, and each output side terminal is commonly connected to line 25. At this time, the line 25 is connected to the analog ground potential line 22 via a resistor R7, and a noise absorbing capacitor C1 is connected in parallel to this resistor R7. Each of the analog switches 24a, 24b, 24c receives operation command signals Sa, Sb from the microcomputer 17 at its gate terminals.
, Sc, and becomes conductive in the signal input state. Further, in the signal selection means 14, diodes Dl, D2, . Each anode of D3 is connected respectively, and these diodes D
,,D2. Each cathode of D3 is commonly connected to the line 23.

一方、差動増幅回路15において、26はライン23及
び7を電源としたオペアンプで、その非反転入力端子(
十)がライン25に接続されていると共に、反転入力端
子(−)が抵抗R8を介してライン23に接続されてい
る。また、オペアンプ26の出力端子と反転入力端子(
−)との間には帰還抵抗R9及びノイズ吸収用コンデン
サC2の並列回路が接続されている。尚、この場合にお
いて、抵抗R4〜R9の抵抗値をその符号で表わした場
合、各抵抗値は、R4−R5絢RG −R8=Ra S
R7−R9−Rbとなるように設定されている。
On the other hand, in the differential amplifier circuit 15, 26 is an operational amplifier using lines 23 and 7 as power supplies, and its non-inverting input terminal (
10) is connected to line 25, and the inverting input terminal (-) is connected to line 23 via resistor R8. In addition, the output terminal of the operational amplifier 26 and the inverting input terminal (
-) is connected with a parallel circuit of a feedback resistor R9 and a noise absorbing capacitor C2. In addition, in this case, when the resistance values of the resistors R4 to R9 are expressed by their signs, each resistance value is R4-R5絢RG-R8=RaS
It is set to become R7-R9-Rb.

さて、以下においては、上記構成の作用についてマイク
ロコンピュータ17による制御内容を示す第3図も参照
しながら説明する。尚、この第3図はマイクロコンピュ
ータ17の制御内容のうち本発明の要旨に直接関係した
部分のみを示すものである。しかして、今、主回路導体
3a、  3b。
Now, below, the operation of the above configuration will be explained with reference also to FIG. 3, which shows the contents of control by the microcomputer 17. It should be noted that FIG. 3 shows only those parts of the control contents of the microcomputer 17 that are directly related to the gist of the present invention. Now, the main circuit conductors 3a and 3b.

3Cに負荷電流が流れた状態では、ライン8a。3C, line 8a.

8b、8cにアナログ電圧信号Va、Vb、Vcが出力
されるようになるため、電源回路10が機能して信号選
択手段14.差動増幅回路15.A−〇変換回路16及
びマイクロコンピュータ17に電源が与えられるように
なる。
Since the analog voltage signals Va, Vb, and Vc are output to the terminals 8b and 8c, the power supply circuit 10 functions and the signal selection means 14. Differential amplifier circuit 15. Power is now supplied to the A-0 conversion circuit 16 and the microcomputer 17.

このような電源投入状態で、主回路導体3a。In this power-on state, the main circuit conductor 3a.

3b、3cに短絡i1を故に至らない小規模の事故電流
が流れたときには、次のように作用する。即ち、電流検
出手段11からライン8 g 、 8 b 、 8 c
 l:対し、A、B、C各相の負荷電流値1a、Ib。
When a small-scale fault current flows through 3b and 3c due to the short circuit i1, the following actions occur. That is, lines 8g, 8b, 8c from the current detection means 11
l: On the other hand, the load current values 1a and Ib of each phase of A, B, and C.

Icに夫々対応した電圧レベルのアナログ電圧信号Va
、Vb、Vcが出力されるものであり、これら電圧信号
Va、Vb、Vcの波形は周知のように絶対直波形とな
る。ここで、電源回路10によってライン23及び22
間に出力される電圧をVzとした場合、Va、Vb、V
cは次式で表わされる。
Analog voltage signals Va with voltage levels corresponding to Ic, respectively.
, Vb, and Vc are output, and the waveforms of these voltage signals Va, Vb, and Vc are absolute direct waveforms, as is well known. Here, the lines 23 and 22 are connected by the power supply circuit 10.
If the voltage output between them is Vz, then Va, Vb, V
c is expressed by the following formula.

Va−RI Ia+Vz Vb−R2lb+Vz Vc−R31c+Vz 一方、マイクロコンピュータ17は、動作指令信号Sa
、Sb、Scをこの順に時分割した状態で所定周期にて
反復出力して信号選択手段14に与えることにより、ア
ナログ電圧信号Va、Vb。
Va-RI Ia+Vz Vb-R2lb+Vz Vc-R31c+Vz On the other hand, the microcomputer 17 receives the operation command signal Sa
.

Vcの選択動作を行なう。この場合、動作指令信号Sa
が出力された期間にはアナログスイッチ24aが導通し
、ライン8aに出力されたアナログ電圧信号Vaが、抵
抗R4,アナログスイッチ24a及びライン25を介し
て差動増幅回路15内のオペアンプ26の非反転入力端
子(+)に与えられる。また、動作指令信号sb及びS
c出力された各期間には、アナログスイッチ24b及び
24cの各導通に応じて、ライン8b及び8Cに出力さ
れたアナログ電圧信号vb及びVcが、夫々抵抗R5,
アナログスイッチ24b、ライン25或は抵抗RQ、ア
ナログスイッチ24C,ライン25を介してオペアンプ
26の非反転入力端子(+)に与えられる。このとき、
上記ライン25は、アナロググランド電位のライン22
に対して抵抗R7を介して接続されているから、上記の
ようにアナログスイッチ24 a、24 b、24 c
の各導通に応じてオペアンプ26の非反転入力端子(+
)に夫々与えられるアナログ電圧信号v’a。
A selection operation of Vc is performed. In this case, the operation command signal Sa
is output, the analog switch 24a is conductive, and the analog voltage signal Va output to the line 8a is passed through the resistor R4, the analog switch 24a, and the line 25 to the non-inverting operational amplifier 26 in the differential amplifier circuit 15. Given to input terminal (+). In addition, operation command signals sb and S
During each period when the analog voltage signals vb and Vc are output to the lines 8b and 8C, the analog voltage signals vb and Vc are applied to the resistors R5 and 8C, respectively, in accordance with the conduction of the analog switches 24b and 24c.
It is applied to the non-inverting input terminal (+) of the operational amplifier 26 via the analog switch 24b, line 25 or resistor RQ, analog switch 24C, and line 25. At this time,
The line 25 is the analog ground potential line 22.
Since the analog switches 24 a, 24 b, 24 c are connected to each other via the resistor R7 as described above,
The non-inverting input terminal (+
) are applied to the analog voltage signals v'a, respectively.

V’b、V’eは、ライン22の電位を基準とした場合
に次式で与えられる。但し、次式においてV。
V'b and V'e are given by the following equations when the potential of the line 22 is used as a reference. However, in the following formula, V.

はライン22の電位(アナロググランド電位)である。is the potential of line 22 (analog ground potential).

V’a = (R11a+Vz−Vo) R7/ (R
4+R7)V’b  −(R21b+Vz−Vo)R7
/  (R5+R7)V’c = (R31c+Vz−
Vo) R7/ (R6+R7)しかして、オペアンプ
26には、その反転入力端子(−)に対しライン23か
らライン22の電位を基準として(Vz−Vo)で示さ
れる値の電圧が抵抗R8を介して与えられ、また、非反
転入力端子(+)に対し上記アナログ電圧信号v’a。
V'a = (R11a+Vz-Vo) R7/ (R
4+R7)V'b-(R21b+Vz-Vo)R7
/ (R5+R7)V'c = (R31c+Vz-
Vo) R7/ (R6+R7) Therefore, the operational amplifier 26 receives a voltage of a value shown by (Vz-Vo) with respect to its inverting input terminal (-) using the potential from the line 23 to the line 22 as a reference via the resistor R8. The analog voltage signal v'a is given to the non-inverting input terminal (+).

V’b、V’cの何れかが入力されるため、そのオペア
ンプ26による増幅出力電圧は、次式で得られる。但し
、以下においては、アナログ電圧信号Va、  V’b
、 V’cが入力された各場合におけるオペアンプ26
の増幅出力電圧をアナロググランド電位を基準として夫
々V xa、  V xb、  V xcとして表わす
ことにする。
Since either V'b or V'c is input, the amplified output voltage by the operational amplifier 26 is obtained by the following equation. However, in the following, analog voltage signals Va, V'b
, the operational amplifier 26 in each case where V'c is input.
The amplified output voltages of are expressed as Vxa, Vxb, and Vxc, respectively, with the analog ground potential as a reference.

Vxa=  V’a (R8+R9) /Rg −(V
z−Vo) R9/R8Vxb−V’b (R8+R9
) /R8−(Vz−Vo) R9/R8VXC−V’
c (R8+l?9) /R8−(Vz−Vo) R9
/R11ここで、R4−R5−Re =R8−Raに設
定され、且つR7−R9−Rbに設定されているから、
V ’a、  V ’b、  V ’c及びV Xa、
  V Xb、  V Xeは夫々次式で得られる。
Vxa= V'a (R8+R9) /Rg - (V
z-Vo) R9/R8Vxb-V'b (R8+R9
) /R8-(Vz-Vo) R9/R8VXC-V'
c (R8+l?9) /R8-(Vz-Vo) R9
/R11 Here, since R4-R5-Re = R8-Ra and R7-R9-Rb,
V'a, V'b, V'c and VXa,
V Xb and V Xe are obtained by the following formulas, respectively.

V’a −(R11a+vz−Vo) Rb/ (1?
a+Rb)V ’b −(R21b+ Vz −Vo)
 Rb/ (Ra+ Rb)V’c−(R31cm11
z−Vo)  Rb/  (Ra+Rb)Vxa −V
’a (Ra+Rb) /Ra −(Vz−Vo) R
h/Ra−Iat?IRb/ Ra Vxb −V’b (Ra+Rb) /Ra −(vz
−Vo) R9/R11IbR2Rb/ I?a Vxc= V’c (Ra+Rb) /Ra −(Vz
−vo) Rb/Ra−IcR3Rb/ Ra 以上のようにして、マイクロコンピュータ17にて信号
選択手段14を制御することにより、差動増幅回路15
の出力端子から、A、B、C各相の負荷電流値1a、I
b、Icに比例した電圧レベルのアナログ電圧信号V 
xa、  V xb、  V xcを取出すことができ
るものである。この場合、負担回路9a、9b、9cを
構成する各抵抗R1、R2。
V'a - (R11a+vz-Vo) Rb/ (1?
a+Rb)V'b-(R21b+Vz-Vo)
Rb/ (Ra+ Rb)V'c-(R31cm11
z−Vo) Rb/ (Ra+Rb)Vxa −V
'a (Ra+Rb) /Ra - (Vz-Vo) R
h/Ra-Iat? IRb/ Ra Vxb -V'b (Ra+Rb) /Ra -(vz
-Vo) R9/R11IbR2Rb/I? a Vxc= V'c (Ra+Rb) /Ra - (Vz
-vo) Rb/Ra-IcR3Rb/Ra By controlling the signal selection means 14 with the microcomputer 17 as described above, the differential amplifier circuit 15
From the output terminal of the A, B, C phase load current value 1a, I
b, an analog voltage signal V with a voltage level proportional to Ic
It is possible to extract xa, V xb, and V xc. In this case, each resistor R1, R2 constitutes the load circuits 9a, 9b, 9c.

R3を等しく設定しておけば、上記各アナログ電圧信号
V xa、 V xb、 V xcを同じ基準で比較す
ることができる。このように得られたアナログ電圧信号
V xa、 V xb、 V y:cは、A−D変換回
路16によりデジタル電圧信号に変換される。
By setting R3 equal, the analog voltage signals Vxa, Vxb, and Vxc can be compared using the same standard. The analog voltage signals Vxa, Vxb, Vy:c obtained in this way are converted into digital voltage signals by the AD conversion circuit 16.

しかして、マイクロコンピュータ17は、上述したよう
な動作指令信号Sa、Sb、Scによる信号選択手段1
4の時分割制御時には、A−D変換回路16の変換動作
も同時に時分割制御するようになっており、これにより
各相負荷電流値1a。
Therefore, the microcomputer 17 uses the signal selection means 1 based on the operation command signals Sa, Sb, and Sc as described above.
4, the conversion operation of the A-D conversion circuit 16 is also time-division controlled at the same time, so that each phase load current value 1a.

Ib、Icに比例したデジタル電圧信号のサンプリング
をA−D変換回路16を通じて行なう。斯様なサンプリ
ングは、具体的には第3図に示すように行なわれるもの
であり、以下これについて説明する。
A digital voltage signal proportional to Ib and Ic is sampled through the A/D conversion circuit 16. Specifically, such sampling is performed as shown in FIG. 3, and will be explained below.

即ち、第3図において、マイクロコンピュータ17は、
その?l!i投人に応じて初期化ステップaを実行し、
この後には例えば内部カウンタに設定された変数Kを初
期値「1」にセットする(ステップb)。この後にはス
テップCにおいて、内部タイマのタイマ時間として、内
部メモリのrKJ番地に記憶された時間データをセット
する。この場合、上記内部メモリの「1」番地から[N
Jtr地までの間には、夫々異なる時間データが記憶さ
れている。具体的には、前述のようなデジタル電圧信号
を三相分サンプリングするのに適した周期の中心値が例
えば2msであった場合には、上記時間データは、2m
s近辺のランダムな時間が選ばれる。また、上記rNJ
は、主回路接点2a、2b。
That is, in FIG. 3, the microcomputer 17
the? l! Execute initialization step a according to i-poster,
After this, for example, a variable K set in an internal counter is set to the initial value "1" (step b). After this, in step C, the time data stored at address rKJ of the internal memory is set as the timer time of the internal timer. In this case, [N
Different time data is stored up to the JTR location. Specifically, if the center value of the period suitable for sampling three phases of the digital voltage signal as described above is, for example, 2 ms, the above time data is 2 m
A random time around s is chosen. In addition, the above rNJ
are main circuit contacts 2a and 2b.

2cの引き外し動作に必要な負荷電流値の実効値または
〜1之均値の演算時に十分な演算精度を確保し得るサン
プリング回数に対応したものであり、この実施例ではr
128Jに設定されている。つまり、マイクロコンピュ
ータ17の内部メモリの1番地から128番地には、2
ms近傍の128柾類のランダムな時間データが記憶さ
れている。尚、上記内部タイマは、時間データのセット
に応じてそのセット時間に対応したタイマ動作を開始す
る。
This corresponds to the number of samplings that can ensure sufficient calculation accuracy when calculating the effective value or the average value of the load current value required for the tripping operation of 2c, and in this embodiment, r
It is set to 128J. In other words, from address 1 to address 128 of the internal memory of the microcomputer 17, there are 2
Random time data of 128 squares in the vicinity of ms is stored. Note that the internal timer starts a timer operation corresponding to the set time in accordance with the setting of time data.

上記ステップCの実行後には、動作指令信号Sa及びD
−A変換回路16に対するデジタル変換指令を出力する
ステップd、動作指令信号sb及びD−Ai換回路16
に対するデジタル変換指令を出力するステップe、動作
指令信号Sc及びD−A変換回路16に対するデジタル
変換指令を出力するステップfを順次実行する。このよ
うなステップd、e、fが実行されたときには、前述し
たように各相のアナログ電圧信号Va、Vb、VCがこ
の順でデジタル電圧信号に変換されるものであり、これ
にて負荷電流f11a、Ib、Icに比例した各相デジ
タル電圧信号がマイクロコンピュータ17にてサンプリ
ングされる。次いで、内部タイマがタイムアツプしたか
否かを判断しくステップg)、「NO」と判断したとき
には図示しない他の制御用プログラムを実行する。上記
ステップgでrYESJと判断したときには、次のステ
ップhにおいて変数KがN(−128)に達したか否か
を判断する。ここでrNOJと判断したときには、変数
Kを「1」だけインクリメントするステップiを実行し
た後に前記ステップCへ戻る。従って、これ以降におい
ては、ステップC〜iを繰返し実行するループが形成さ
れて前記デジタル電圧信号のサンプリングが反復して行
なわれる。このときのサンプリングm1隔は、内部タイ
マに記憶された複数種類の時間データに応じてランダム
に変化するようになるから、結果的にデジタル電圧信号
のサンプリングは不定周期で行なわれる。
After executing step C above, the operation command signals Sa and D
- Step d of outputting a digital conversion command to the A conversion circuit 16, operation command signal sb and D-Ai conversion circuit 16;
Step e of outputting a digital conversion command to the DA converter circuit 16, and step f of outputting a digital conversion command to the operation command signal Sc and the DA converter circuit 16 are sequentially executed. When steps d, e, and f are executed, the analog voltage signals Va, Vb, and VC of each phase are converted into digital voltage signals in this order as described above, and the load current is thereby changed. Each phase digital voltage signal proportional to f11a, Ib, and Ic is sampled by the microcomputer 17. Next, it is determined in step g) whether or not the internal timer has timed up. If the determination is "NO", another control program (not shown) is executed. When rYESJ is determined in the above step g, it is determined in the next step h whether or not the variable K has reached N (-128). If rNOJ is determined here, step i is executed to increment variable K by "1", and then the process returns to step C. Therefore, from this point forward, a loop is formed to repeatedly execute steps C to i, and sampling of the digital voltage signal is repeatedly performed. At this time, the sampling interval m1 changes randomly according to the plurality of types of time data stored in the internal timer, so that as a result, sampling of the digital voltage signal is performed at irregular intervals.

しかして、斯様なサンプリングがN同行なわれとき、つ
まり変数KがNに達したときには、第3図には示されて
いないがマイクロコンピュータ17は、上記サンプリン
グ結果に基づいて各相のデジタル電圧信号により示され
る負荷電流の実効値または平均値の演算、及び斯様な演
算により得た各相負荷電流値のうち最大のものの選択、
並びに各相負荷電流値のレベル判別を実行する。尚、上
記のように変数KがNに達したときには、ステップhで
rYESJと判断されてステップbに戻るため、上記同
様のN回のサンプリング動作が新たに開始されるように
なる。そして、マイクロコンピュータ17は、上記レベ
ル判別結果に基づいて事故電流の有無を検知し、事故電
流が流れた旨を検知した場合には、その事故電流の大き
さに応じた限時動作を行なった後に出力ボートP。から
トリガパルスを出力する。すると、4のトリがパルスを
ゲートに受けたサイリスタ18がターンオンして引き外
し装置19に通電されるようになるため、主回路接点2
a、2b、2cが開放されるという通常の引き外し動作
が行なわれる。
However, when such sampling is performed N times, that is, when the variable K reaches N, the microcomputer 17 calculates the digital voltage of each phase based on the above sampling results, although it is not shown in FIG. Calculation of the effective value or average value of the load current indicated by the signal, and selection of the maximum load current value of each phase obtained by such calculation,
Also, the level of each phase load current value is determined. Note that when the variable K reaches N as described above, rYESJ is determined in step h and the process returns to step b, so that N sampling operations similar to those described above are newly started. Then, the microcomputer 17 detects the presence or absence of a fault current based on the level determination result, and if it detects that a fault current has flowed, it performs a time-limited operation according to the magnitude of the fault current. Output boat P. Outputs a trigger pulse from. Then, the thyristor 18 whose gate receives the pulse of the fourth bird is turned on, and the tripping device 19 is energized, so that the main circuit contact 2
A normal tripping operation is performed in which ports a, 2b, and 2c are opened.

ところで、マイクロコンピュータ17によるデジタル電
圧信号のサンプリング周期を一定とした場合には、次の
ような問題点を生ずる虞がある。
By the way, if the sampling period of the digital voltage signal by the microcomputer 17 is made constant, the following problem may occur.

即ち、電源周波数が商用frSliAのように50H2
或は60Hzで一定である場合には、サンプリング周期
を例えば2ehsの一定値に設定しても電源周波数とサ
ンプリング周期とが同期する虞がなく、マイクロコンピ
ュータ17による引き外し動作には支障を生じない。し
かし、可変周波数電源が利用される場合には、その電源
周波数と上記サンプリング周期とが同期した状態となる
可能性がある。
That is, the power frequency is 50H2 like commercial frSliA.
Alternatively, if the frequency is constant at 60 Hz, even if the sampling cycle is set to a constant value of, for example, 2ehs, there is no risk that the power supply frequency and the sampling cycle will synchronize, and there will be no problem with the tripping operation by the microcomputer 17. . However, when a variable frequency power supply is used, there is a possibility that the power supply frequency and the sampling period become synchronized.

このような同期状態となったときには、デジタル電圧信
号の特定の値のみをサンプリングすることになって、サ
ンプルの普遍性が劣るようになる。
When such a synchronization occurs, only a specific value of the digital voltage signal is sampled, and the universality of the sample becomes less common.

従って、この場合にはマイクロコンピュータ17による
負荷電流値の演算精度が低下するため、引き外し特性が
不安定になる等、動作信頼性に問題が生ずる。斯かる問
題点に対処するためには、デジタル電圧信号のサンプリ
ング周期を短くすることも考えられるが、このような手
段では、マイクロコンピュータ17の動作周波数を上げ
たり、A−D変換回路16として高速形のものを用いる
必要がある。しかし、マイクロコンピュータ17の動作
周波数を上げた場合には、その消費電流の増大を招くこ
とになり、これに対処するためには電源を大形化する必
要がある等、装置全体の大形を来たすことになる。また
、高速形のA−Di換回路は高価であるため、これがコ
ストを押し上げる原因となる。
Therefore, in this case, the calculation accuracy of the load current value by the microcomputer 17 is reduced, causing problems in operational reliability such as unstable tripping characteristics. In order to deal with this problem, it may be possible to shorten the sampling period of the digital voltage signal, but such a measure would increase the operating frequency of the microcomputer 17 or increase the speed of the A-D converter circuit 16. It is necessary to use something with a shape. However, if the operating frequency of the microcomputer 17 is increased, its current consumption will increase, and in order to cope with this, it is necessary to increase the size of the power supply, etc. I will come. Furthermore, since high-speed A-Di switching circuits are expensive, this causes an increase in costs.

これに対して、前述した本実施例では、マイクロコンピ
ュータ17によるデジタル電圧信号のサンプリングが不
定周期で行なわれるから、可変周波数電源が利用された
場合でも電源周波数と上記サンプリング周期とが同期し
てしまうことがなく、以て上述のような問題点を確実に
解決できるものである。
In contrast, in the present embodiment described above, sampling of the digital voltage signal by the microcomputer 17 is performed at irregular intervals, so even if a variable frequency power supply is used, the power supply frequency and the sampling cycle are synchronized. Therefore, the above-mentioned problems can be reliably solved.

一方、主回路導体3a、3b、3cに短絡電流等の大規
模の事故電流が流れたときには、次のように作用する。
On the other hand, when a large-scale fault current such as a short circuit current flows through the main circuit conductors 3a, 3b, and 3c, the following actions occur.

即ち、この場合には、電流検出手段11からライン8a
、8b、8cに出力されるアナログ電圧信号Va、Vb
、Vcの電圧レベルが急上昇するため、ライン13及び
ライン7間の電圧もダイオードOR回路12を通じて上
昇して定電圧ダイオード21のツェナー電圧を越えるよ
うになる。すると、定電圧ダイオード21がブレークダ
ウンして限時制御回路20が通電状態になるため、上記
限時制御回路20からは、その印加電圧(即ち負荷電流
fiiI)の大小に応じた所定の限時時間経過後にトリ
ガパルスが出力される。従って、このトリガパルスによ
りサイリスタ18がターンオンされるようになり、以て
引き外し装置19により主回路接点2a、2b、2cが
開放されるという瞬時引き外し動作が行なわれる。
That is, in this case, from the current detection means 11 to the line 8a
, 8b, 8c are analog voltage signals Va, Vb output to
, Vc rises rapidly, the voltage between line 13 and line 7 also rises through diode OR circuit 12 and exceeds the Zener voltage of voltage regulator diode 21. Then, the constant voltage diode 21 breaks down and the time limit control circuit 20 becomes energized, so that the time limit control circuit 20 outputs a signal after a predetermined time period corresponding to the magnitude of the applied voltage (i.e., load current fiiI). A trigger pulse is output. Therefore, the trigger pulse turns on the thyristor 18, and the instantaneous tripping operation is performed in which the tripping device 19 opens the main circuit contacts 2a, 2b, and 2c.

尚、マイクロコンピュータ17の制御内容は、第3図に
示したものに限らず、例えば本発明の第2の実施例を示
す第4図のような制御内容としても良いものであり、以
下この第2の実施例について説明する。即ち、第4図に
おいて、マイクロコンピュータ17は、初期化ステップ
jの実行後には、内部カウンタに設定された変数Kを初
期値「1」にセットすると共に、他の内部カウンタに変
数■をセットする(ステップに、()。この後にはステ
ップmにおいて、内部タイマのタイマ時間として、内部
メモリのrKJ番地に記憶された時間データをセットす
る。この場合、上記内部メモリの「1」番地からrMJ
番地までの間には、夫々穴なる時間データが記憶されて
いる。具体的には、上記時間データとしては、例えば2
IIS近辺のランダムな時間がM種類選ばれるものであ
り、この場合上記rMJは「16」に設定されている。
The control contents of the microcomputer 17 are not limited to those shown in FIG. 3, but may be as shown in FIG. 4, which shows the second embodiment of the present invention. A second embodiment will be described. That is, in FIG. 4, after executing the initialization step j, the microcomputer 17 sets the variable K set in the internal counter to the initial value "1" and sets the variable ■ in the other internal counters. (In step (). After this, in step m, the time data stored in address rKJ of the internal memory is set as the timer time of the internal timer. In this case, from address "1" of the internal memory to rMJ
Time data is stored between each address. Specifically, the above time data is, for example, 2
M types of random times near the IIS are selected, and in this case, the rMJ is set to "16".

つまり、マイクロコンピュータ17の内部メモリの1番
地から16番地には、2ms近傍の16種類のランダム
な時間データが記憶されている。
That is, 16 types of random time data of around 2 ms are stored in addresses 1 to 16 of the internal memory of the microcomputer 17.

上記ステップmの実行後には、前記第3図に示されたス
テップd、e、fと夫々同様のステップn、o、pを実
行するものであり、これによりアナログ電圧信号Va、
Vb、Vcに対応した各相デジタル電圧信号をサンプリ
ングする。次いで、内部タイマがタイムアツプしたか否
かを判断しくステップq)、rNOJと判断したときに
は図示しない他の制御用プログラムを実行する。上記ス
テップqでrYESJと判断したときには、次のステッ
プrにおいて変数Iを「1」だけインクリメントし、次
いで変数lがN+1 (但しくN−128)に達したが
否かを判断する(ステップS)ここでrNOJと判断し
たときにはステップmへ戻るものであり、従ってステッ
プm ”−sがN回緑返し実行されることになる。ステ
ップSで「YESJと判断したとき、つまり前記サンプ
リング動作がN回行なわれた場合には、ステップ【にお
いて変数KがM(−16)に達したか否かを判断する。
After executing step m, steps n, o, and p, which are similar to steps d, e, and f shown in FIG.
Each phase digital voltage signal corresponding to Vb and Vc is sampled. Next, it is determined in step q) whether or not the internal timer has timed up, and if rNOJ is determined, another control program (not shown) is executed. If rYESJ is determined in the above step q, the variable I is incremented by "1" in the next step r, and then it is determined whether the variable l has reached N+1 (however, N-128) (step S) If rNOJ is determined here, the process returns to step m, and therefore step m''-s is executed N times.When it is determined that ``YESJ'' in step S, that is, the sampling operation If so, it is determined in step [ whether the variable K has reached M(-16).

ここでrNOJと判断したときには、変数Kを「1」だ
けインクリメントするステップUを実行した後に前記ス
テツブシへ戻る。
If rNOJ is determined here, step U is executed in which variable K is incremented by "1", and then the process returns to the above-mentioned step.

要するに、この第4図の構成では、デジタル電圧信号の
サンプリングを、内部メモリの「1」番地からrMJ番
地までの間の記憶されたランダムな時間データのうちの
一つに基づいて繰返し行なうと共に、そのサンプリング
がN回に達したときには、新たな時間データに基づいて
N回のサンプリングを行なうという動作を反復するもの
であり、この場合にも、デジタル電圧信号のサンプリン
グが不定周期で行なわれることになる。
In short, in the configuration shown in FIG. 4, sampling of the digital voltage signal is repeatedly performed based on one of the random time data stored between address "1" and address rMJ in the internal memory, and When the sampling reaches N times, the operation of sampling N times based on new time data is repeated, and in this case as well, sampling of the digital voltage signal is performed at irregular intervals. Become.

[発明の効果] 以上の説明により明らかなように請求項1゜2.3の発
明によれば、複数相の交流電路に流れる負曲電流値を示
す各槽周アナログ電圧信号を所定の順序で択一的に通過
させる信号選択手段、並びにこの信号選択手段を通過し
た信号をデジタル変換するA−D変換回路を夫々設けた
上で、A−D変換回路からのデジタル電圧信号を時分割
しながらサンプリングすると共にそのサンプリング信号
により示される各相の負荷電流値に基づいて引き外し動
作を実行する信号処理回路を設ける構成としたので、必
要なアナログ回路素子数を少なくできて、回路構成の簡
単化及びこれに伴うコストの低減を図り得る。また、引
き外し動作のための信号処理をデジタル的に行なう構成
であるから、従来必要であった面倒な出力レベル、1m
整作業が不要になる。さらに、前記信号処理回路による
デジタル電圧信号のサンプリングが不定周期で行なわれ
る構成としたので、?li 源周波数の如何に拘らず常
に安定した保護動作を行なうことができる。
[Effects of the Invention] As is clear from the above explanation, according to the invention of claim 1.2.3, each cycle analog voltage signal indicating the negative bending current value flowing in a multi-phase AC line is arranged in a predetermined order. A signal selection means for selectively passing the signal and an A-D conversion circuit for digitally converting the signal passed through the signal selection means are respectively provided, and the digital voltage signal from the A-D conversion circuit is time-divided. The configuration includes a signal processing circuit that performs sampling and performs a tripping operation based on the load current value of each phase indicated by the sampling signal, which reduces the number of required analog circuit elements and simplifies the circuit configuration. In addition, it is possible to reduce costs associated with this. In addition, since the configuration digitally performs signal processing for the tripping operation, the troublesome output level that was previously required can be reduced to 1m.
Preparation work becomes unnecessary. Furthermore, since the digital voltage signal is sampled by the signal processing circuit at irregular intervals, ? A stable protection operation can always be performed regardless of the li source frequency.

請求項4に記載の発明によれば、信号処理回路をマイク
ロコンピュータにより構成すると共に、デジタル信号処
理により得た負荷電流の実効値または平均値に基づいて
引き外し動作を行なうようにしているから、引き外し動
作の精度が良好になるものである。特に、この場合には
前記サンプリングの不定周期化をソフトウェアの変更の
みで行ない得て、コスト的に有利になるものである。
According to the invention set forth in claim 4, the signal processing circuit is configured by a microcomputer, and the tripping operation is performed based on the effective value or average value of the load current obtained by digital signal processing. This improves the accuracy of the tripping operation. Particularly in this case, it is possible to make the sampling period irregular by only changing the software, which is advantageous in terms of cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第3図は本発明の第1の実施例を示すもので
、第1図は概略的回路構成図、第2図は要部の回路構成
図、第3図は信号処理回路の制御内容を示すフローチャ
ートである。また、第4図は本発明の第2の実施例を示
す第3図相当図である。 図中、2a、2b、2cは主回路接点、3a。 3b  3cは主回路導体(交流電路)、5a、5b、
5cは変流器、6a、6b、6cは整流回路、9a、9
b、9cは負担回路、10は電源回路、11は電流検出
手段、14は信号選択手段、15は差動増幅回路、16
はA−D変換回路、17はマイクロコンピュータ(信号
処理回路)、18はサイリスク、19は引き外し装置を
示す。 出願人  株式会社  東   芝 第2図 第3図
1 to 3 show a first embodiment of the present invention, in which FIG. 1 is a schematic circuit configuration diagram, FIG. 2 is a circuit diagram of the main part, and FIG. 3 is a signal processing circuit diagram. It is a flowchart which shows the control content. Further, FIG. 4 is a diagram corresponding to FIG. 3 showing a second embodiment of the present invention. In the figure, 2a, 2b, 2c are main circuit contacts, and 3a. 3b 3c is the main circuit conductor (AC line), 5a, 5b,
5c is a current transformer, 6a, 6b, 6c are rectifier circuits, 9a, 9
b, 9c are burden circuits, 10 is a power supply circuit, 11 is a current detection means, 14 is a signal selection means, 15 is a differential amplifier circuit, 16
17 is a microcomputer (signal processing circuit), 18 is a cyrisk, and 19 is a tripping device. Applicant Toshiba Corporation Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 1、複数相の交流電路に流れる負荷電流を検出して各相
の負荷電流値に応じた電圧レベルの各相用アナログ電圧
信号を夫々出力する電流検出手段を備え、上記アナログ
電圧信号により示される負荷電流値に基づいて引き外し
動作を実行するようにした回路しや断器において、前記
電流検出手段からの各相用アナログ電圧信号を所定の順
序で択一的に通過させるという選択動作を繰返す信号選
択手段と、この信号選択手段を通過したアナログ電圧信
号をデジタル変換するA−D変換回路と、このA−D変
換回路からのデジタル電圧信号を時分割しながらサンプ
リングするように設けられそのサンプリング信号により
示される各相の負荷電流値に基づいて前記引き外し動作
を実行する信号処理回路とを備え、前記信号処理回路は
、前記デジタル電圧信号のサンプリングを不定周期で行
なうように構成されていることを特徴とする回路しや断
器。 2、信号処理回路は、複数種類の時間データを記憶して
成り、その時間データの中から選択した特定時間データ
に基づいたタイマ動作によりデジタル電圧信号のサンプ
リング間隔を決定すると共に、そのサンプリング毎に新
たな特定時間データを選択するように構成されているこ
とを特徴とする請求項1記載の回路しや断器。 3、信号処理回路は、複数種類の時間データを記憶して
成り、その時間データの中から選択した特定時間データ
に基づいたタイマ動作によりデジタル電圧信号のサンプ
リング間隔を決定すると共に、そのサンプリング回数が
所定値に達する毎に新たな特定時間データを選択するよ
うに構成されていることを特徴とする請求項1記載の回
路しや断器。 4、信号処理回路は、マイクロコンピュータにより構成
され、入力されるデジタル電圧信号に基づいて少なくと
も負荷電流の実効値若しくは平均値の演算を行なうと共
に、その演算結果に基づいて引き外し動作を実行するよ
う構成されていることを特徴とする請求項1記載の回路
しや断器。
[Scope of Claims] 1. Current detection means for detecting load current flowing in a plurality of phases of AC power lines and outputting analog voltage signals for each phase at a voltage level corresponding to the load current value of each phase, In a circuit breaker configured to perform a tripping operation based on a load current value indicated by an analog voltage signal, analog voltage signals for each phase from the current detection means are selectively passed in a predetermined order. a signal selection means that repeats a selection operation of selecting a signal, an A-D conversion circuit that digitally converts the analog voltage signal that has passed through the signal selection means, and a digital voltage signal from the A-D conversion circuit that is sampled in a time-division manner. and a signal processing circuit configured to perform the tripping operation based on the load current value of each phase indicated by the sampling signal, the signal processing circuit sampling the digital voltage signal at irregular intervals. A circuit disconnector characterized by being configured as follows. 2. The signal processing circuit stores multiple types of time data, and determines the sampling interval of the digital voltage signal by timer operation based on specific time data selected from the time data, and also determines the sampling interval of the digital voltage signal for each sampling. The circuit breaker according to claim 1, characterized in that it is configured to select new specific time data. 3. The signal processing circuit stores multiple types of time data, determines the sampling interval of the digital voltage signal by timer operation based on specific time data selected from the time data, and determines the number of sampling times. 2. The circuit breaker according to claim 1, wherein the circuit is configured to select new specific time data every time a predetermined value is reached. 4. The signal processing circuit is constituted by a microcomputer, and is configured to calculate at least the effective value or average value of the load current based on the input digital voltage signal, and to execute a tripping operation based on the calculation result. 2. The circuit breaker according to claim 1, characterized in that:
JP23286288A 1988-09-17 1988-09-17 Circuit breaker Pending JPH0284007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23286288A JPH0284007A (en) 1988-09-17 1988-09-17 Circuit breaker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23286288A JPH0284007A (en) 1988-09-17 1988-09-17 Circuit breaker

Publications (1)

Publication Number Publication Date
JPH0284007A true JPH0284007A (en) 1990-03-26

Family

ID=16945988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23286288A Pending JPH0284007A (en) 1988-09-17 1988-09-17 Circuit breaker

Country Status (1)

Country Link
JP (1) JPH0284007A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7628447B2 (en) 2005-09-22 2009-12-08 Piolax, Inc. Harness clip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7628447B2 (en) 2005-09-22 2009-12-08 Piolax, Inc. Harness clip

Similar Documents

Publication Publication Date Title
JP2735598B2 (en) Solid trip device
US4034269A (en) Protective relay circuits
KR100232437B1 (en) Current measuring apparatus for solid state motor controller
US3947728A (en) Network protector relay
EP0561210B1 (en) Overcurrent detector circuit for a circuit-breaker
JPH0787667B2 (en) Circuit breaker
KR20030080540A (en) Circuit Breaker for Detecting Overload
CN108226839A (en) The method for detecting abnormality and device of a kind of converter, Hall sensor
US4796148A (en) Current-sensing arrangement utilizing two current-sensing signals
EP1359654B1 (en) Electronic fault detector for variable frequency ac systems and circuit breaker incorporating same
JPH0832126B2 (en) Power supplies for circuits and disconnectors
US5444377A (en) Electronic trip device comprising a test device
JPH0284007A (en) Circuit breaker
EP0302470A2 (en) Circuit breaker including selectively operable long-time-delay tripping circuit
JPH0714252B2 (en) Circuit breaker
JP3335838B2 (en) Circuit breaker
JP3448325B2 (en) Islanding detection method for distributed power supply equipment
JP2001501078A (en) Circuit arrangement for detecting the current in a current conductor for driving an electronically controllable tripping device
JP2575474B2 (en) Circuit breaker
JPH08214445A (en) Circuit breaker
JPS6314566B2 (en)
US6008973A (en) Circuit breaker including interface to convert a rectified signal to a sinusoidal signal
JP2575475B2 (en) Circuit breakers and breakers
JPH01270722A (en) Circuit breaker
JPH01270718A (en) Circuit breaker