JPH01270722A - Circuit breaker - Google Patents

Circuit breaker

Info

Publication number
JPH01270722A
JPH01270722A JP10103888A JP10103888A JPH01270722A JP H01270722 A JPH01270722 A JP H01270722A JP 10103888 A JP10103888 A JP 10103888A JP 10103888 A JP10103888 A JP 10103888A JP H01270722 A JPH01270722 A JP H01270722A
Authority
JP
Japan
Prior art keywords
circuit
phase
signal
load current
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10103888A
Other languages
Japanese (ja)
Inventor
Masa Ozaki
尾崎 雅
Katsuhiro Furukawa
勝浩 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10103888A priority Critical patent/JPH01270722A/en
Publication of JPH01270722A publication Critical patent/JPH01270722A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the number of analog circuit elements and to simplify a circuit by conducting a tripping operation on the basis of a maximum load current value of those of respective phases indicated by digital voltage values. CONSTITUTION:When an accident occurs, analog voltage signals Va-Vc corresponding to load current values Ia-Ic of respective phases are input to signal selecting means 34 controlled by operation command signals Sa-Sc from a signal processor 37. An analog voltage signal obtained through a differential amplifier 35 is converted by an A/D converter 36 to a digital voltage signal, and input to the processor 37. The signals are squared and added, and the accumulated data of the selected maximum phase is divided by a set counted value in the processor 37. If the divided result arrives at an overcurrent operation level, a trigger pulse is output from an output port P0, a tyristor 38 is turned ON, and conducted to a tripping unit 39. Thus, the number of analog circuit elements is reduced and is simplified.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、事故電流を検出したどきに主回路接点を開放
させるという引き外し動作を行なう回路しゃ断器に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a circuit breaker that performs a tripping operation of opening a main circuit contact upon detecting a fault current.

(従来の技術) 第5図には、例えば特開昭62−173930号公報に
見られるような回路しゃ断器が示されている。即ち、こ
の第5図において、la、lb。
(Prior Art) FIG. 5 shows a circuit breaker such as that seen in, for example, Japanese Patent Application Laid-Open No. 173930/1983. That is, in this FIG. 5, la, lb.

ICは三相交流電源に接続される電源側端子で、これら
は夫々主回路接点2a、2b、2c及び交流電路たる主
回路導体3a、3b、3cを介して負荷側端子4a、4
b、4cに接続されている。
The IC is a power supply side terminal connected to a three-phase AC power supply, and these are connected to load side terminals 4a, 4 via main circuit contacts 2a, 2b, 2c and main circuit conductors 3a, 3b, 3c, which are AC power lines, respectively.
b, 4c.

5a、5b、5Cは各相の主回路導体3a、3b。5a, 5b, 5C are main circuit conductors 3a, 3b of each phase.

3Cを夫々−次側導体とした変流器、6a、6b。Current transformers 6a and 6b each have 3C as a secondary conductor.

6Cは各積用の変流器5a、5b、5cの二次側出力を
全波整流する整流回路である。また、7a。
6C is a rectifier circuit that performs full-wave rectification of the secondary side outputs of the current transformers 5a, 5b, and 5c for each product. Also, 7a.

7b、7cは整流回路6 a 、6 b *  6 C
の出力電流を各積用のアナログ電圧信号に変換する負担
回路であり、そのアナログ電圧信号の電圧レベルは、各
相の負荷電流値に応じたものとなる。つまり、上記変流
器5a〜5c、整流回路6a〜6C及び負担回路7a〜
7Cによって負荷電流を検出するための電流検出手段8
が構成されている。尚、整流回路6a、6b、6cの負
側の出力端子、並びに負担回路7a、7b、7cにおけ
る出力端子と反対側の端子は、共通電位ラインであるラ
イン9に接続されている。
7b and 7c are rectifier circuits 6a, 6b*6C
This is a load circuit that converts the output current of the output current into an analog voltage signal for each product, and the voltage level of the analog voltage signal corresponds to the load current value of each phase. That is, the current transformers 5a to 5c, the rectifier circuits 6a to 6C, and the burden circuits 7a to
Current detection means 8 for detecting load current by 7C
is configured. Note that the negative output terminals of the rectifier circuits 6a, 6b, and 6c and the terminals of the burden circuits 7a, 7b, and 7c on the opposite side to the output terminals are connected to a line 9, which is a common potential line.

そして、上記のような電流検出手段8内の負担回路7a
、7b、7cからのアナログ電圧信号は、ダイオードO
R回路10を介してライン11に与えられると共に、最
大用弁別回路12に対し個別に入力されるようになって
いる。上記最大用弁別回路12は、入力された各相のア
ナログ電圧信号のうち最大の信号を選択して出力するよ
うに構成されており、その出力は信号変換回路13に入
力される。この信号変換回路13は、入力されたアナロ
グ電圧信号の実効値を演算するようになっており、その
演算結果値はA−D変換回路14によりデジタル電圧信
号に変換された後にマイクロコンピュータ15に与えら
れる。このマイクロコンピュータ15は、入力されたデ
ジタル電圧信号により示される負荷電流値に基づいて主
回路接点2a〜2Cを開放させるという引き外し動作を
制御するためのものであり、その出力ボートpoがサイ
リスタ16のゲートに接続されている。上記サイリスタ
16は、そのアノードが釈放形の引き外し装置17を介
してライン11に接続されていると共に、カソードがラ
イン9に接続されている。
Then, the burden circuit 7a in the current detection means 8 as described above
, 7b, 7c are connected to the diode O
The signal is applied to a line 11 via an R circuit 10, and is also input individually to a maximum discrimination circuit 12. The maximum discrimination circuit 12 is configured to select and output the maximum signal among the input analog voltage signals of each phase, and its output is input to the signal conversion circuit 13. This signal conversion circuit 13 calculates the effective value of the input analog voltage signal, and the calculated result value is converted into a digital voltage signal by the A-D conversion circuit 14 and then sent to the microcomputer 15. It will be done. This microcomputer 15 is for controlling the tripping operation of opening the main circuit contacts 2a to 2C based on the load current value indicated by the input digital voltage signal, and its output port po is connected to the thyristor 16. connected to the gate. The thyristor 16 has its anode connected to the line 11 via a release-type trip device 17 and its cathode connected to the line 9.

この引き外し装置17は、サイリスタ16のオンに応じ
て通電されたときに図示しない引き外し機構を介して主
回路接点2a、2b、2cを開放する構成となっている
。18はライン11及び9間に図示極性の定電圧ダイオ
ード19を介して接続された限時制御回路で、これは定
電圧ダイオード19のブレークダウンに応じて通電状態
となったときに、その印加電圧の大小に応じた限時時間
経過後にトリガパルスを出力して前記サイリスタ16の
ゲートに与えるように構成されている。また、20はラ
イン11から給電される電源回路で、前記A−D変換回
路14及びマイクロコンピュータ15の電源は、この電
源回路20から得るようになっている。
The trip device 17 is configured to open the main circuit contacts 2a, 2b, and 2c via a trip mechanism (not shown) when energized in response to the thyristor 16 being turned on. Reference numeral 18 denotes a time-limited control circuit connected between lines 11 and 9 via a constant voltage diode 19 with the polarity shown in the figure. It is configured to output a trigger pulse and apply it to the gate of the thyristor 16 after a time limit corresponding to the size has elapsed. A power supply circuit 20 is supplied with power from the line 11, and power for the A-D conversion circuit 14 and the microcomputer 15 is obtained from this power supply circuit 20.

上記のように構成された回路しゃ断器において、主回路
導体3a、3b、3cに負荷電流が流れた状態では、ラ
イン11に対して、電流検出手段8及びダイオードOR
回路10を通じてアナログ電圧信号が与えられるように
なる。このため、ライン11及び9間に電位差が生じて
給電状態になると共に、電源回路20が機能してA−D
変換回路14及びマイクロコンピュータ15に電源が与
えられるようになる。
In the circuit breaker configured as described above, when a load current flows through the main circuit conductors 3a, 3b, and 3c, the current detection means 8 and the diode OR
An analog voltage signal is provided through the circuit 10. Therefore, a potential difference is generated between the lines 11 and 9, and the power is supplied, and the power supply circuit 20 functions and the A-D
Power is now supplied to the conversion circuit 14 and microcomputer 15.

このような状態で、主回路導体3a、3b、3Cに短絡
事故に至らない小規模の事故電流が流れたときには、次
のように作用する。即ち、電流検出手段8内の負担回路
7 ”+  7 b*  7 cから各相の負荷電流値
に応じた電圧レベルのアナログ電圧信号が夫々出力され
るものであり、これら電圧信号の波形は周知のように絶
対値波形となる。このように各積用のアナログ電圧信号
が出力されると、最大用弁別回路12が最も大なる電圧
信号を選択すると共に、信号変換回路13が、斯様に選
択されたアナログ電圧信号の実効値を演算するようにな
る。そして、信号変換回路13からの信号は、A−D変
換回路14によりデジタル電圧信号に変換された後にマ
イクロコンピュータ15に入力される。このとき、マイ
クロコンピュータ15は、予め設定されたプログラムに
基づいて上記デジタル電圧信号により示される負荷電流
値のレベル判別を実行し、さらに斯かるレベル判別結果
に基づいて所定の限時動作を行なった後に出力ボートP
Oからトリガパルスを出力する。すると、このトリガパ
ルスをゲートに受けたサイリスタ16がターンオンして
引き外し装置17に通電されるようになるため、主回路
接点2a、2b、2cが開放されるという時延引き外し
動作が行なわれる。
In such a state, when a small-scale fault current that does not result in a short-circuit accident flows through the main circuit conductors 3a, 3b, and 3C, the following actions occur. That is, analog voltage signals of voltage levels corresponding to the load current values of each phase are output from the load circuits 7''+7b*7c in the current detection means 8, and the waveforms of these voltage signals are well known. When the analog voltage signals for each product are output in this way, the maximum discrimination circuit 12 selects the largest voltage signal, and the signal conversion circuit 13 selects the largest voltage signal. The effective value of the selected analog voltage signal is calculated.The signal from the signal conversion circuit 13 is converted into a digital voltage signal by the A-D conversion circuit 14 and then input to the microcomputer 15. At this time, the microcomputer 15 executes a level determination of the load current value indicated by the digital voltage signal based on a preset program, and further performs a predetermined time-limited operation based on the level determination result. Output boat P
A trigger pulse is output from O. Then, the thyristor 16 whose gate receives this trigger pulse is turned on and the tripping device 17 is energized, so that a delayed tripping operation is performed in which the main circuit contacts 2a, 2b, and 2c are opened. .

これに対して、主回路導体3a、3b、3cに短絡電流
等の大規模の事故電流が流れたときには、次のように作
用する。即ち、この場合には、電流検出手段8内の負担
回路7a、7b、7cからのアナログ電圧信号の電圧レ
ベルが急上昇して、ライン11及び9間の電圧が定電圧
ダイオード19のツェナー電圧を越えるようになる。す
ると、定電圧ダイオード19がブレークダウンして限時
制御回路18が通電状態になるため、所定の限時時間経
過後に上記限時制御回路18からトリガパルスが出力さ
れる。従って、このトリガパルスによリサイリスタ16
がターンオンされるようになり、以て引き外し装置17
により主回路接点2a、2b、2cが開放されるという
瞬時引き外し動作が行なわれる。
On the other hand, when a large-scale fault current such as a short circuit current flows through the main circuit conductors 3a, 3b, and 3c, the following actions occur. That is, in this case, the voltage level of the analog voltage signals from the load circuits 7a, 7b, and 7c in the current detection means 8 rises rapidly, and the voltage between the lines 11 and 9 exceeds the Zener voltage of the voltage regulator diode 19. It becomes like this. Then, the constant voltage diode 19 breaks down and the time limit control circuit 18 becomes energized, so that a trigger pulse is output from the time limit control circuit 18 after a predetermined time has elapsed. Therefore, this trigger pulse causes the rethyristor 16 to
is now turned on, and the tripping device 17 is now turned on.
An instantaneous tripping operation is performed in which the main circuit contacts 2a, 2b, and 2c are opened.

(発明が解決しようとする課題) 上記従来構成の回路しゃ断器では、各市用のアナログ電
圧信号のうち最大電圧レベルの信号の弁別、並びに負荷
電流の実効値の演算を、アナログ信号処理回路である最
大相弁別回路12及び信号変換回路13により行なって
いる。このため、多数のアナログ回路素子を組合わせる
必要が生じて回路構成の複雑化並びに全体の製造コスト
の高騰を招くばかりか、そのアナログ回路部分の出力レ
ベルを調整すgための面倒な作業が必要になってくる問
題点があった。
(Problems to be Solved by the Invention) In the circuit breaker with the above-mentioned conventional configuration, the analog signal processing circuit performs discrimination of the maximum voltage level signal among the analog voltage signals for each city and calculation of the effective value of the load current. This is performed by a maximum phase discrimination circuit 12 and a signal conversion circuit 13. For this reason, it becomes necessary to combine a large number of analog circuit elements, which not only complicates the circuit configuration and increases the overall manufacturing cost, but also requires troublesome work to adjust the output level of the analog circuit part. There was a problem that came up.

本発明は上記のような問題点を解決するためになされた
もので、その目的は、回路構成の簡単化並びに製造コス
トの抑制を図り得ると共に、面倒な調整作業を不要にで
きる等の効果を奏する回路しゃ断器を提倶するにある。
The present invention has been made to solve the above-mentioned problems, and its purpose is to simplify the circuit configuration and reduce manufacturing costs, as well as to eliminate the need for troublesome adjustment work. It is necessary to provide a circuit breaker to perform the operation.

[発明の構成] (課題を解決するための手段) 本発明は上記目的を達成するために、複数相の交流電路
に流れる各用魚荷電流を検出する電流検出手段を備え、
この電流検出手段からの各市用アナログ電圧信号により
示される負荷電流値に基づいて引き外し動作を実行する
ようにした回路しゃ断器において、前記各市用のアナロ
グ電圧信号を夫々デジタル変換するA−D変換回路、及
びこのA−D変換回路からのデジタル電圧信号の演算に
基づいて前記引き外し動作を実行する信号処理回路を設
ける構成としたものであり、特に上記信号処理回路を、
前記A−D変換回路からの各市用デジタル電圧信号によ
り示される値を夫々二乗する二乗演算手段、この二乗演
算手段の各市用の演算結果を夫々について一定周期毎に
累算する第1の加算手段、この加算手段による累算回数
を計数する計数手段、この計数手段が設定計数値に達し
たときに前記第1の加算手段による各市用の累算データ
のうち最大のものを選択する最大相選択手段、この最大
相選択手段により選択された累算データを前記設定計数
値により除算する除算手段、この除算手段の除算結果が
所定の動作レベルに達したか否かを判定する判定手段、
この判定手段によって前記除算結果が所定のレベルに達
した旨判定されたときに前記除算手段の除算結果を一定
周期毎に累算する第2の加算手段、並びにこの加算手段
の累算結果が所定値を越えたときに引き外し動作指令を
発生する引き外し演算手段により構成したものである。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention includes current detection means for detecting each fish load current flowing in a multi-phase AC power line,
In a circuit breaker configured to perform a tripping operation based on a load current value indicated by each municipal analog voltage signal from the current detection means, A-D conversion is performed to digitally convert each municipal analog voltage signal. circuit, and a signal processing circuit that executes the tripping operation based on the calculation of the digital voltage signal from the A-D conversion circuit.
squaring calculation means for squaring the values indicated by the respective municipal digital voltage signals from the A-D converter circuit; and first addition means for accumulating the respective municipal calculation results of the squaring calculation means at regular intervals. , a counting means for counting the number of times of accumulation by this addition means, and a maximum phase selection for selecting the largest one among the accumulated data for each city by the first addition means when this counting means reaches a set count value. means, a dividing means for dividing the accumulated data selected by the maximum phase selection means by the set count value, a determining means for determining whether the division result of the dividing means has reached a predetermined operating level;
a second addition means for accumulating the division result of the division means at regular intervals when it is determined by the determination means that the division result has reached a predetermined level; It is constructed by a trip calculation means that generates a trip operation command when the value exceeds the value.

(作用) 電流検出手段からは、複数相の交流電−路に流れる負荷
電流値に応じた電圧レベルの各市用アナログ電圧信号が
出力され、このアナログ電圧信号はA−D変換回路によ
りデジタル変換されて信号処理回路に与えられる。する
と、信号処理回路にあっては、入力される各市用デジタ
ル電圧信号により示される値つまり各用魚荷電流値に対
応した値を夫々二乗すると共に、この二乗値を各相に対
応したものについて夫々一定周期毎に累算し、その累算
回数が設定計数値に達したときに上記二乗値の各相用累
算データのうち最大のものを選択すると共に、斯様に選
択された累算データを前記設定計数値で除算し、この除
算結果が所定のレベルに達したときにはその除算結果を
一定周期毎に累算し、この累算結果が所定値を越えたと
きに引き外し動作指令を発生し、これにより引き外し動
作が行なわれる。従って、引き外し動作のための演算処
理をデジタル電圧信号によってのみ行なうことができる
(Function) The current detection means outputs each municipal analog voltage signal of a voltage level corresponding to the load current value flowing through the AC line of multiple phases, and this analog voltage signal is digitally converted by the A-D conversion circuit. given to the signal processing circuit. Then, the signal processing circuit squares the value indicated by each input municipal digital voltage signal, that is, the value corresponding to each commercial fish current value, and calculates the squared value corresponding to each phase. They are accumulated at regular intervals, and when the number of accumulations reaches the set count value, the largest one is selected among the accumulated data for each phase of the squared value, and the accumulated data selected in this way is The data is divided by the set count value, and when the division result reaches a predetermined level, the division result is accumulated at regular intervals, and when the accumulated result exceeds the predetermined value, a tripping operation command is issued. occurs, thereby causing a tripping operation. Therefore, arithmetic processing for the tripping operation can be performed only using digital voltage signals.

(実施例) 以下、本発明の一実施例について、第1図乃至第4図を
参照しながら説明する。
(Example) An example of the present invention will be described below with reference to FIGS. 1 to 4.

全体の電気的構成の概略を示す第2図において、21a
、21b、21cはA、B、C各相より成る三相交流電
源に接続される電源側端子で1.これらは夫々主回路接
点22a、22b、22c及び交流電路たる主回路導体
23a、23b、23cを介して負荷側端子24a、2
4b、24cに接続されている。25a、25b、25
cは各相の主回路導体23 a、  23 b、  2
3 cを夫々−次側導体とした変流器、26a、26b
、26cはA。
In FIG. 2 schematically showing the overall electrical configuration, 21a
, 21b, and 21c are power supply side terminals connected to a three-phase AC power supply consisting of A, B, and C phases; 1. These are connected to load side terminals 24a, 2 via main circuit contacts 22a, 22b, 22c and main circuit conductors 23a, 23b, 23c, which are AC circuits, respectively.
4b and 24c. 25a, 25b, 25
c is the main circuit conductor 23a, 23b, 2 of each phase
Current transformers, 26a and 26b, with 3 c as secondary conductors, respectively.
, 26c is A.

B、C各相用の変流器25 a、  25 b、  2
5 cの二次側出力を全波整流する整流回路である。こ
のとき、整流回路26a、26b、26cの負側の各出
力端子はライン27に共通に接続され、正側の各出力端
子は夫々ライン28a、28b、28Cに接続されてい
る。29a、29b、29cは整流回路26a、26b
、26cの出力電流を各市用のアナログ電圧信号に変換
する負担回路であり、これらは第3図に示すように、前
記ライン28 a * 28 b 、 28 cと後述
する電源回路30との間に夫々抵抗R1,R2,R3を
接続することにより構成されている。従って、ライン2
8a。
Current transformers 25 a, 25 b, 2 for each phase of B and C
This is a rectifier circuit that performs full-wave rectification of the secondary side output of 5c. At this time, the negative side output terminals of the rectifier circuits 26a, 26b, and 26c are commonly connected to the line 27, and the positive side output terminals are connected to the lines 28a, 28b, and 28C, respectively. 29a, 29b, 29c are rectifier circuits 26a, 26b
, 26c is a load circuit that converts the output current of each city into an analog voltage signal for each city, and as shown in FIG. It is constructed by connecting resistors R1, R2, and R3, respectively. Therefore, line 2
8a.

28b、28Cには各抵抗R1,R2,R3での電圧降
下に応じたアナログ電圧信号Va、Vb。
28b and 28C are analog voltage signals Va and Vb corresponding to voltage drops across the respective resistors R1, R2 and R3.

Vcが出力されるものであり、各アナログ電圧値qVa
、Vb、Vcの電圧レベルは、各相の負荷電流値1a、
Ib、Icに応じたものとなる。つまり、以上述べた変
流器25a〜25C2整流回路26a〜26C及び負担
回路29a 〜29cによって、主回路導体23a、2
3b、23cに流れるA、B、C各相の負荷電流を検出
するための電流検出手段31が構成されている。
Vc is output, and each analog voltage value qVa
, Vb, and Vc are the load current value 1a of each phase,
It depends on Ib and Ic. That is, the main circuit conductors 23a, 2
A current detection means 31 is configured to detect the load currents of each phase of A, B, and C flowing through 3b and 23c.

そして、上記のような電流検出手段31からライン28
a、28’b、28cに夫々出力される各市用アナログ
電圧信号Va、Vb、Vcは、ダイオード32a、32
b、32cより成るダイオードOR回路32を介してラ
イン33に与えられると共に、信号選択手段34に与え
られるようになっている。上記信号選択手段34は、ア
ナログ電圧信号Va、Vb、Vcを所定の順序で択一的
に通過させるという選択動作を、外部からの動作指令信
号に基づいて繰返し実行するものであり、その具体的な
構成については後述する。35は信号選択手段34の出
力を増幅する差動増幅回路であり、これの具体的構成も
後述する。
Then, the line 28 is connected to the current detection means 31 as described above.
Each municipal analog voltage signal Va, Vb, Vc outputted to diodes 32a, 32'a, 28'b, 28c, respectively
The signal is applied to a line 33 via a diode OR circuit 32 consisting of circuits b and 32c, and is also applied to a signal selection means 34. The signal selection means 34 repeatedly performs a selection operation of selectively passing analog voltage signals Va, Vb, and Vc in a predetermined order based on an external operation command signal. The configuration will be described later. Reference numeral 35 denotes a differential amplifier circuit for amplifying the output of the signal selection means 34, and its specific configuration will be described later.

36は差動増幅回路35の出力(つまりアナログ電圧信
号Va、Vb、Vcに対応した電圧信号)をデジタル変
換するA−D変換回路で、その変換出力は信号処理回路
であるマイクロコンピュータ37に与えられる。このマ
イクロコンピュータ37は、A−D変換回路38による
変換動作を制御する共に、入力されたデジタル電圧信号
により示される負荷電流値に基づいて主回路接点22a
〜22cを開放させるという引き外し動作を制御するた
めのものであり、その出力ポートP0がサイリスタ38
のゲートに接続されている。また、マイクロコンピュー
タ37は、前記信号選択手段34の制御も行なうように
構成されており、その出力ポートPlから信号選択手段
34を動作させるための動作指令信号Sa、Sb、Sc
を後述のように出力する。上記サイリスタ38は、その
アノードが釈放形の引き外し装置39を介してライン3
3に接続されていると共に、カソードがライン27に接
続されている。上記引き外し装置39は、サイリスタ3
8のオンに応じて通電されたときに図示しない引き外し
機構を介して主回路接点22a、22b、22cを開放
する構成となっている。
36 is an A-D converter circuit that digitally converts the output of the differential amplifier circuit 35 (that is, voltage signals corresponding to the analog voltage signals Va, Vb, and Vc), and the converted output is fed to the microcomputer 37, which is a signal processing circuit. It will be done. This microcomputer 37 controls the conversion operation by the A-D conversion circuit 38, and also controls the main circuit contact 22a based on the load current value indicated by the input digital voltage signal.
~22c is for controlling the tripping operation of opening the thyristor 38, and its output port P0 is connected to the thyristor 38
connected to the gate. The microcomputer 37 is also configured to control the signal selection means 34, and receives operation command signals Sa, Sb, Sc for operating the signal selection means 34 from its output port Pl.
is output as described below. The thyristor 38 has its anode connected to the line 3 via a release-type tripping device 39.
3 and the cathode is connected to line 27. The above-mentioned tripping device 39 is a thyristor 3
8 is turned on, the main circuit contacts 22a, 22b, and 22c are opened via a tripping mechanism (not shown).

40はライン33及びライン27間に図示極性の定電圧
ダイオード41を介して接続された限時制御回路で、こ
れは定電圧ダイオード41のブレークダウンに応じて通
電状態となったときに、その印加電圧の大小に応じた限
時時間経過後にトリガパルスを出力して前記サイリスタ
38のゲートに与えるように構成されている。尚、信号
選択手段34、A−D変換回路36及びマイクロコンピ
ュータ37等の電源は、前記電源回路30から得るよう
になっている。
40 is a time-limited control circuit connected between the line 33 and the line 27 via a constant voltage diode 41 of the polarity shown in the figure. The trigger pulse is outputted and applied to the gate of the thyristor 38 after a time limit corresponding to the magnitude of the trigger pulse has elapsed. Incidentally, power for the signal selection means 34, A-D conversion circuit 36, microcomputer 37, etc. is obtained from the power supply circuit 30.

第3図には信号選択手段34及び差動増幅回路35の具
体的な構成例が関連回路と共に示されており、以下この
第3図にらいて説明する。即ち、前にも述べたように負
担回路29a、29b、29Cを構成する抵抗R1,R
2,R3は、ライン28a、28b、28cと電源回路
30との間に接続されている。この電源回路30は、こ
れに接続されたライン42にアナロググランド電圧を出
力するようなっており、このライン42及び前記抵抗R
1,R2,R3が共通に接続されたライン43間に正電
圧を出力すると共に、ライン42及び前記ライン27間
に負電圧を出力する二電源型に構成されている。
FIG. 3 shows a specific configuration example of the signal selection means 34 and the differential amplifier circuit 35 together with related circuits, and will be described below with reference to FIG. 3. That is, as mentioned earlier, the resistors R1 and R constituting the load circuits 29a, 29b, and 29C
2 and R3 are connected between the lines 28a, 28b, 28c and the power supply circuit 30. This power supply circuit 30 outputs an analog ground voltage to a line 42 connected to it, and this line 42 and the resistor R
1, R2, and R3 are connected in common to a line 43, and a negative voltage is output between a line 42 and the line 27.

信号選択手段34において、44a、44b。In the signal selection means 34, 44a, 44b.

44cはアナログスイッチで、これらの各入力側端子は
夫々抵抗R4,R5,R6を介して前記ライン28a、
28b、28cに接続され、また各出力側端子はライン
45に共通に接続されている。
44c is an analog switch, and each of these input side terminals is connected to the lines 28a and 28a through resistors R4, R5, and R6, respectively.
28b and 28c, and each output side terminal is commonly connected to line 45.

このとき、上記ライン45は抵抗R7を介してアナログ
グランド電位のライン42に接続されており、この抵抗
R7にはノイズ吸収用のコンデンサC1が並列接続され
ている。上記各アナログスイッチ44a、44b、44
cは、そのゲート端子に前記マイクロコンピュータ37
からの動作指令信号Sa、Sb、Scを受けるようにな
っており、その信号入力状態で導通するようになってい
る。
At this time, the line 45 is connected to the analog ground potential line 42 via a resistor R7, and a noise absorbing capacitor C1 is connected in parallel to this resistor R7. Each of the above analog switches 44a, 44b, 44
c has the microcomputer 37 connected to its gate terminal.
It is designed to receive operation command signals Sa, Sb, and Sc from the terminals, and becomes conductive when the signals are input.

また、信号選択手段34において、アナログスイッチ4
4a、44b、44cの各入力側端子には、これらのオ
フ時に過大電圧が印加されることを阻止するためのダイ
オードD1 * Dt r D3の各アノードが夫々接
続されており、これらダイオードDI +  Dt +
  D3の各カソードは前記ライン43に共通に接続さ
れている。
Further, in the signal selection means 34, the analog switch 4
The input side terminals of 4a, 44b, and 44c are respectively connected to the anodes of diodes D1*Dt r D3 for preventing excessive voltage from being applied when they are off, and these diodes DI + Dt +
Each cathode of D3 is commonly connected to the line 43.

一方、差動増幅回路35において、46はライン43及
び27を電源としたオペアンプで、その非反転入力端子
(+)がライン45に接続されていると共に、反転入力
端子(−)が抵抗R8を介してライン43に接続されて
いる。また、オペアンプ46の出力端子と5反転入力端
子(−)との間には帰還抵抗R9及びノイズ吸収用コン
デンサC2の並列回路が接続されている。さらに、オペ
アンプ46の出力端子は、A−D変換回路36の入力端
子ADに接続されている。尚、この場合において、抵抗
R4〜R9の抵抗値をその符号で表わした場合、各抵抗
値は、R4−R5−Re −R8−Ra 、R7−R9
−Rbとなるように設定されている。
On the other hand, in the differential amplifier circuit 35, 46 is an operational amplifier using lines 43 and 27 as power supplies, and its non-inverting input terminal (+) is connected to line 45, and its inverting input terminal (-) connects resistor R8. It is connected to line 43 via. Further, a parallel circuit including a feedback resistor R9 and a noise absorbing capacitor C2 is connected between the output terminal of the operational amplifier 46 and the 5-inverting input terminal (-). Further, the output terminal of the operational amplifier 46 is connected to the input terminal AD of the AD conversion circuit 36. In this case, when the resistance values of the resistors R4 to R9 are expressed by their signs, the respective resistance values are R4-R5-Re -R8-Ra, R7-R9
-Rb.

さて、以下においては、上記構成の作用についてマイク
ロコンピュータ37による制御内容と共に説明する。今
、主回路導体23a、23b、23cに負荷電流が流れ
た状態では、ライン28a。
Now, below, the operation of the above configuration will be explained together with the details of control by the microcomputer 37. Now, with the load current flowing through the main circuit conductors 23a, 23b, and 23c, the line 28a.

28b、28cにアナログ電圧信号Va、Vb。Analog voltage signals Va and Vb are applied to 28b and 28c.

Vcが出力されるようになるため、電源回路30が機能
して信号選択手段34.差動増幅回路35゜A−D変換
回路36及びマイクロコンピュータ37に電源が与えら
れるようになる。
Since Vc is now output, the power supply circuit 30 functions and the signal selection means 34. Power is now supplied to the differential amplifier circuit 35, the A-D converter circuit 36, and the microcomputer 37.

このような電源投入状態で、主回路導体23a。In this power-on state, the main circuit conductor 23a.

23b、23cに短絡事故に至らない小規模の事故電流
が流れたときには、次のように作用する。
When a small-scale fault current that does not result in a short-circuit accident flows through 23b and 23c, the following actions occur.

即ち、電流検出手段31からライン28a、28b、2
8cに対し、A、B、C各相の負荷電流値Ia、Ib、
Icに夫々対応した電圧レベルのアナログ電圧信号Va
、Vb、Vcが出力されるものであり、これら電圧信号
Va、Vb、Vcの波形は周知のように絶対値波形とな
る。ここで、電源回路30によってライン43及び42
間に出力される電圧をVzとした場合、Va、Vb、V
cは次式で表わされる。
That is, the lines 28a, 28b, 2 from the current detection means 31
8c, the load current values of each phase of A, B, and C Ia, Ib,
Analog voltage signals Va with voltage levels corresponding to Ic, respectively.
, Vb, and Vc are output, and the waveforms of these voltage signals Va, Vb, and Vc are absolute value waveforms, as is well known. Here, lines 43 and 42 are connected by power supply circuit 30.
If the voltage output between them is Vz, then Va, Vb, V
c is expressed by the following formula.

Va−RI  Ia+Vz Vb−R2lb+Vz Vc−R31c+Vz 一方、マイクロコンピュータ37は、後述するように動
作指令信号Sa、Sb、Scをこの順に時分割した状態
で所定周期にて反復出力して信号選択手段34に与える
。このため、動作指令信号Saが出力された期間にはア
ナログスイッチ44aが導通し、ライン28aに出力さ
れたアナログ電圧信号Vaが、抵抗R4,アナログスイ
ッチ44a及びライン45を介して差動増幅回路35内
のオペアンプ46の非反転入力端子(+)に与えられる
。また、動作指令信号sb及びSc出力された各期間に
は、アナログスイッチ44b及び44Cの各導通に応じ
て、ライン28b及び28cに出力されたアナログ電圧
信号vb及びVcが、夫々抵抗R5,アナログスイッチ
44b、ライン45或は抵抗R6,アナログスイッチ4
4c、ライン45を介してオペアンプ46の非反転入力
端子(+)に与えられる。このとき、上記ライン45は
、アナロググランド電位のライン42に対して抵抗R7
を介して接続されているから、上記のようにアナログス
イッチ44a、44b、44cの各導通に応じてオペア
ンプ46の非反転入力端子(+)に夫々与えられるアナ
ログ電圧信号V’a。
Va-RI Ia+Vz Vb-R2lb+Vz Vc-R31c+Vz On the other hand, the microcomputer 37 repeatedly outputs the operation command signals Sa, Sb, and Sc in this order in a time-divided manner at a predetermined period, as will be described later, to the signal selection means 34. give. Therefore, during the period when the operation command signal Sa is output, the analog switch 44a is conductive, and the analog voltage signal Va output to the line 28a is transmitted to the differential amplifier circuit 35 via the resistor R4, the analog switch 44a, and the line 45. The input signal is applied to the non-inverting input terminal (+) of the operational amplifier 46 within the circuit. In addition, during each period when the operation command signals sb and Sc are output, analog voltage signals vb and Vc output to the lines 28b and 28c are applied to the resistor R5 and the analog switch in accordance with the conduction of the analog switches 44b and 44C, respectively. 44b, line 45 or resistor R6, analog switch 4
4c and is applied to the non-inverting input terminal (+) of the operational amplifier 46 via line 45. At this time, the line 45 is connected to the resistor R7 with respect to the analog ground potential line 42.
Since the analog voltage signal V'a is connected to the non-inverting input terminal (+) of the operational amplifier 46 in response to each conduction of the analog switches 44a, 44b, and 44c as described above.

V’b、V’cは、次式で与えられる。但し、次式にお
いてvOはライン42の電位(アナロググランド電位)
である。
V'b and V'c are given by the following equations. However, in the following equation, vO is the potential of line 42 (analog ground potential)
It is.

V’a −(R11a+Vz−Vo) R7/ (R4
+R7)V’b −(R21b+Vz−Vo) R7/
 (R5+R7)V’c −(R31c+Vz−Vo)
 R7/ CR8+R7)しかして、オペアンプ46に
は、その反転入力端子(−)に対しライン43から(V
z−Vo)で示される値の電圧が抵抗R8を介して与え
られ、また、非反転入力端子(+)に対し上記アナログ
電圧信号V’a、 V’b、 V’cの何れかが入力さ
れるため、そのオペアンプ46による増幅出力電圧は、
次式で得られる。但し、以下においては、アナログ電圧
信号V’a、 V’b、 V’cが入力された各場合に
おけるオペアンプ46の増幅出力電圧を夫々Vxa、 
V xb、  V xcとして表わすことにする。
V'a - (R11a + Vz - Vo) R7/ (R4
+R7) V'b - (R21b+Vz-Vo) R7/
(R5+R7)V'c - (R31c+Vz-Vo)
(R7/CR8+R7) Therefore, the operational amplifier 46 has a voltage (V) from the line 43 to its inverting input terminal (-).
z-Vo) is applied via the resistor R8, and any of the analog voltage signals V'a, V'b, and V'c is input to the non-inverting input terminal (+). Therefore, the amplified output voltage by the operational amplifier 46 is
It is obtained by the following formula. However, in the following, the amplified output voltages of the operational amplifier 46 in each case where the analog voltage signals V'a, V'b, and V'c are input are referred to as Vxa and Vxa, respectively.
It will be expressed as V xb and V xc.

Vxa −V’a (R8+R9) /R8−(Vz−
Vo) R9/R8Vxb −V’b (R8+R9)
 /R8−(Vz−Vo) R9/R8Vxc−V’c
 (R8+R9)/R8−(Vz−Vo)R9/R8こ
こで、R4−R5−Re −R8−Raに設定され、且
つR7−R9−Rbに設定されているから、V ’a、
  V ’b、  V ’c及びV xa、  V x
b、  V xcは夫々次式で得られる。
Vxa -V'a (R8+R9) /R8-(Vz-
Vo) R9/R8Vxb -V'b (R8+R9)
/R8-(Vz-Vo) R9/R8Vxc-V'c
(R8+R9)/R8-(Vz-Vo)R9/R8 Here, since it is set to R4-R5-Re -R8-Ra and R7-R9-Rb, V'a,
V'b, V'c and Vxa, Vx
b and V xc are obtained by the following equations.

V ’a= (R11a+Vz−Vo) Rb/ (R
a+Rb)V ’b=  (R21b+Vz−Vo)R
b/  (Ra十Rb)V’c −(R31c+Vz−
Vo) Rb/ (Ra+Rb)Vxa −V’a (
Ra+Rb) /Ra −(Vz−Vo) Rh/Ra
−1aRIRb/ Ra Vxb −V’b (Ra+Rb) /Ra −(Vz
−Vo) Rb/Ra−IbR2Rb/ Ra Vxc−V’c (Ra十Rb)/Ra−(Vz−Vo
)Rb/Ra−IcR3R1>/ Ra 以上のようにして、マイクロコンピュータ37にて信号
選択手段34を制御することにより、差動増幅回路35
の出力端子から、A、B、C各相の負荷電流値1a、I
b、Icに比例した電圧レベルのアナログ電圧信号V 
xa、 V xb、 V xcを取出すことができるも
のである。この場合、負担回路29a、29b、29c
を構成する各抵抗R1+R2+ R3を等しく設定して
おけば、上記各アナログ電圧信号V xa、 V xb
、 V xcを同じ基準で比較することができる。
V'a= (R11a+Vz-Vo) Rb/ (R
a+Rb)V'b= (R21b+Vz-Vo)R
b/ (Ra + Rb) V'c - (R31c + Vz-
Vo) Rb/ (Ra+Rb)Vxa -V'a (
Ra + Rb) /Ra - (Vz-Vo) Rh/Ra
-1aRIRb/ Ra Vxb -V'b (Ra+Rb) /Ra -(Vz
-Vo) Rb/Ra-IbR2Rb/ Ra Vxc-V'c (Ra+Rb)/Ra-(Vz-Vo
)Rb/Ra-IcR3R1>/Ra As described above, by controlling the signal selection means 34 with the microcomputer 37, the differential amplifier circuit 35
From the output terminal of the A, B, C phase load current value 1a, I
b, an analog voltage signal V with a voltage level proportional to Ic
It is possible to extract xa, V xb, and V xc. In this case, burden circuits 29a, 29b, 29c
If the resistors R1+R2+R3 constituting are set equal, each of the analog voltage signals Vxa, Vxb
, V xc can be compared on the same basis.

このように得られたアナログ電圧信号VXa、Vxb、
 Vxcは、A−D変換回路36によりデジタル電圧信
号に変換された後にマイクロコンピュータ37に入力さ
れる。このとき、マイクロコンピュータ37においては
、予め設定されたプログラムに基づいて上記デジタル電
圧信号により示される負荷電流のうち最大のものを選択
して、その実効値の演算並びにその実効値により示され
る各用魚荷電流値のレベル判別を実行するものであり、
これらの演算内容については後で第1図に基づいて説明
する。尚、マイクロコンピュータ37は、前述したよう
な動作指令信号Sa、Sb、Scによる信号選択手段3
4の時分割制御と同時に、A−D変換回路36も時分割
制御するようになっている。そして、マイクロコンピュ
ータ37は、上記レベル判別結果に基づいて事故電流の
有無を検知し、事故電流が流れた旨を検知した場合には
、その事故電流の大きさに応じた限時動作を行なった後
に出力ポートPoからトリガパルスを出力する。
The analog voltage signals VXa, Vxb, obtained in this way,
Vxc is input to the microcomputer 37 after being converted into a digital voltage signal by the A-D conversion circuit 36. At this time, the microcomputer 37 selects the maximum load current indicated by the digital voltage signal based on a preset program, calculates its effective value, and calculates each load current indicated by the effective value. This is to determine the level of fish load current value,
The contents of these calculations will be explained later based on FIG. It should be noted that the microcomputer 37 uses the signal selection means 3 based on the operation command signals Sa, Sb, and Sc as described above.
Simultaneously with the time division control of 4, the A-D conversion circuit 36 is also time division controlled. Then, the microcomputer 37 detects the presence or absence of a fault current based on the level determination result, and if it detects that a fault current has flowed, it performs a time-limited operation according to the magnitude of the fault current. A trigger pulse is output from the output port Po.

すると、このトリガパルスをゲートに受けたサイリスタ
38がターンオンして引き外し装置39に通電されるよ
うになるため、主回路接点22a。
Then, the thyristor 38 whose gate receives this trigger pulse is turned on and the tripping device 39 is energized, so that the main circuit contact 22a.

22b、22Cが開放されるという通常の引き外し動作
が行なわれる。
A normal tripping operation occurs in which 22b and 22C are opened.

これに対して、主回路導体23a、23b、23cに短
絡電流等の大規模の事故電流が流れたときには、次のよ
うに作用する。即ち、この場合には、電流検出手段31
か°らライン28a、28b。
On the other hand, when a large-scale fault current such as a short circuit current flows through the main circuit conductors 23a, 23b, and 23c, the following effects occur. That is, in this case, the current detection means 31
From the lines 28a, 28b.

28cに出力されるアナログ電圧信号Va、Vb。Analog voltage signals Va, Vb output to 28c.

Vcの電圧レベルが急上昇するため、ライン33及びラ
イン27間の電圧もダイオードOR回路32を通じて上
昇して定電圧ダイオード41のツェナー電圧を越えるよ
うになる。すると、定電圧ダイオード41がブレークダ
ウンして限時制御回路40が通電状態になるため、上記
限時制御回路40からは、その印加電圧(即ち負荷電流
値)の大小に応じた所定の限時時間経過後にトリガパル
スが出力される。従って、このトリガパルスによりサイ
リスタ38がターンオンされるようになり、以て引き外
し装置39により主回路接点22a。
Since the voltage level of Vc rises rapidly, the voltage between line 33 and line 27 also rises through diode OR circuit 32 and exceeds the Zener voltage of voltage regulator diode 41. Then, the constant voltage diode 41 breaks down and the time limit control circuit 40 becomes energized, so that the time limit control circuit 40 outputs a signal after a predetermined time period corresponding to the magnitude of the applied voltage (i.e., load current value). A trigger pulse is output. This trigger pulse therefore causes the thyristor 38 to be turned on, thereby causing the tripping device 39 to close the main circuit contact 22a.

22b、22cが開放されるという瞬時引き外し動作が
行なわれる。
An instantaneous tripping operation is performed in which 22b and 22c are opened.

さて、第1図にはマイクロコンピュータ37の演算内容
が示されており、以下これについて関連作用と共に説明
する。
Now, FIG. 1 shows the calculation contents of the microcomputer 37, and this will be explained below along with related operations.

第1図において、まず、マイクロコンピュータ37の電
源投入に応じた初期化ステップaの実行後に、変数Kを
初期値「1」にセットする(ステップb)。この後、ス
テップCにおいて、信号選択手段34に対し動作指令信
号Saを出力すると共に、A−D変換回路36に対して
デジタル変換開始指令を出力する。すると、信号選択手
段34がA相のアナログ電圧信号Vaを通過させるよう
になり、この電圧信号VaはA−D変換回路36により
A相用のデジタル電圧信号に変換される。
In FIG. 1, first, after executing initialization step a in response to power-on of the microcomputer 37, a variable K is set to an initial value "1" (step b). Thereafter, in step C, an operation command signal Sa is outputted to the signal selection means 34, and a digital conversion start command is outputted to the A/D conversion circuit 36. Then, the signal selection means 34 passes the A-phase analog voltage signal Va, and this voltage signal Va is converted into an A-phase digital voltage signal by the A-D conversion circuit 36.

次いで、二乗演算手段に相当するステップdにおいて、
上記デジタル電圧信号により示されるデジタルデータA
kの二乗演算を行なうと共に、その演算結果値Akfを
データDkとしてストアする。
Next, in step d corresponding to the square calculation means,
Digital data A indicated by the above digital voltage signal
A square calculation of k is performed, and the calculation result value Akf is stored as data Dk.

さらに、次のステップe(第1の加算手段に相当)では
、上記のようにストアされたデジタルデータDk (−
Akl )を累算用メモリデータEkに累算する。その
後において、以上のようなステップc、d、eは、後述
のステツブシで「YEsJと判断されるまで一定周期で
繰返されるものであり、従って上記のような二乗演算及
び累算は一定周期毎に行なわれる。
Furthermore, in the next step e (corresponding to the first addition means), the digital data Dk (-
Akl) is accumulated in the accumulation memory data Ek. After that, steps c, d, and e as described above are repeated at a constant cycle until it is judged as ``YESJ'' in the step-by-step program described below.Therefore, the above-mentioned squaring and accumulation are performed at every constant cycle. It is done.

この後には、ステップfにおいて、信号選択手段34に
対し動作指令信号sbを出力すると共に、A−、D変換
回路36に対してデジタル変換開始指令を出力する。従
って、この場合には、B相のアナログ電圧信号vhが信
号選択手段34を通過してA−D変換回路36によりB
市用のデジタル電圧信号に変換される。次いで、二乗演
算手段に相当するステップgにおいて、上記デジタル電
圧信号により示されるデジタルデータBkの二乗演算を
行なうと共に、その演算結果値BklをデータFkとし
てストアし、さらに第1の加算手段に相当するステップ
hにおいて、上記のようにストアされたデータFk (
−Bkf )を累算用メモリデータGkに加算する。そ
して、この場合にも上記のような二乗演算及び累算は一
定周期毎に行なわれる。
After this, in step f, the operation command signal sb is outputted to the signal selection means 34, and at the same time, a digital conversion start command is outputted to the A-D conversion circuit 36. Therefore, in this case, the B-phase analog voltage signal vh passes through the signal selection means 34 and is converted to B-phase by the A-D conversion circuit 36.
It is converted into a digital voltage signal for municipal use. Next, in step g, which corresponds to a square calculation means, a square calculation is performed on the digital data Bk indicated by the digital voltage signal, and the calculation result value Bkl is stored as data Fk, and further corresponds to a first addition means. In step h, data Fk (
-Bkf) is added to the accumulation memory data Gk. Also in this case, the above-described squaring and accumulation are performed at regular intervals.

引続いてステップiにおいて、信号選択手段34に対し
動作指令信号Scを出力すると共に、A−り変換回路3
6に対してデジタル変換開始指令を出力する。従って、
この場合には、C相のアナログ電圧信号Vcが信号選択
手段34を通過してA−D変換回路36によりC相用の
デジタル電圧信号に変換される。次いで、二乗演算手段
に相当するステップjにおいて、上記デジタル電圧信号
により示されるデジタルデータCkの二乗演算を行なう
と共に、その演算結果値CklをデータHkとしてスト
アし、さらに第1の加算手段に相当するステップkにお
いて、上記のようにストアされたデータHk (−Ck
l )を累算用メモリデータIkに加算する。そして、
この場合にも上記のような二乗演算及び累算は一定周期
毎に行なわれる。
Subsequently, in step i, the operation command signal Sc is output to the signal selection means 34, and the A-reconversion circuit 3
A digital conversion start command is output to 6. Therefore,
In this case, the C-phase analog voltage signal Vc passes through the signal selection means 34 and is converted by the A-D conversion circuit 36 into a C-phase digital voltage signal. Next, in step j, which corresponds to a square calculation means, a square calculation is performed on the digital data Ck indicated by the digital voltage signal, and the calculation result value Ckl is stored as data Hk, and further corresponds to the first addition means. In step k, data Hk (-Ck
l) to the accumulation memory data Ik. and,
In this case as well, the above-described squaring and accumulation are performed at regular intervals.

この後には、ステップ(において、変数Kが設定計数値
Nに達したか否かを判断し、rNOJの場合には変数K
を「1」だけインクリメントするステップm(計数手段
に相当)を実行した後にステップCへ戻る。この場合に
おいて、上記ステップc−にの1サイクルの周期がto
であった場合には、ステツブシでrYESJと判断され
るまでの所要時間Tは、T−N−tOとなり、従ってス
テップe、h、にでのNはN−T/loで表わされる。
After this, in step (), it is determined whether the variable K has reached the set count value N, and in the case of rNOJ, the variable K
After executing step m (corresponding to a counting means) of incrementing by "1", the process returns to step C. In this case, the period of one cycle in step c- is to
In this case, the time T required until the step is determined to be rYESJ is T-N-tO, and therefore, N in steps e, h, and step is expressed as N-T/lo.

上記ステップ(でrYESJと判断した場合、つまりス
テップc −kがN回実行されて各市用デジタルデータ
Dk (−Ak″)、Fk (−Bk’ )、Hk (
−Ck’ )がN回すンプリングされ、以て夫々の累算
データEk、Gk、Ikが得られた場合には、最大相選
択手段に相当するステップnにおいて、上記各市用の累
算データEk、Gk。
If rYESJ is determined in the above step (that is, step c-k is executed N times and each city digital data Dk (-Ak''), Fk (-Bk'), Hk (
-Ck') is sampled N times to obtain the respective accumulated data Ek, Gk, Ik, in step n corresponding to the maximum phase selection means, the accumulated data Ek, Gk.

1にのうち最大のものを選択し、これを最大値データJ
kとしてストアする。次いで、除算手段に相当するステ
ップ0において、上記最大値データJkを設定計数値N
により除算すると共に、その除算結果J k/N (−
J k −tO/T)を除算データLkとしてストアす
る。
1, and use it as the maximum value data J
Store as k. Next, in step 0 corresponding to the dividing means, the maximum value data Jk is set to a set count value N.
and the division result J k/N (-
J k −tO/T) is stored as division data Lk.

この後には、判定手段に相当するステップpにおいて、
上記除算データLkが過電流動作レベルに達しているか
否かの判定を行なう。このステップpで「YESJとな
ったときには、第2の加算手段に相当するステップqに
おいて、上記除算データLkを累算用メモリデータMk
に累算する。
After this, in step p corresponding to the determining means,
It is determined whether the divided data Lk has reached the overcurrent operation level. If YESJ is obtained in this step p, in step q corresponding to the second addition means, the above-mentioned division data Lk is added to the accumulation memory data Mk.
Accumulate to .

また、ステップpでrNOJとなったときには、ステッ
プrにおいて、上記累算用メモリデータMkから除算デ
ータLkを減算する。斯様なステップq及び「は、その
後のステップSでrYESJと判断されるまで、一定周
期で繰返されるものであり、従って上記のような累算或
は減算は一定周期で行なわれる。上記ステップSでは、
累算用メモリデータMkが所定値Pを越えたか否かを判
断するものであり、rYEsJのときには出力ボートP
。からトリガパルスを出力するステップtを実行して演
算動作を終了する。従って、斯様な演算動作終了時には
、上記トリがパルスにより前述した引き外し動作が行な
われる。また、ステップSで「NO」となったときには
前記ステップbへ戻るものであり、以下のステップを上
述同様に繰返す。尚、上記ステップs、tは引き外し演
算手段に相当する。
Further, when rNOJ is obtained in step p, the division data Lk is subtracted from the accumulation memory data Mk in step r. Such steps q and ``are repeated at a constant cycle until rYESJ is determined in the subsequent step S, so the above-mentioned accumulation or subtraction is performed at a constant cycle.The above step S So,
This is to judge whether the accumulation memory data Mk exceeds a predetermined value P, and when rYEsJ, the output port P
. Step t is executed to output a trigger pulse from 1 to 5, and the arithmetic operation is completed. Therefore, at the end of such calculation operation, the above-mentioned tripping operation is performed by the above-mentioned trigger pulse. Further, when the answer in step S is "NO", the process returns to step b, and the following steps are repeated in the same manner as described above. Incidentally, the above steps s and t correspond to a trip calculation means.

ここで、一般的な回路しゃ断器の保護特性は第4図のよ
うに設定される。即ち、負荷電流値が過電流動作レベル
を越えると、負荷電流の大きさに応じて、長限時動作、
短限時動作及び瞬時動作を実行する。特に、本実施例の
マイクロコンピュータ37が行なう過電流保護動作に対
応した長限時動作領域では、動作時間が負荷電流値の二
乗に反比例する反限時特性に設定される。即ち、長限時
動作領域では、(負荷電流)’X(動作時間)−一定値
となるような動作を行なう。
Here, the protection characteristics of a general circuit breaker are set as shown in FIG. That is, when the load current value exceeds the overcurrent operation level, depending on the magnitude of the load current, long-time operation,
Executes short-time operations and instantaneous operations. Particularly, in the long time limit operation region corresponding to the overcurrent protection operation performed by the microcomputer 37 of this embodiment, the operation time is set to an inverse time limit characteristic in which it is inversely proportional to the square of the load current value. That is, in the long-time operation region, an operation is performed such that (load current)'X (operation time)--a constant value.

しかして、以下においては、前記第1図に示したマイク
ロコンピュータ37による演算処理が、負荷電流の実効
値の演算並びに反限時特性を実現していることの説明を
行なう。
Therefore, in the following, it will be explained that the arithmetic processing by the microcomputer 37 shown in FIG. 1 realizes the calculation of the effective value of the load current and the inverse time limit characteristic.

即ち、良く知られているように瞬時値t (T) 。That is, as is well known, the instantaneous value t (T).

周期Tの電流の実効値1eは次式で与えられる。The effective value 1e of the current with period T is given by the following equation.

瞬時値i (t)を周期toにてサンプリングしたデー
タをl 1(t)、  i 2(t)、 ・・・t k
(t)とすると、実効値!eは次式で近似される。
Data obtained by sampling the instantaneous value i (t) at a period to are l 1 (t), i 2 (t), ... t k
(t), the effective value! e is approximated by the following equation.

ここで、サンプリング回数K(本実施例の場合設定計数
[Nに相当)は、K回のサンプリングに要する時間つま
り全体の周期がTであるから、K−T/lO(−N)で
得られる。従って、次式によって実効値1eが求められ
る。
Here, the number of samplings K (corresponding to the set count [N in this example) is obtained by K-T/lO(-N) since the time required for K samplings, that is, the total period is T. . Therefore, the effective value 1e is determined by the following equation.

一方、動作時間をTopとした場合、反限時特性は前に
も述べたように、 Ie’  *Top−Pa  (但し、Paは一定値)
となるから、次式が要件となる。
On the other hand, when the operating time is set as Top, the inverse time characteristic is as mentioned before, Ie' *Top-Pa (However, Pa is a constant value)
Therefore, the following formula is required.

従って、動作時間Topは、 で得られる。Therefore, the operating time Top is It can be obtained with

以上の各式と第1図を対応させた場合、A、B。When each of the above formulas corresponds to Fig. 1, A and B are obtained.

T/L。T/L.

C各相用の累算データΣ ik 2(t)がステップe
Accumulated data Σ ik 2(t) for each phase of C is at step e
.

h、にでの演算により求められ、斯様な各相用累算デー
タのうち最大のものがステップnにて選択され、その選
択データに基づいて次式の除算データLkが求められる
h and n, and the largest one among such accumulated data for each phase is selected in step n, and based on the selected data, division data Lk of the following equation is obtained.

そして、斯様に得た除算データLkが過電流動作レベル
を越えている場合には、ステップqにて上記除算データ
Lkが累算用メモリデータMkとして一定周期毎に累算
される。従って、斯かる累算周期をTaとした場合、上
記累算用メモリデータMkが所定値Pに達するまでの時
間、つまり動作時間Topは次式で与えられる。
If the division data Lk thus obtained exceeds the overcurrent operation level, the division data Lk is accumulated at regular intervals as accumulation memory data Mk in step q. Therefore, when the accumulation period is Ta, the time until the accumulation memory data Mk reaches the predetermined value P, that is, the operation time Top is given by the following equation.

ここで、P−Ta−P(一定値)とすると、が成立し、
前記(1)式と一致するようになる。
Here, if P-Ta-P (constant value), then holds true,
This becomes consistent with the above equation (1).

この結果、第1図に示した演算処理によって、負荷電流
の実効値の演算並びに反限時特性が実現されていること
が分る。
As a result, it can be seen that the calculation of the effective value of the load current and the inverse time characteristic are realized by the calculation processing shown in FIG.

尚、本発明は上記した実施例に限定されるものではなく
、例えば信号処理回路をディスクリート回路を組合わせ
て成るデジタル回路により実現しても良い等、その要旨
を逸脱しない範囲で種々変形して実施することができる
It should be noted that the present invention is not limited to the above-described embodiments, and may be modified in various ways without departing from the spirit thereof, for example, the signal processing circuit may be realized by a digital circuit formed by combining discrete circuits. It can be implemented.

[発明の効果] 本発明によれば、以上の説明によって明らかなように、
複数相の交流電路に流れる負荷電流値を示す各市用アナ
ログ電圧信号をデジタル変換するA−D変換回路、並び
にこのA−D変換回路からのデジタル電圧信号により示
される各相の負荷電流値のうちの最大粗のものに基づい
て引き外し動作を実行する信号処理回路を夫々設けると
共に、特に上記信号処理回路を、夫々デジタル信号の処
理手段である二乗演算手段、第1の加算手段、計数手段
、除算手段、最大相選択手段、除算手段。
[Effects of the Invention] According to the present invention, as is clear from the above description,
An A-D conversion circuit that digitally converts each municipal analog voltage signal indicating the load current value flowing in a multi-phase AC line, and the load current value of each phase indicated by the digital voltage signal from this A-D conversion circuit. A signal processing circuit is provided for performing a tripping operation based on the coarsest one of Division means, maximum phase selection means, division means.

判定手段、加算手段及び引き外し演算手段により構成し
たから、必要なアナログ回路素子数を減らすことができ
て、回路構成の簡jli化並びに製造コストの抑制を図
り得る。また、上記のように引き外し動作のための信号
処理をデジタル的に行なう構成であるから、従来必要で
あった面倒な出力レベル調整作業が不要になる。さらに
、信号処理手段により負荷電流の実効値をデジタル演算
するのに要する時間は過電流保護動作時間に比して十分
に早くすることができるから、その演算結果値の精度向
上を期待できる。
Since it is configured by the determination means, the addition means, and the trip calculation means, the number of necessary analog circuit elements can be reduced, and the circuit configuration can be simplified and the manufacturing cost can be suppressed. Furthermore, since the configuration is such that the signal processing for the tripping operation is digitally performed as described above, the troublesome output level adjustment work that was conventionally required is no longer necessary. Furthermore, since the time required for digitally calculating the effective value of the load current by the signal processing means can be made sufficiently faster than the overcurrent protection operation time, it is possible to expect an improvement in the accuracy of the calculated value.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第4図は本発明の一実施例を示すもので、第
1図は要部の制御内容を示すフローチャート、第2図は
全体の概略的回路構成図、第3図は同第2図中の一部を
詳細に示す回路構成図、第4図は保護特性曲線図である
。また、第5図は従来例説明用の第2図相当図である。 図中、22a、22b、22cは主回路接点、23 a
、 23 b、 23 cは主回路導体(交流電路)、
25a、25b、25cは変流器、26a、26b、2
6cは整流回路、29a、2.9b、29Cは負担回路
、30は電源回路、31は電流検出手段、34は信号選
択手段、35は演算増幅回路、36はA−D変換回路、
37はマイクロコンピュータ(信号処理回路)、38は
サイリスク、3つは引き外し装置を示す。
1 to 4 show an embodiment of the present invention. FIG. 1 is a flowchart showing the control contents of the main parts, FIG. 2 is a schematic diagram of the overall circuit configuration, and FIG. 3 is the same. 2 is a circuit configuration diagram showing a part of FIG. 2 in detail, and FIG. 4 is a protection characteristic curve diagram. Further, FIG. 5 is a diagram corresponding to FIG. 2 for explaining the conventional example. In the figure, 22a, 22b, 22c are main circuit contacts, 23a
, 23 b, 23 c are main circuit conductors (AC line),
25a, 25b, 25c are current transformers, 26a, 26b, 2
6c is a rectifier circuit, 29a, 2.9b, 29C are burden circuits, 30 is a power supply circuit, 31 is a current detection means, 34 is a signal selection means, 35 is an operational amplifier circuit, 36 is an A-D conversion circuit,
37 is a microcomputer (signal processing circuit), 38 is a cyrisk, and 3 are tripping devices.

Claims (1)

【特許請求の範囲】[Claims] 1、複数相の交流電路に流れる負荷電流を検出して各相
の負荷電流値に応じた電圧レベルの各相用アナログ電圧
信号を夫々出力する電流検出手段を備え、上記アナログ
電圧信号により示される負荷電流値に基づいて引き外し
動作を実行するようにした回路しや断器において、前記
電流検出手段からの各相用アナログ電圧信号を夫々デジ
タル変換するA−D変換回路と、このA−D変換回路か
らのデジタル電圧信号に基づいて前記引き外し動作を実
行する信号処理回路とを具備し、前記信号処理回路は、
前記A−D変換回路からの各相用デジタル電圧信号によ
り示される値を夫々二乗する二乗演算手段と、この二乗
演算手段の各相用の演算結果を夫々について一定周期毎
に累算する第1の加算手段と、この第1の加算手段によ
る累算回数を計数する計数手段と、この計数手段が設定
計数値に達したときに前記第1の加算手段による各相用
の累算データのうち最大のものを選択する最大相選択手
段と、この最大相選択手段により選択された累算データ
を前記設定計数値により除算する除算手段と、この除算
手段の除算結果が所定の動作レベルに達したか否かを判
定する判定手段と、この判定手段によって前記除算結果
が所定の動作レベルに達した旨判定されたときに前記除
算手段の除算結果を一定周期毎に累算する第2の加算手
段と、この第2の加算手段の累算結果が所定値を越えた
ときに引き外し動作指令を発生する引き外し演算手段と
を含んで構成されていることを特徴とする回路しや断器
1. Current detection means for detecting the load current flowing in the AC circuit of multiple phases and outputting an analog voltage signal for each phase at a voltage level corresponding to the load current value of each phase, as indicated by the analog voltage signal. A circuit breaker configured to perform a tripping operation based on a load current value includes an A-D conversion circuit that digitally converts analog voltage signals for each phase from the current detection means, and the A-D and a signal processing circuit that executes the tripping operation based on a digital voltage signal from a conversion circuit, the signal processing circuit comprising:
squaring calculation means for squaring the values indicated by the digital voltage signals for each phase from the A-D conversion circuit; and a first squaring calculation means for accumulating the calculation results for each phase of the squaring calculation means at regular intervals. an adding means, a counting means for counting the number of times of accumulation by the first adding means, and a counting means for counting the number of times of accumulation by the first adding means, and when the counting means reaches a set count value, among the accumulated data for each phase by the first adding means maximum phase selection means for selecting the maximum phase selection means; division means for dividing the accumulated data selected by the maximum phase selection means by the set count value; and a division result of the division means reaching a predetermined operation level. determination means for determining whether or not the division result has reached a predetermined operation level; and second addition means for accumulating the division result of the division means at regular intervals when the determination means determines that the division result has reached a predetermined operation level. and trip calculation means for generating a trip operation command when the cumulative result of the second addition means exceeds a predetermined value.
JP10103888A 1988-04-22 1988-04-22 Circuit breaker Pending JPH01270722A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10103888A JPH01270722A (en) 1988-04-22 1988-04-22 Circuit breaker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10103888A JPH01270722A (en) 1988-04-22 1988-04-22 Circuit breaker

Publications (1)

Publication Number Publication Date
JPH01270722A true JPH01270722A (en) 1989-10-30

Family

ID=14289991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10103888A Pending JPH01270722A (en) 1988-04-22 1988-04-22 Circuit breaker

Country Status (1)

Country Link
JP (1) JPH01270722A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173929A (en) * 1986-01-27 1987-07-30 三菱電機株式会社 Controller of circuit breaker

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173929A (en) * 1986-01-27 1987-07-30 三菱電機株式会社 Controller of circuit breaker

Similar Documents

Publication Publication Date Title
JP2735598B2 (en) Solid trip device
JPS61224228A (en) Tripper for breaker and operation thereof
EP0881732B1 (en) Apparatus for RMS current approximation
US4839770A (en) Control circuit with validity-determining arrangement
US5113304A (en) Digital protective circuit breaker
US11372047B2 (en) Method for detecting an insulation fault in a motor arrangement, method for detecting a motor phase interruption in a motor arrangement, and drive circuit for driving an electronically commutated motor
US4796148A (en) Current-sensing arrangement utilizing two current-sensing signals
JPH0714252B2 (en) Circuit breaker
JP3335838B2 (en) Circuit breaker
JPH01270722A (en) Circuit breaker
JPS6165829U (en)
JP2575475B2 (en) Circuit breakers and breakers
JPH08214445A (en) Circuit breaker
JP2575474B2 (en) Circuit breaker
JPH01270721A (en) Circuit breaker
JPH077838A (en) Controller for circuit breaker
JP3279215B2 (en) Ground fault detection method for power system
JPS58364Y2 (en) Tripping circuit for circuit breakers
JPS619120A (en) Leakage detecting circuit
JPH01270718A (en) Circuit breaker
JPH0284007A (en) Circuit breaker
JPH09224309A (en) Cutoff current measuring apparatus of breaker
SU1051638A1 (en) Device for one-phase short-circuit protection of mains line
JPS6059915A (en) Defect current protecting device
JPS631558Y2 (en)