JPH0276407A - Agc circuit for high frequency amplifier - Google Patents
Agc circuit for high frequency amplifierInfo
- Publication number
- JPH0276407A JPH0276407A JP22955988A JP22955988A JPH0276407A JP H0276407 A JPH0276407 A JP H0276407A JP 22955988 A JP22955988 A JP 22955988A JP 22955988 A JP22955988 A JP 22955988A JP H0276407 A JPH0276407 A JP H0276407A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- agc
- current
- diode
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 10
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 10
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、カスケード接続された第1及び第2トランジ
スタにより構成される高周波増幅器の利得を制御するA
GC回路に関し、特にフォワードAGCのAGC回路に
係る。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention is directed to an A for controlling the gain of a high frequency amplifier constituted by first and second transistors connected in cascade.
The present invention relates to a GC circuit, and particularly to an AGC circuit for forward AGC.
(ロ)従来の技術
チューナの高周波増幅器としては、前段と後段とにそれ
ぞれソース接地型のFET(電界効果トランジスタ)と
ゲート接地型のFETとを、あるいはエミッタ接地型の
トランジスタとベース接地型のトランジスタとを、ある
いはソース接地型のFETとベース接地型のトランジス
タとを互いにカスケード接続し、前段のトランジスタの
ゲートあるいはベースにアンテナ回路からの高周波信号
を入力する様に構成されたものが知られている。(b) Conventional technology The high-frequency amplifier of a tuner includes a source-grounded FET (field effect transistor) and a gate-grounded FET, or an emitter-grounded transistor and a base-grounded transistor in the front and rear stages, respectively. There are known devices in which a source-grounded FET and a base-grounded transistor are connected in cascade, and a high-frequency signal from an antenna circuit is input to the gate or base of the preceding transistor. .
この種の高周波増幅器は、ソース接地型のFET1ある
いはエミッタ接地型のトランジスタの利得が大きく、雑
音特性が良く、入力インピーダンスが高いという利点と
ゲート接地型のFET、あるいはベース接地型のトラン
ジスタの安定性が高いという利点とを巧みに組合せた特
性を得ることが出来る。This type of high-frequency amplifier has the advantages of a common source type FET1 or a common emitter type transistor, which has a large gain, good noise characteristics, and high input impedance, and the advantages of a common gate type FET or a common base type transistor. It is possible to obtain characteristics that skillfully combine the advantages of high
ところで、上述の如き高周波増幅器は、例えば特開昭6
2−122307号公報に示される如く、後段のFET
のゲート、あるいはトランジス夕のベースに受信信号レ
ベルに応じたAGC電圧が印加される様に構成されたも
のが知られている。この高周波増幅器は、入力信号レベ
ルが所定値以上であれば、入力信号レベルに応じてAG
C電圧が印加され、後段のトランジスタに流れる電流が
変化されることによって利得を制御することが出来る。By the way, the above-mentioned high frequency amplifier is disclosed in, for example, Japanese Patent Laid-Open No. 6
As shown in Publication No. 2-122307, the subsequent FET
A device is known in which an AGC voltage is applied to the gate of the transistor or the base of the transistor in accordance with the level of the received signal. If the input signal level is above a predetermined value, this high frequency amplifier
The gain can be controlled by applying the C voltage and changing the current flowing to the subsequent transistor.
(ハ)発明が解決しようとする課題
しかしながら、上述の如く後段のFETのゲート電圧、
あるいはトランジスタのベース電圧を変化させると、そ
の電圧変化に応じて前記FETのソース電圧、あるいは
前記トランジスタのエミッタ電圧が変化する為、前段の
FETのドレイン電圧、あるいはトランジスタのコレク
タ電圧が変化してしまう。その為、歪を最小にする様に
FET1あるいはトランジスタの動作点を設定しておい
てもその動作点が変動してしまうという欠点があった。(c) Problems to be solved by the invention However, as mentioned above, the gate voltage of the subsequent FET,
Alternatively, if the base voltage of the transistor is changed, the source voltage of the FET or the emitter voltage of the transistor changes in accordance with the voltage change, so the drain voltage of the previous FET or the collector voltage of the transistor changes. . Therefore, even if the operating point of the FET 1 or the transistor is set to minimize distortion, there is a drawback that the operating point will fluctuate.
(ニ)課題を解決するための手段
本発明は、上述の点に鑑み成きれた高周波増幅器のAG
C回路を提供せんとするもので、カスケード接続された
第1及び第2トランジスタにより構成される高周波増幅
器において、制御端子にAGC電圧が印加される制御ト
ランジスタと、アノードが前記第1及び第2トランジス
タ間に接続されていると共に前記制御トランジスタによ
り流される電流が制御されるダイオードとを備え、該ダ
イオードを介して流れる電流に応じて前記第2トランジ
スタのバイアス電流を変化させることにより利得を制御
する様にしている。(d) Means for Solving the Problems The present invention provides an AG of high frequency amplifier which has been achieved in view of the above-mentioned points.
The present invention is intended to provide a high-frequency amplifier comprising first and second transistors connected in cascade, a control transistor to which an AGC voltage is applied to a control terminal, and an anode connected to the first and second transistors. and a diode connected between the control transistor and the current flowing through the control transistor is controlled, and the gain is controlled by changing the bias current of the second transistor according to the current flowing through the diode. I have to.
(*)作用
本発明は、第2トランジスタのバイアス電流を変化させ
て利得を制御するのに際し、ダイオードを介して流れる
電流を制御トランジスタにより制御すると共に前記第2
トランジスタのバイアス電流の変化分を前記ダイオード
を介して流し、その電流の変化分が第1トランジスタに
流れ込まない様にしてフォワードAGC動作させている
。(*) Effect When controlling the gain by changing the bias current of the second transistor, the present invention controls the current flowing through the diode with the control transistor, and also controls the current flowing through the second transistor.
A forward AGC operation is performed by causing a change in the bias current of the transistor to flow through the diode, and preventing the change in current from flowing into the first transistor.
(へ)実施例
第1図は本発明の一実施例を示す回路図で、(1)はア
ンテナ回路(図示せず)により同調された高周波信号が
入力される入力端子、(2)は該入力端子(1)に入力
される高周波信号を増幅するソース接地型のFET、(
3)はエミッタが寄生発振防止用のドレイン抵抗(4)
を介して前記FET(2)のドレインに接続され、該F
ET(2)にカスケード接続されたベース接地型のトラ
ンジスタ、(5)は該トランジスタ(3)のベースを交
流的に接地するコンデンサ、(6) 、 (7)及び(
8)は前記トランジスタ(3)のベースにバイアス電圧
を印加る為の抵抗、(9)は一端が寄生発振防止用のコ
レクタ抵抗(10)を介して前記トランジスタ(3)の
コレクタに接続されている共に他端がコンデンサ(11
)を介して接地され、かつ抵抗(6)を介して電源に接
続された第1コイル、(12)は該第1コイル(9)に
相互誘導結合された第2コイル(13)と該第2コイル
(13)に並列に接続されたコンデンサ(14)とから
成る同調回路、(15)は前記第2コイル(13)の中
間タップに接続され、後段の混合段(図示せず)に出力
信号を導出する出力端子、(16)は中間周波増幅段(
図示せず)に発生する出力信号を整流して得られるAG
C電圧が入力される制御端子、(17)は該制御端子(
16)に入力されるAGC電圧が抵抗(18)及び(1
9〉により分圧されてベースに印加されるエミッタ接地
型の制御トランジスタ、(20)はアノードがトランジ
スタ(3)のエミッタに接続されると共にカソードが抵
抗(21)を介して前記制御トランジスタ(17)のコ
レクタに接続されたダイオードである。尚、前記トラン
ジスタ(3)としては、コレクタ電流対増幅率の変化の
大きいフォワードAGC用トランジスタが使用され、該
トランジスタ(3)はコレクタ電流が増幅すると増幅率
が減少する様にバイアスが設定されている。また、前記
ダイオード(20)としては、高周波特性の優れたピン
ダイオードが使用されている。(f) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention, in which (1) is an input terminal into which a high frequency signal tuned by an antenna circuit (not shown) is input, and (2) is an input terminal for receiving a high frequency signal tuned by an antenna circuit (not shown). A source-grounded FET that amplifies the high-frequency signal input to the input terminal (1), (
3) The emitter is a drain resistor to prevent parasitic oscillation (4)
is connected to the drain of the FET (2) via
A common base type transistor connected in cascade to ET (2), (5) a capacitor that AC-grounds the base of the transistor (3), (6), (7) and (
8) is a resistor for applying a bias voltage to the base of the transistor (3); one end of (9) is connected to the collector of the transistor (3) via a collector resistor (10) for preventing parasitic oscillation; and the other end is a capacitor (11
) and connected to a power supply via a resistor (6), the second coil (13) and the first coil (12) are mutually inductively coupled to the first coil (9) A tuning circuit consisting of two coils (13) and a capacitor (14) connected in parallel, (15) is connected to the center tap of the second coil (13) and outputs to a subsequent mixing stage (not shown). The output terminal for deriving the signal, (16) is the intermediate frequency amplification stage (
AG obtained by rectifying the output signal generated by
The control terminal (17) to which the C voltage is input is the control terminal (
The AGC voltage input to the resistor (18) and (16)
A common emitter type control transistor (20) has an anode connected to the emitter of the transistor (3) and a cathode connected to the control transistor (17) via a resistor (21). ) is a diode connected to the collector of As the transistor (3), a forward AGC transistor with a large change in collector current versus amplification factor is used, and a bias is set in the transistor (3) so that when the collector current is amplified, the amplification factor decreases. There is. Further, as the diode (20), a pin diode with excellent high frequency characteristics is used.
入力端子(1)にアンテナ回路により選択された高周波
信号が入力されると、その高周波信号はFET(2)に
より増幅され、更にトランジスタ(3)により増幅され
て第1コイル(9)に供給される。そして、第2コイル
(13)には、同調回路(婬)により同調され、かつ前
記第1コイル(9)に流れる高周波信号に応じた信号が
発生される。その為、出力端子(15)からは、入力端
子(1)に入力された高周波信号を増幅し、選択した高
周波信号が導出される。When a high frequency signal selected by the antenna circuit is input to the input terminal (1), the high frequency signal is amplified by the FET (2), further amplified by the transistor (3), and then supplied to the first coil (9). Ru. A signal is generated in the second coil (13) that is tuned by a tuning circuit and corresponds to the high frequency signal flowing through the first coil (9). Therefore, the high frequency signal input to the input terminal (1) is amplified and a selected high frequency signal is derived from the output terminal (15).
ところで、中間周波増幅段に発生する出力信号レベルが
所定値以上の受信信号レベルが大のとき、その信号レベ
ルに応じたAGC電圧が制御端子(16)に印加され、
制御トランジスタ(17〉の導通状態が制御される。そ
の為、トランジスタ(3)は、前記制御トランジスタ(
17)の導通状態に応じてダイオード(20)を介して
流れる電流分だけコレクタ電流が増加する。ここで、前
記トランジスタ(3)はコレクタ電流の増加に伴って増
幅率が減少する様に設定しであるので、制御端子(16
)に印加されるAGC電圧の増加に伴って前記トランジ
スタ(3)の増幅率は減少する。したがって、第1図の
回路は、FET(1)のドレイン電圧が変動することな
く、フォワードAGCにより利得が制御されることにな
る。By the way, when the output signal level generated in the intermediate frequency amplification stage is high and the received signal level is greater than a predetermined value, an AGC voltage corresponding to the signal level is applied to the control terminal (16),
The conduction state of the control transistor (17) is controlled. Therefore, the transistor (3) is connected to the control transistor (17).
17), the collector current increases by the amount of current flowing through the diode (20). Here, since the transistor (3) is set so that the amplification factor decreases as the collector current increases, the control terminal (16
) The amplification factor of the transistor (3) decreases as the AGC voltage applied to the transistor (3) increases. Therefore, in the circuit shown in FIG. 1, the gain is controlled by forward AGC without changing the drain voltage of FET (1).
一方、中間周波増幅段に発生する出力信号レベルが所定
値未満の受信信号レベルが小のとき、制御端子(16)
にはAGC電圧が印加されないので、制御トランジスタ
(17)はオフ状態にある。その為、このときダイオー
ド(20)はオフしているので、トランジスタ(3)の
コレクタ電流を変化させる為の制御トランジスタ(17
〉や抵抗(21)等のAGC用の素子が高周波信号を伝
送する信号路から完全に分離される。したがって、前記
AGC用の素子が高周波信号に悪影響を及ぼすことがな
い。On the other hand, when the output signal level generated in the intermediate frequency amplification stage is lower than the predetermined value and the received signal level is small, the control terminal (16)
Since no AGC voltage is applied to the control transistor (17), the control transistor (17) is in an off state. Therefore, since the diode (20) is off at this time, the control transistor (17) is used to change the collector current of the transistor (3).
> and resistors (21) are completely separated from the signal path for transmitting high frequency signals. Therefore, the AGC element does not adversely affect high frequency signals.
尚、上述の実施例において、請求の範囲における第1及
び第2トランジスタとしてそれぞれFET及びトランジ
スタを使用しているがこれに限られない。In the above embodiments, FETs and transistors are used as the first and second transistors in the claims, but the present invention is not limited thereto.
第2図は本発明の別の実施例を示す回路図で、第1図の
回路を改良したものである。第2図において、第1図と
同一素子には同一の図番を付しており、第1図と相異す
る点はダイオード(20)のカソードにコンデンサ(2
2)が接続された点にある。FIG. 2 is a circuit diagram showing another embodiment of the present invention, which is an improved version of the circuit shown in FIG. In Fig. 2, the same elements as in Fig. 1 are given the same figure numbers, and the difference from Fig. 1 is that a capacitor (2
2) is at the connected point.
この様にすることによりF E T (2)のドレイン
に発生する高周波信号が前記ダイオード(20)及びコ
ンデンサ(22)を介して流れるので、トランジスタ(
3)に入力される信号を小とすることが出来る。By doing this, the high frequency signal generated at the drain of FET (2) flows through the diode (20) and the capacitor (22), so the transistor (
The signal input to 3) can be made small.
すなわち、前記ダイオード(20〉を流れる電流に応じ
てオン抵抗が反比例する様に発生するので、該オン抵抗
とドレイン抵抗(4)との分圧によって、トランジスタ
(3)に入力される信号は減衰されることになる。その
為、コレクタ電流の増加に応じて敏感にトランジスタ(
3)の増幅率が減少する様にする必要がないので、該ト
ランジスタ(3)の動作点を厳密に設定する必要がない
し、また、前記トランジスタ(3)として広いダイナミ
ックレンジの汎用のトランジスタを使用することが出来
る。In other words, since the on-resistance is generated in inverse proportion to the current flowing through the diode (20), the signal input to the transistor (3) is attenuated by the voltage division between the on-resistance and the drain resistance (4). Therefore, the transistor (
Since there is no need to reduce the amplification factor of (3), there is no need to strictly set the operating point of the transistor (3), and a general-purpose transistor with a wide dynamic range is used as the transistor (3). You can.
また、前記トランジスタ(3)を小振幅動作に出来るの
で、該トランジスタ(3)におけるリニアな入力電圧範
囲が拡大出来る。尚、その他のAGC動作は第1図の回
路と同一である。Furthermore, since the transistor (3) can be operated with a small amplitude, the linear input voltage range of the transistor (3) can be expanded. Note that the other AGC operations are the same as the circuit shown in FIG.
(ト)発明の効果
以上述べた如く、本発明に依れば、第2トランジスタの
バイアス′wL流の変化分をダイオードを介して流し、
その電流の変化分が第1トランジスタに流れ込まない様
にしているので、該第1トランジスタのバイアスを変化
させずにAGC動作を行うことが出来ると共にAGC動
作が行われない受信信号レベルの小のとき、AGCを行
う為の素子がダイオードにより切り離されるので、その
ときの動作が安定な高周波増幅器のAGC回路が提供出
来る。(G) Effects of the Invention As described above, according to the present invention, the variation in the bias 'wL current of the second transistor is caused to flow through the diode,
Since the change in current is prevented from flowing into the first transistor, AGC operation can be performed without changing the bias of the first transistor, and when the received signal level is low, AGC operation is not performed. Since the elements for performing AGC are separated by diodes, it is possible to provide an AGC circuit for a high frequency amplifier whose operation is stable at that time.
第1図は本発明の一実施例を示す回路図、第2図は本発
明の別の実施例を示す回路図である。
主な図番の説明
(1)・・・FET、 (3)・・・トランジスタ、
(17)・・・制御トランジスタ、 (20)・・・
ダイオード、 (22)・・・コンデンサ。FIG. 1 is a circuit diagram showing one embodiment of the invention, and FIG. 2 is a circuit diagram showing another embodiment of the invention. Explanation of main drawing numbers (1)...FET, (3)...Transistor,
(17)...control transistor, (20)...
Diode, (22)...Capacitor.
Claims (1)
により構成される高周波増幅器において、制御端子にA
GC電圧が印加される制御トランジスタと、アノードが
前記第1及び第2トランジスタ間に接続されていると共
に前記制御トランジスタにより流される電流が制御され
るダイオードとを備え、該ダイオードを介して流れる電
流に応じて前記第2トランジスタのバイアス電流を変化
させることにより利得を制御する様にしたことを特徴と
する高周波増幅器のAGC回路。(1) In a high frequency amplifier composed of first and second transistors connected in cascade, A
a control transistor to which a GC voltage is applied; and a diode having an anode connected between the first and second transistors and controlling the current flowing through the control transistor, the current flowing through the diode An AGC circuit for a high frequency amplifier, characterized in that the gain is controlled by changing the bias current of the second transistor accordingly.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22955988A JPH0276407A (en) | 1988-09-13 | 1988-09-13 | Agc circuit for high frequency amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22955988A JPH0276407A (en) | 1988-09-13 | 1988-09-13 | Agc circuit for high frequency amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0276407A true JPH0276407A (en) | 1990-03-15 |
Family
ID=16894069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22955988A Pending JPH0276407A (en) | 1988-09-13 | 1988-09-13 | Agc circuit for high frequency amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0276407A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260287A (en) * | 2004-03-09 | 2005-09-22 | Fujitsu Ltd | Amplifier |
JP2009272879A (en) * | 2008-05-07 | 2009-11-19 | Fujitsu Ltd | Amplifier circuit |
-
1988
- 1988-09-13 JP JP22955988A patent/JPH0276407A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260287A (en) * | 2004-03-09 | 2005-09-22 | Fujitsu Ltd | Amplifier |
JP2009272879A (en) * | 2008-05-07 | 2009-11-19 | Fujitsu Ltd | Amplifier circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4227256A (en) | AM Broadcast tuner with automatic gain control | |
US4704738A (en) | Transistor amplifier and mixer input stage for a radio receiver | |
US5994963A (en) | Amplifier circuit and multistage amplifier circuit | |
JP4405113B2 (en) | Variable gain amplifier circuit | |
KR20020055577A (en) | Low-noise amplifier with switched gain and method | |
JPH11150435A (en) | Gain control rf signal amplifier | |
US4243947A (en) | Radio frequency amplifier with gain control | |
US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
JPH0276407A (en) | Agc circuit for high frequency amplifier | |
JP4214348B2 (en) | Variable gain low noise amplifier | |
US4763082A (en) | Selectable tuner preamplifier | |
JP2606165B2 (en) | Impedance matching circuit | |
US20110169573A1 (en) | Amplifier circuit with step gain | |
US5432479A (en) | D.C. current compensation circuit for a nonlinear amplifier | |
JP3108712U (en) | Variable gain amplifier circuit | |
US4535301A (en) | High frequency amplifier circuit | |
JP3291736B2 (en) | High frequency amplifier | |
JP2004172936A (en) | Wide band preamplifier of television tuner | |
JPH10126215A (en) | Variable attenuator | |
JPH0411390Y2 (en) | ||
JP3120909B2 (en) | Automatic gain control circuit | |
JP2599884Y2 (en) | AGC circuit of high frequency amplifier | |
JP3082922B2 (en) | Radio receiver | |
KR960012499B1 (en) | Agc circuit of rf amp for catv tuner |