JP4214348B2 - Variable gain low noise amplifier - Google Patents

Variable gain low noise amplifier Download PDF

Info

Publication number
JP4214348B2
JP4214348B2 JP2000334771A JP2000334771A JP4214348B2 JP 4214348 B2 JP4214348 B2 JP 4214348B2 JP 2000334771 A JP2000334771 A JP 2000334771A JP 2000334771 A JP2000334771 A JP 2000334771A JP 4214348 B2 JP4214348 B2 JP 4214348B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
electrode
terminal
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000334771A
Other languages
Japanese (ja)
Other versions
JP2002141758A (en
Inventor
仁之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000334771A priority Critical patent/JP4214348B2/en
Publication of JP2002141758A publication Critical patent/JP2002141758A/en
Application granted granted Critical
Publication of JP4214348B2 publication Critical patent/JP4214348B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、利得可変低雑音増幅器に関し、特にテレビ、ラジオ、CATV、移動体無線等の通信機器における受信RFフロントエンド部の利得制御型低雑音増幅器に関するものである。
【0002】
【従来の技術】
最近、多種多様な無線システム、無線電話、衛星放送、CATV、ディジタルTV、衛星放送等のサービスが提供されるようになっている。
【0003】
これらのシステムを構成するICの低周波部分、ベースバンド部分、ディジタル処理の部分は専ら集積度が高く消費電力が小さいシリコンCMOSが使われてきたが、最近の微細ゲート技術はCMOSをギガヘルツのRF帯へも応用可能としてなっており、これらをも含めたワンチップの無線システムを作ることが可能となりつつある。無線システムの大衆化のためには沢山のICを安く提供することがカギとなり、このような流れは必然と考えられる。
【0004】
無線システムのアンテナの次に接続されるRF受信機能ブロックが低雑音増幅器である。低雑音増幅器は受信機全体の雑音指数、すなわちどれだけ小さい入力電波受けることができるかを決める重要なブロックと言われる。更に最近の複雑なディジタル変調の無線システムやダイレクトコンバージョンの受信機構成では、種々の入力感度の電波を一定のレベルの信号として扱う必要があり増幅器に利得制御の機能が高く要求されている。
【0005】
シリコン電界効果トランジスタを用いたフロントエンド利得可変増幅器としては、例えば特開平6-1777685号公報に開示されているような、TVチューナー用にデュアルゲート電界効果トランジスタを用いた回路が幅広く用いられている。
【0006】
図11はデュアルゲートまたはカスコード接続型電界効果トランジスタの増幅器の一例を示す。端子RFinから入力された高周波信号が増幅されて端子RFoutに現れる。利得は、端子VgおよびVcでコントロールできる。この構成では特に端子Vcの電圧を変えることによりカスコード接続された電界効果トランジスタ1203の動作領域を3極管領域内で変え、電界効果トランジスタ1203の相互コンダクタンスを変化させることにより利得を制御することが多い。
【0007】
【発明が解決しようとする課題】
しかし、図12に示すように、測定によって得た電界効果トランジスタの最小雑音指数(NFmin)と測定バイアス条件の関係をみると、飽和領域にバイアスされている時にはNFmin が1デシベル(dB)以下と非常に小さいが3極管領域に入ると急激にNFminが劣化してしまうと言う問題点が生じる。従って低雑音動作させるには端子Vcだけでなく端子Vgも制御して利得制御するほうが好ましいが、2つの端子を同時に制御しなければならなく非常に使いにくい。
【0008】
また、GaAs電界効果トランジスタがバイアス回路やコントロール回路を構成する複数の部品と一緒にしてプリント基板上、あるいはセラミック基板上に実装されている。このような実装基板では、非常に多数の無線システムに供給するには、組み立て、調整の工数の多さ、コスト高の問題が生じる。
【0009】
本発明の目的は、CMOSのウェハープロセスで外付部品点数を減らしつつ低雑音性を維持し、さらに利得制御機能という高付加価値のある低雑音増幅器を提供することにある。
【0010】
【課題を解決するための手段】
本発明によれば、第1の電界効果トランジスタのドレイン電極と第2の電界効果トランジスタのソース電極とが接続され、前記第1の電界効果トランジスタのソース電極が接地され、前記第2の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第1の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第2の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、第3の電界効果トランジスタのゲート電極及びドレイン電極と第4の電界効果トランジスタのソース電極とを接続する第1の端子と、前記第1の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第3の電界効果トランジスタのソース電極が接地され、前記第4の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第3および前記第4の電界効果トランジスタとで構成された制御部を有し、前記第4の電界効果トランジスタのゲート電極と前記第2の電界効果トランジスタのゲート電極とが接続された第2の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器が得られる。
【0011】
また、本発明によれば、第1の電界効果トランジスタのドレイン電極と第2の電界効果トランジスタのソース電極とが接続され、前記第1の電界効果トランジスタのソース電極が接地され、前記第2の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第1の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第2の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、第3の電界効果トランジスタのドレイン電極と第1の抵抗の一方の端子が接続され、該第1の抵抗の他方の端子(以下、「第1の端子」という。)が前記第3の電界効果トランジスタのゲート電極と第4の電界効果トランジスタのソース電極に接続され、前記第1の端子と前記第1の電界効果トランジスタのゲート電極とが第2の抵抗を介して接続され、前記第3の電界効果トランジスタのソース電極が接地され、前記第4の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第3および前記第4の電界効果トランジスタと前記第1の抵抗とで構成された制御部を有し、前記第4の電界効果トランジスタのゲート電極と前記第2の電界効果トランジスタのゲート電極とが接続された第2の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器が得られる。
【0012】
また、本発明によれば、第1の電界効果トランジスタのドレイン電極と第2の電界効果トランジスタのソース電極が接続され、前記第1の電界効果トランジスタのソース電極が接地され、前記第2の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第1の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第2の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、第3の電界効果トランジスタのドレイン電極と定電圧を生成するダイオードのカソードとが接続され、該ダイオードのアノード(以下、「第1の端子」という。)が前記第3の電界効果トランジスタのゲート電極と第4の電界効果トランジスタのソース電極に接続され、前記第1の端子と前記第1の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第3の電界効果トランジスタのソース電極が接地され、前記第4の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第3および前記第4の電界効果トランジスタと前記ダイオードで構成された制御部を有し、前記第4の電界効果トランジスタのゲート電極と前記第2の電界効果トランジスタのゲート電極とが接続された第2の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器が得られる。
【0013】
また、本発明によれば、第1の電界効果トランジスタのドレイン電極と第2の電界効果トランジスタのソース電極が接続され、前記第1の電界効果トランジスタのソース電極が接地され、前記第2の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第1の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第2の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、第3の電界効果トランジスタのドレイン電極と定電圧を生成する第5の電界効果トランジスタのソース電極が接続され、該第5の電界効果トランジスタのゲート電極とドレイン電極と前記第3の電界効果トランジスタのゲート電極と第4の電界効果トランジスタのソース電極とを接続した第1の端子と前記第1の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第3の電界効果トランジスタのソース電極が接地され、前記第4の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第3、前記第4および前記第5の電界効果トランジスタとで構成された制御部を有し、前記第4の電界効果トランジスタのゲート電極と前記第2の電界効果トランジスタのゲート電極とが接続された第2の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器が得られる。
【0016】
【発明の実施の形態】
以下、本発明の一実施の形態について図3を参照して説明する。電界効果トランジスタ405、406と負荷407にて構成されるカスコード型増幅器の電界効果トランジスタ405のゲートは直流(DC)をカットするキャパシタ404を介してRFの信号入力部へ、もう一方は抵抗403を介してバイアス回路を構成する電界効果トランジスタ401、402で構成されるバイアス回路部A0に接続される。電界効果トランジスタ402のゲートは自身のドレインと接続され、かつハイインピーダンスでバイアス直流電圧源に引き出すための抵抗403を介してカスコード接続された電界効果トランジスタ405に接続される。バイアス回路部A0の電界効果 トランジスタのドレインはDC電源へ接続され、ゲートはカスコード接続された電界効果トランジスタ406のゲートに接続され、利得制御端子として外部に取り出される。このとき利得制御端子の電圧をVcとする。
【0017】
バイアス回路部A0の回路はDC電源電圧が十分高く、電界効果トランジスタ401、402が電流飽和領域で動作するVcの電圧範囲においては、当然電界効果トランジスタ402のゲート電圧が電流飽和領域にバイアスされる電圧になっている。つまり、図2の電流電圧特性の黒丸で示された点にバイアスされる。このように生成した電界効果トランジスタ402のゲート電圧は抵抗403とキャパシタ404のハイパスフィルタを介して電界効果トランジスタ405のゲートに与えられる。このときVcを変化させても、カスコード型増幅器の電界効果トランジスタ405もDC的に電流飽和領域にバイアスされる。この状態ではVcを変えたとき、図2の黒丸をつなぐ線に沿って電界効果トランジスタ405の電流が変化する。この結果、図12に示した最小雑音指数が低く維持される電界効果トランジスタ405のバイアス条件に、Vcによらず設定されることになる。カスコード型増幅器の利得は電界効果トランジスタ405のドレイン電流が変化することで変化する相互コンダクタンスの変化により変えられる。従ってVcの制御のみで、利得が可変でき、かつ最小雑音指数を生かしたマッチングがおこなえることがわかる。
【0018】
さらに図4の矢印で示したように電界効果トランジスタ405のバイアスポイントをより電流飽和領域にセットして最小雑音指数を生かした設計をしたい場合は図5のようなバイアス回路部にすることで可能となる。バイアス回路を構成する電界効果トランジスタ702のゲートとドレインの間に電圧レベルをシフトするための直流電圧源703を挿入して電圧レベルをシフトすればよい。
【0019】
本発明の他の実施の形態としてそれぞれ図6、図7、図8に3例示す。図6では図5の電圧源703のかわりに抵抗を挿入した回路、図7では図5の電圧源703の代わりにダイオードを挿入した回路、図8では図5の電圧源703の代わりに電界効果トランジスタを挿入した回路で電圧シフトを実現している。
【0020】
ここまで述べてきたカスコード型増幅器とバイアス回路の組合せでは、利得特性の制御電圧Vc依存性が電界効果トランジスタ405のドレイン電流と相互コンダクタンスの関係で決ってしまう。従って所望の利得制御電圧の関係を得ることができないこともあり、Vcと利得の関係を変更する回路を挿入する必要がある。
【0021】
例えば、VcとVc′との関係を変える回路として図1に示すバイアス回路A1が挙げられる。この例ではデシベル表示の利得と制御電圧Vc′の関係がリニアになる例である。図3に示す電界効果トランジスタ405が弱反転領域にバイアスされている場合、相互コンダクタンスは電流に比例しゲート電圧に対して指数的に増加する。従って、本発明のバイアス回路ではこの領域ではVcに対して指数的に利得が変化するのでデシベルの利得変化は Vcに対してリニアに変化する。
【0022】
図1のA1に示す回路ではVc′が大きいとき電界効果トランジスタ103がオフになり抵抗R1(102)と抵抗R2(101)の比でVcとVc′の関係が与えられる。従ってこの時Vc′に対してもデシベルの利得変化はリニアになる。一方、電界効果トランジスタ405が強反転領域にバイアスされている場合にはその電界効果トランジスタの相互コンダクタンスの電流依存性は単純ではなくなる。図1に示すバイアス回路A1ではVc′がVccに対して電界効果トランジスタ103がオンになる条件においてその電界効果トランジスタの非線形電流電圧特性を使って電界効果トランジスタ405の相互コンダクタンスの電流依存性とVc′の関係を変える。このとき、電界効果トランジスタ103のゲート幅を注意深く選ぶことによって、デシベルの利得とVc′はリニアな関係にできる。なお、この条件と電界効果トランジスタ103がオフの状態の関係が良好に接続されるように抵抗R1(102)と抵抗R2(101)を選定する必要がある。
【0023】
【実施例】
図9は本発明の一実施例を示す。カスコード増幅部の入力部分はインダクタおよびキャパシタにより目的の周波数にマッチングしている。負荷にはインダクタを用い、目的の周波数で利得がとれるように設計されている。A2は本発明の一例のバイアス回路を採用している。制御電圧と利得の関係を変える変換回路部A1には演算増幅器部にnチャネルの電界効果トランジスタを負荷とする、Pチャネル電界効果トランジスタ入力のインバータ回路を3段接続することで構成した。非線形特性を利用するための電界効果トランジスタのゲート幅は制御電圧Vc′とデシベルの利得の関係がリニアになるように選んでいる。カスコード増幅器部の入力部を最小雑音が得られる条件でマッチングをとることによりデバイスの最小雑音指数に近い値で増幅器の雑音指数が得られる。利得重視であれば、利得最大にマッチングすればよい。
【0024】
図10は本発明の実施例の利得の制御電圧依存性を示したものである。図10に示すように、電圧Vcに対してはデシベル利得に対して利得の高いところで飽和するような関数になっているが、Vc′に対しては広い範囲でリニアな関係にあることがわかる。
【0025】
実施例においてカスコード型増幅器の負荷はマッチング回路としてもよい。また、インダクタ負荷を含めマッチング回路を電界効果トランジスタと同一チップ上に形成してもよいし、チップの外に実装される部品であってもよい。同様に入力側のマッチング回路も電界効果トランジスタと同一チップ上に形成してもよい。
【0026】
実施例においてバイアス回路A0の部分は図5、図6、図7、図8の回 路に置き換えても、基本的な動作は変わらない。カスコード型増幅器のソース接地電界効果トランジスタのバイアス条件がより電流飽和の条件になるのでより低い雑音指数特性が期待できる。ただし、電源電圧として高い電圧が必要になる。
【0027】
上記実施例において演算増幅器部分には、CMOSのインバータで構成されるものでもかまわないし、Pチャネル電界効果トランジスタを負荷とするnチャネル電界効果トランジスタ入力のインバータでもよい。また通常の差動増幅で構成されるタイプの演算増幅器でもかまわない。所望のDCレベルの設定に応じて選択すれば良い。
【0028】
【発明の効果】
本発明によれば、高性能な利得可変低雑音増幅器がCMOSの技術で提供できるようになる。この技術を用い、できるだけ調整を不要に、かつ外付部品を減らしてコスト低減し、ワンチップICで提供することにより、無線システムの大量供給が可能となる。
【図面の簡単な説明】
【図1】本発明のカスコード型可変利得低雑音増幅器の基本的構成を示す図である。
【図2】電界効果トランジスタの電流飽和領域を電流電圧特性とともに示した図である。
【図3】本発明の増幅器のバイアス回路の動作を説明するための図である。
【図4】電界効果トランジスタの電流飽和バイアス条件をよりトランジスタの最小雑音指数の得られる条件にするための方法を説明する図である。
【図5】図4に示したより最小雑音指数バイアス条件にするためのバイアス回路の一例を示した回路図である。
【図6】図4に示したより最小雑音指数バイアス条件にするためのバイアス回路の別な例を示した回路図である。
【図7】図4に示したより最小雑音指数バイアス条件にするためのバイアス回路のさらに別な例を示した回路図である。
【図8】図4に示したより最小雑音指数バイアス条件にするためのバイアス回路のさらに別な例を示した回路図である。
【図9】本発明のカスコード型可変利得低雑音増幅器の一実施例を示した図である。
【図10】本発明の実施例における利得の制御電圧依存性を示した図である。
【図11】電界効果トランジスタを用いた従来のカスコード接続型利得可変増幅 器の基本構成を示した図である。
【図12】電界効果トランジスタの電流電圧特性とトランジスタの最小雑音指数を示した図である。
【符号の説明】
101 抵抗R2
102 抵抗R1
103 電界効果トランジスタ
104,105 直流電圧源
106 演算増幅器
401,402 電界効果トランジスタ
403 抵抗
404 キャパシタ
405,406 電界効果トランジスタ
407 カスコード接続型増幅器の負荷
701,702 電界効果トランジスタ
703 直流電圧源
1201 直流カットのキャパシタ
1202 ハイインピーダンスでバイアス直流電圧源に引き出すための抵抗
1203,1204 カスコード接続された電界効果トランジスタ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable gain low noise amplifier, and more particularly to a gain control type low noise amplifier of a reception RF front end unit in a communication device such as a television, a radio, a CATV, or a mobile radio.
[0002]
[Prior art]
Recently, services such as various wireless systems, wireless telephones, satellite broadcasting, CATV, digital TV, and satellite broadcasting have been provided.
[0003]
The low frequency part, baseband part, and digital processing part of the ICs that make up these systems have been exclusively silicon CMOS, which has a high degree of integration and low power consumption. However, recent fine gate technology uses CMOS as a gigahertz RF. It can be applied to bands, and it is becoming possible to create a one-chip wireless system including these. Providing many ICs at a low price is the key to the popularization of wireless systems, and such a flow is inevitable.
[0004]
The RF receiving function block connected next to the antenna of the wireless system is a low noise amplifier. The low noise amplifier is said to be an important block that determines the noise figure of the entire receiver, that is, how small the input signal can be received. Furthermore, in recent complex digital modulation radio systems and direct conversion receiver configurations, it is necessary to handle radio waves with various input sensitivities as signals of a certain level, and the amplifier is required to have a high gain control function.
[0005]
As a front-end variable gain amplifier using a silicon field effect transistor, for example, a circuit using a dual gate field effect transistor for a TV tuner as disclosed in JP-A-6-1777785 is widely used. .
[0006]
FIG. 11 shows an example of a dual gate or cascode connection type field effect transistor amplifier. The high frequency signal input from the terminal RFin is amplified and appears at the terminal RFout. The gain can be controlled by terminals Vg and Vc. In this configuration, in particular, the operating region of the cascode-connected field effect transistor 1203 is changed in the triode region by changing the voltage of the terminal Vc, and the gain is controlled by changing the mutual conductance of the field effect transistor 1203. Many.
[0007]
[Problems to be solved by the invention]
However, as shown in FIG. 12, when the relationship between the minimum noise figure (NFmin) of the field effect transistor obtained by measurement and the measurement bias condition is seen, NFmin is 1 decibel (dB) or less when biased in the saturation region. Although it is very small, there is a problem that NFmin deteriorates rapidly when entering the triode region. Therefore, for low noise operation, it is preferable to control not only the terminal Vc but also the terminal Vg to control the gain, but the two terminals must be controlled simultaneously, which is very difficult to use.
[0008]
A GaAs field effect transistor is mounted on a printed circuit board or a ceramic substrate together with a plurality of components constituting a bias circuit and a control circuit. In such a mounting board, there are problems of many man-hours for assembly and adjustment and high cost in order to supply a very large number of wireless systems.
[0009]
An object of the present invention is to provide a low-noise amplifier having a high added value of a gain control function while maintaining low noise while reducing the number of external parts in a CMOS wafer process.
[0010]
[Means for Solving the Problems]
According to the present invention, is connected to the source electrode of the drain electrode and the second field effect transistor of the first field effect transistor, the first source electrode of the field-effect transistor is grounded, the second field effect A drain electrode of the transistor is connected to a DC power source through a load, a signal is input using the gate electrode of the first field effect transistor as a signal input terminal, and the drain electrode of the second field effect transistor is output as a signal in cascoded amplifier that outputs a signal as a terminal, a first terminal for connecting the gate electrode and the drain electrode of the third field-effect transistor and a source electrode of the fourth field-effect transistors, said first field effect A gate electrode of the transistor is connected via a resistor, and a source electrode of the third field effect transistor is connected. Is, a control unit for the drain electrode is composed of the said third and fourth field effect transistors which are connected to a DC power source of the fourth field-effect transistor, said fourth field effect transistor A variable gain low noise amplifier is obtained , wherein the gain of the cascode-connected amplifier is controlled by the voltage of the second terminal to which the gate electrode and the gate electrode of the second field effect transistor are connected .
[0011]
Further, according to the present invention, is connected to the source electrode of the drain electrode and the second field effect transistor of the first field effect transistor, the first source electrode of the field effect transistor is grounded, the second A drain electrode of the field effect transistor is connected to a DC power source through a load, a signal is input using the gate electrode of the first field effect transistor as a signal input terminal, and the drain electrode of the second field effect transistor is signaled In the cascode-connected amplifier that outputs a signal as the output terminal of the first resistor, the drain electrode of the third field-effect transistor and one terminal of the first resistor are connected, and the other terminal of the first resistor (hereinafter referred to as “the first resistor”). 1 terminal) is connected to the gate electrode of the third field effect transistor and the source electrode of the fourth field effect transistor, The first terminal and the gate electrode of the first field effect transistor are connected via a second resistor, the source electrode of the third field effect transistor is grounded, and the fourth field effect transistor a control unit for the drain electrode is composed of said first resistor and said third and said fourth field effect transistor which are connected to a DC power source, said gate electrode of said fourth field-effect transistor A variable gain low noise amplifier is obtained , wherein the gain of the cascode-connected amplifier is controlled by the voltage at the second terminal connected to the gate electrode of the second field effect transistor.
[0012]
Further, according to the present invention, is connected to the source electrode of the drain electrode and the second field effect transistor of the first field effect transistor, the first source electrode of the field effect transistor is grounded, the second A drain electrode of the field effect transistor is connected to a DC power source through a load, a signal is input using the gate electrode of the first field effect transistor as a signal input terminal, and the drain electrode of the second field effect transistor is signaled In the cascode-connected amplifier that outputs a signal as an output terminal of the first, the drain electrode of the third field effect transistor and the cathode of a diode that generates a constant voltage are connected, and the anode of the diode (hereinafter referred to as “first terminal”) that.) a source conductive gate electrode and the fourth field effect transistor of the third field-effect transistor Connected to bets, wherein the first terminal and the first gate electrode of the field effect transistor is connected via a resistor, the third source electrode of the field effect transistor is grounded, said fourth field effect a control unit for the drain electrode is composed of the said third and fourth field effect transistors which are connected to a DC power source and the diodes of transistors, the gate electrode of said fourth field-effect transistor the A gain-variable low-noise amplifier is obtained in which the gain of the cascode-connected amplifier is controlled by the voltage of the second terminal connected to the gate electrode of the second field effect transistor.
[0013]
Further, according to the present invention, is connected to the source electrode of the drain electrode and the second field effect transistor of the first field effect transistor, the first source electrode of the field effect transistor is grounded, the second A drain electrode of the field effect transistor is connected to a DC power source through a load, a signal is input using the gate electrode of the first field effect transistor as a signal input terminal, and the drain electrode of the second field effect transistor is signaled In the cascode-connected amplifier that outputs a signal as an output terminal of the third field effect transistor, the drain electrode of the third field effect transistor is connected to the source electrode of the fifth field effect transistor that generates a constant voltage . A gate electrode, a drain electrode, a gate electrode of the third field effect transistor, and a fourth field effect transistor; A gate electrode of the first terminal and the first field effect transistor connected to the source electrode of the static is connected via a resistor, a source electrode of said third field-effect transistor is grounded, the fourth A gate electrode of the fourth field effect transistor, comprising: a control unit including the third, fourth, and fifth field effect transistors, each having a drain electrode of the field effect transistor connected to a DC power source; And a gain of the cascode-connected amplifier is controlled by a voltage of a second terminal to which the second field effect transistor is connected to a gate electrode of the second field effect transistor.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIG. The gate of the field effect transistor 405 of the cascode amplifier composed of the field effect transistors 405 and 406 and the load 407 is connected to the RF signal input section through the capacitor 404 that cuts direct current (DC), and the other is connected to the resistor 403. To the bias circuit section A0 composed of field effect transistors 401 and 402 constituting the bias circuit. The gate of the field effect transistor 402 is connected to its own drain, and is connected to a cascode-connected field effect transistor 405 via a resistor 403 for drawing out to a bias DC voltage source with high impedance. The field effect transistor of the bias circuit section A0 has a drain connected to a DC power supply, a gate connected to the gate of a cascode-connected field effect transistor 406, and is taken out as a gain control terminal. At this time, the voltage of the gain control terminal is set to Vc.
[0017]
The circuit of the bias circuit unit A0 has a sufficiently high DC power supply voltage, and naturally the gate voltage of the field effect transistor 402 is biased to the current saturation region in the voltage range of Vc in which the field effect transistors 401 and 402 operate in the current saturation region. The voltage is on. That is, the bias is applied to the point indicated by the black circle in the current-voltage characteristic of FIG. The gate voltage of the field effect transistor 402 generated in this way is applied to the gate of the field effect transistor 405 through the resistor 403 and the high-pass filter of the capacitor 404. At this time, even if Vc is changed, the field effect transistor 405 of the cascode amplifier is also biased to the current saturation region in a DC manner. In this state, when Vc is changed, the current of the field effect transistor 405 changes along the line connecting the black circles in FIG. As a result, the bias condition of the field effect transistor 405 in which the minimum noise figure shown in FIG. 12 is kept low is set regardless of Vc. The gain of the cascode amplifier is changed by a change in transconductance that changes as the drain current of the field effect transistor 405 changes. Therefore, it can be seen that the gain can be varied and matching using the minimum noise figure can be performed only by controlling Vc.
[0018]
Furthermore, as shown by the arrow in FIG. 4, if the design is to make use of the minimum noise figure by setting the bias point of the field effect transistor 405 in the current saturation region, it is possible to use the bias circuit section as shown in FIG. It becomes. The voltage level may be shifted by inserting a DC voltage source 703 for shifting the voltage level between the gate and drain of the field effect transistor 702 constituting the bias circuit.
[0019]
As another embodiment of the present invention, three examples are shown in FIGS. 6, 7 and 8, respectively. 6 is a circuit in which a resistor is inserted instead of the voltage source 703 in FIG. 5, FIG. 7 is a circuit in which a diode is inserted in place of the voltage source 703 in FIG. 5, and FIG. 8 is a field effect in place of the voltage source 703 in FIG. A voltage shift is realized by a circuit in which a transistor is inserted.
[0020]
In the combination of the cascode amplifier and the bias circuit described so far, the dependency of the gain characteristic on the control voltage Vc is determined by the relationship between the drain current of the field effect transistor 405 and the mutual conductance. Therefore, a desired gain control voltage relationship may not be obtained, and it is necessary to insert a circuit for changing the relationship between Vc and gain.
[0021]
For example, a bias circuit A1 shown in FIG. 1 can be cited as a circuit that changes the relationship between Vc and Vc ′. In this example, the relationship between the gain of decibel display and the control voltage Vc ′ is linear. When the field effect transistor 405 shown in FIG. 3 is biased in the weak inversion region, the transconductance increases in proportion to the current and exponentially with respect to the gate voltage. Therefore, in the bias circuit of the present invention, the gain changes exponentially with respect to Vc in this region, so that the decibel gain change changes linearly with respect to Vc.
[0022]
In the circuit shown in A1 of FIG. 1, when Vc ′ is large, the field effect transistor 103 is turned off, and the relationship between Vc and Vc ′ is given by the ratio of the resistors R1 (102) and R2 (101). Accordingly, the gain change of the decibel is linear with respect to Vc ′ at this time. On the other hand, when the field effect transistor 405 is biased to the strong inversion region, the current dependency of the mutual conductance of the field effect transistor is not simple. In the bias circuit A1 shown in FIG. 1, the current dependence of the mutual conductance of the field effect transistor 405 and the Vc using the nonlinear current-voltage characteristics of the field effect transistor 103 under the condition that the field effect transistor 103 is turned on when Vc ′ is Vcc. Change the relationship of ′. At this time, by carefully selecting the gate width of the field effect transistor 103, the gain of the decibel and Vc ′ can be linearly related. Note that it is necessary to select the resistor R1 (102) and the resistor R2 (101) so that the relationship between this condition and the field effect transistor 103 is well connected.
[0023]
【Example】
FIG. 9 shows an embodiment of the present invention. The input portion of the cascode amplification unit is matched to a target frequency by an inductor and a capacitor. An inductor is used for the load, and it is designed so that a gain can be obtained at a target frequency. A2 employs an example of the bias circuit of the present invention. The conversion circuit unit A1 that changes the relationship between the control voltage and the gain is configured by connecting three stages of inverter circuits of P-channel field effect transistor inputs using an n-channel field effect transistor as a load to the operational amplifier unit. The gate width of the field effect transistor for using the nonlinear characteristic is selected so that the relationship between the control voltage Vc ′ and the gain of the decibel is linear. By matching the input part of the cascode amplifier part under the condition that the minimum noise is obtained, the noise figure of the amplifier can be obtained with a value close to the minimum noise figure of the device. If gain is important, it is sufficient to match the maximum gain.
[0024]
FIG. 10 shows the control voltage dependence of the gain of the embodiment of the present invention. As shown in FIG. 10, the function is such that the voltage Vc saturates at a high gain with respect to the decibel gain, but it has a linear relationship with Vc ′ over a wide range. .
[0025]
In the embodiment, the load of the cascode amplifier may be a matching circuit. The matching circuit including the inductor load may be formed on the same chip as the field effect transistor, or may be a component mounted outside the chip. Similarly, the matching circuit on the input side may be formed on the same chip as the field effect transistor.
[0026]
In the embodiment, even if the part of the bias circuit A0 is replaced with the circuit shown in FIGS. 5, 6, 7, and 8, the basic operation does not change. Since the bias condition of the source grounded field effect transistor of the cascode amplifier becomes a condition of current saturation, a lower noise figure characteristic can be expected. However, a high voltage is required as the power supply voltage.
[0027]
In the above embodiment, the operational amplifier portion may be composed of a CMOS inverter or an n-channel field effect transistor input inverter having a P-channel field effect transistor as a load. Also, an operational amplifier of a type constituted by ordinary differential amplification may be used. What is necessary is just to select according to the setting of a desired DC level.
[0028]
【The invention's effect】
According to the present invention, a high-performance variable gain low noise amplifier can be provided by CMOS technology. By using this technology and making adjustments as little as possible, reducing external parts and reducing costs, and providing them with a one-chip IC, it becomes possible to supply a large number of wireless systems.
[Brief description of the drawings]
FIG. 1 is a diagram showing a basic configuration of a cascode variable gain low noise amplifier according to the present invention.
FIG. 2 is a diagram showing a current saturation region of a field effect transistor together with current-voltage characteristics.
FIG. 3 is a diagram for explaining the operation of the bias circuit of the amplifier of the present invention.
FIG. 4 is a diagram for explaining a method for setting a current saturation bias condition of a field effect transistor to a condition that can obtain a minimum noise figure of the transistor.
5 is a circuit diagram showing an example of a bias circuit for setting a minimum noise figure bias condition as shown in FIG. 4; FIG.
FIG. 6 is a circuit diagram showing another example of a bias circuit for setting the minimum noise figure bias condition as shown in FIG. 4;
7 is a circuit diagram showing still another example of a bias circuit for setting the minimum noise figure bias condition as shown in FIG. 4; FIG.
8 is a circuit diagram showing still another example of a bias circuit for setting the minimum noise figure bias condition as shown in FIG. 4; FIG.
FIG. 9 is a diagram showing an example of a cascode variable gain low noise amplifier according to the present invention.
FIG. 10 is a graph showing the control voltage dependence of gain in the embodiment of the present invention.
FIG. 11 is a diagram showing a basic configuration of a conventional cascode-connected variable gain amplifier using a field effect transistor.
FIG. 12 is a diagram showing current-voltage characteristics of a field effect transistor and the minimum noise figure of the transistor.
[Explanation of symbols]
101 Resistance R2
102 Resistance R1
103 Field Effect Transistors 104 and 105 DC Voltage Source 106 Operational Amplifiers 401 and 402 Field Effect Transistor 403 Resistor 404 Capacitors 405 and 406 Field Effect Transistor 407 Cascode-connected Amplifier Loads 701 and 702 Field Effect Transistor 703 DC Voltage Source 1201 Capacitor 1202 Resistors 1203 and 1204 for drawing out to a bias DC voltage source with high impedance Cascode-connected field effect transistor

Claims (4)

第1の電界効果トランジスタのドレイン電極と第2の電界効果トランジスタのソース電極とが接続され、前記第1の電界効果トランジスタのソース電極が接地され、前記第2の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第1の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第2の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、
第3の電界効果トランジスタのゲート電極及びドレイン電極と第4の電界効果トランジスタのソース電極とを接続する第1の端子と、前記第1の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第3の電界効果トランジスタのソース電極が接地され、前記第4の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第3および前記第4の電界効果トランジスタとで構成された制御部を有し、
前記第4の電界効果トランジスタのゲート電極と前記第2の電界効果トランジスタのゲート電極とが接続された第2の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器。
The drain electrode of the first field effect transistor and the source electrode of the second field effect transistor are connected, the source electrode of the first field effect transistor is grounded, and the drain electrode of the second field effect transistor is loaded Is connected to a DC power source, and a signal is input using the gate electrode of the first field effect transistor as a signal input terminal, and a signal is output using the drain electrode of the second field effect transistor as a signal output terminal. In the cascode connection type amplifier,
A first terminal connecting a gate electrode and a drain electrode of the third field effect transistor and a source electrode of the fourth field effect transistor and a gate electrode of the first field effect transistor are connected via a resistor. A control composed of the third and fourth field effect transistors, wherein a source electrode of the third field effect transistor is grounded and a drain electrode of the fourth field effect transistor is connected to a DC power source. Part
The gain of the cascode-connected amplifier is controlled by a voltage at a second terminal to which the gate electrode of the fourth field effect transistor and the gate electrode of the second field effect transistor are connected. Low noise amplifier.
第1の電界効果トランジスタのドレイン電極と第2の電界効果トランジスタのソース電極とが接続され、前記第1の電界効果トランジスタのソース電極が接地され、前記第2の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第1の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第2の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、
第3の電界効果トランジスタのドレイン電極と第1の抵抗の一方の端子が接続され、該第1の抵抗の他方の端子(以下、「第1の端子」という。)が前記第3の電界効果トランジスタのゲート電極と第4の電界効果トランジスタのソース電極に接続され、前記第1の端子と前記第1の電界効果トランジスタのゲート電極とが第2の抵抗を介して接続され、前記第3の電界効果トランジスタのソース電極が接地され、前記第4の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第3および前記第4の電界効果トランジスタと前記第1の抵抗とで構成された制御部を有し、
前記第4の電界効果トランジスタのゲート電極と前記第2の電界効果トランジスタのゲート電極とが接続された第2の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器。
The drain electrode of the first field effect transistor and the source electrode of the second field effect transistor are connected, the source electrode of the first field effect transistor is grounded, and the drain electrode of the second field effect transistor is loaded Is connected to a DC power source, and a signal is input using the gate electrode of the first field effect transistor as a signal input terminal, and a signal is output using the drain electrode of the second field effect transistor as a signal output terminal. In the cascode connection type amplifier,
The drain electrode of the third field effect transistor and one terminal of the first resistor are connected, and the other terminal (hereinafter referred to as “first terminal”) of the first resistor is the third field effect. A gate electrode of the transistor and a source electrode of a fourth field effect transistor; and the first terminal and the gate electrode of the first field effect transistor are connected via a second resistor; The field effect transistor includes the third and fourth field effect transistors and the first resistor, wherein the source electrode of the field effect transistor is grounded, and the drain electrode of the fourth field effect transistor is connected to a DC power source. Having a control unit,
The gain of the cascode-connected amplifier is controlled by a voltage at a second terminal to which the gate electrode of the fourth field effect transistor and the gate electrode of the second field effect transistor are connected. Low noise amplifier.
第1の電界効果トランジスタのドレイン電極と第2の電界効果トランジスタのソース電極とが接続され、前記第1の電界効果トランジスタのソース電極が接地され、前記第2の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第1の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第2の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、
第3の電界効果トランジスタのドレイン電極と定電圧を生成するダイオードのカソードとが接続され、該ダイオードのアノード(以下、「第1の端子」という。)が前記第3の電界効果トランジスタのゲート電極と第4の電界効果トランジスタのソース電極とに接続され、前記第1の端子と前記第1の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第3の電界効果トランジスタのソース電極が接地され、前記第4の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第3および前記第4の電界効果トランジスタと前記ダイオードとで構成された制御部を有し、
前記第4の電界効果トランジスタのゲート電極と前記第2の電界効果トランジスタのゲート電極とが接続された第2の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器。
The drain electrode of the first field effect transistor and the source electrode of the second field effect transistor are connected, the source electrode of the first field effect transistor is grounded, and the drain electrode of the second field effect transistor is loaded Is connected to a DC power source, and a signal is input using the gate electrode of the first field effect transistor as a signal input terminal, and a signal is output using the drain electrode of the second field effect transistor as a signal output terminal. In the cascode connection type amplifier,
The drain electrode of the third field effect transistor is connected to the cathode of a diode that generates a constant voltage, and the anode (hereinafter referred to as “first terminal”) of the diode is the gate electrode of the third field effect transistor. And the source electrode of the third field effect transistor, the first terminal and the gate electrode of the first field effect transistor are connected via a resistor, and the source electrode of the third field effect transistor Is connected to a DC power source, and has a control unit composed of the third and fourth field effect transistors and the diode.
The gain of the cascode-connected amplifier is controlled by a voltage at a second terminal to which the gate electrode of the fourth field effect transistor and the gate electrode of the second field effect transistor are connected. Low noise amplifier.
第1の電界効果トランジスタのドレイン電極と第2の電界効果トランジスタのソース電極とが接続され、前記第1の電界効果トランジスタのソース電極が接地され、前記第2の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第1の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第2の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、
第3の電界効果トランジスタのドレイン電極と定電圧を生成する第5の電界効果トランジスタのソース電極が接続され、該第5の電界効果トランジスタのゲート電極とドレイン電極と前記第3の電界効果トランジスタのゲート電極と第4の電界効果トランジスタのソース電極とを接続した第1の端子と前記第1の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第3の電界効果トランジスタのソース電極が接地され、前記第4の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第3、前記第4および前記第5の電界効果トランジスタとで構成された制御部を有し、
前記第4の電界効果トランジスタのゲート電極と前記第2の電界効果トランジスタのゲート電極とが接続された第2の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器。
The drain electrode of the first field effect transistor and the source electrode of the second field effect transistor are connected, the source electrode of the first field effect transistor is grounded, and the drain electrode of the second field effect transistor is loaded Is connected to a DC power source, and a signal is input using the gate electrode of the first field effect transistor as a signal input terminal, and a signal is output using the drain electrode of the second field effect transistor as a signal output terminal. In the cascode connection type amplifier,
The drain electrode of the third field effect transistor is connected to the source electrode of the fifth field effect transistor that generates a constant voltage, and the gate electrode and the drain electrode of the fifth field effect transistor are connected to the third field effect transistor. A first terminal connecting a gate electrode and a source electrode of the fourth field effect transistor and a gate electrode of the first field effect transistor are connected via a resistor, and the source electrode of the third field effect transistor A control unit configured with the third, fourth, and fifth field effect transistors, each of which is grounded, and a drain electrode of the fourth field effect transistor is connected to a DC power source,
The gain of the cascode-connected amplifier is controlled by a voltage at a second terminal to which the gate electrode of the fourth field effect transistor and the gate electrode of the second field effect transistor are connected. Low noise amplifier.
JP2000334771A 2000-11-01 2000-11-01 Variable gain low noise amplifier Expired - Fee Related JP4214348B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000334771A JP4214348B2 (en) 2000-11-01 2000-11-01 Variable gain low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000334771A JP4214348B2 (en) 2000-11-01 2000-11-01 Variable gain low noise amplifier

Publications (2)

Publication Number Publication Date
JP2002141758A JP2002141758A (en) 2002-05-17
JP4214348B2 true JP4214348B2 (en) 2009-01-28

Family

ID=18810626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000334771A Expired - Fee Related JP4214348B2 (en) 2000-11-01 2000-11-01 Variable gain low noise amplifier

Country Status (1)

Country Link
JP (1) JP4214348B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4949632B2 (en) * 2005-01-31 2012-06-13 ルネサスエレクトロニクス株式会社 Variable gain amplifier
DE102005008372B4 (en) 2005-02-23 2016-08-18 Intel Deutschland Gmbh Controllable amplifier and its use
JP2008258789A (en) * 2007-04-02 2008-10-23 Niigata Seimitsu Kk Low noise amplifier
WO2010100741A1 (en) * 2009-03-05 2010-09-10 株式会社日立製作所 Optical communication apparatus
JP5842512B2 (en) * 2011-09-29 2016-01-13 凸版印刷株式会社 Variable gain amplifier
US8903343B2 (en) * 2013-01-25 2014-12-02 Qualcomm Incorporated Single-input multiple-output amplifiers with independent gain control per output

Also Published As

Publication number Publication date
JP2002141758A (en) 2002-05-17

Similar Documents

Publication Publication Date Title
US6211737B1 (en) Variable gain amplifier with improved linearity
KR101011829B1 (en) Switchable gain amplifier
US6967528B2 (en) Variable gain amplifier
US8081033B2 (en) Variable gain amplifier and high-frequency signal receiving apparatus comprising the same
US6956435B2 (en) Variable gain differential amplifier and multiplication circuit
US7595693B2 (en) System and method for providing a configurable inductor less multi-stage low-noise amplifier
US6667657B2 (en) RF variable gain amplifying device
US6144254A (en) Low-noise amplifier with switched gain and method
KR20140011402A (en) Positive feedback common gate low noise amplifier
KR20040013229A (en) Variable Gain Low Noise Amplifier
KR20060104029A (en) Low noise amplifier and differential amplifier with variable gain mode
US6351188B1 (en) Variable gain amplifier circuit and gain control method
JP4214348B2 (en) Variable gain low noise amplifier
JPH11150435A (en) Gain control rf signal amplifier
US6509798B2 (en) Variable gain amplifier
US7412219B2 (en) High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier
WO2006095416A1 (en) High frequency amplifier with attenuator
US6100763A (en) Circuit for RF buffer and method of operation
US6388529B2 (en) Grounded emitter amplifier and a radio communication device using the same
US7286017B2 (en) Controllable RF broadband and amplifier with a constant input impedance
US20060099751A1 (en) Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method
US6693492B2 (en) Variable gain low-noise amplifier and method
JP2004297277A (en) High frequency amplification circuit and transmitter, receiver, and transceiver using it
US11437965B2 (en) Variable gain amplifier and wireless communication device
JPH0276407A (en) Agc circuit for high frequency amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040426

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081008

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees