JPH0276036A - Information processor - Google Patents

Information processor

Info

Publication number
JPH0276036A
JPH0276036A JP63227475A JP22747588A JPH0276036A JP H0276036 A JPH0276036 A JP H0276036A JP 63227475 A JP63227475 A JP 63227475A JP 22747588 A JP22747588 A JP 22747588A JP H0276036 A JPH0276036 A JP H0276036A
Authority
JP
Japan
Prior art keywords
program
executed
processing
mpu1
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63227475A
Other languages
Japanese (ja)
Inventor
Kazuhiro Kushitani
和浩 櫛谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP63227475A priority Critical patent/JPH0276036A/en
Publication of JPH0276036A publication Critical patent/JPH0276036A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To execute the execution processing of an arbitrary program without using an external equipment and initializing an information processor by setting the program to be executed and processed in advance and executing the set program by interruption processing. CONSTITUTION:A code showing a test program, which is executed and processed in an MPU1, it set to a DIP switch 7 and the interruption processing is requested to the MPU1. Namely, when a switch 13 is in a turning-on condition and the interruption processing is commanded, an interruption requesting signal is generated and set to an F/F circuit 15. The interruption requesting signal to be set to the F/F circuit 15 is given through an INT line 17 to the MPU1. When the MPU1 receives the interruption request, the interrupting processing program is read from a memory 3 and executed by the MPU1. Thus, the arbitrary program can be executed and processed without using the external equipment and initializing the information processor.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、装置に内蔵されて装置が所望の処理動作を
行なうように制御する情報処理装置に関し、特に割込み
処理によって設定されたプログラムを実行処理する情報
処理装置に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to an information processing device that is built into the device and controls the device so that it performs a desired processing operation, and particularly relates to an information processing device that is built into the device and controls the device to perform a desired processing operation. The present invention relates to an information processing device that executes a program.

(従来の技術) MPU (マイクロプロセッサ・ユニット)を内蔵し、
このMPUを制御中枢として所望の処理動作を行なう装
置にあって、据え付は時あるいは保守点検時等の現場(
フィールド)でのメンテナンスや修理を行なう際には、
診断プログラム(テストプログラム)が用いられている
。このテストプログラムは、機能をチエツクして異常個
所を検出するための一連の作業を実行するプログラムで
ある。
(Conventional technology) Built-in MPU (microprocessor unit),
This device uses the MPU as the control center to perform desired processing operations, and installation is done either on time or on-site during maintenance and inspection.
When performing maintenance or repairs in the field,
A diagnostic program (test program) is used. This test program is a program that executes a series of operations to check functions and detect abnormalities.

このようなテストプログラムには、診断のための外部装
置によって実行されるものと、装置内に予め備えられた
ものとがある。
Such test programs include those that are executed by an external device for diagnosis and those that are pre-installed within the device.

テストプログラムを実行する外部装置としては、例えば
障害解析用コンソールがある。この障害解析用コンソー
ルは、解析の対象となる装置に内蔵されたMPUを外部
から制御するものであり、I10装置や記憶装置の入出
力、テストプログラムの転送等を行なうものである。
An example of an external device that executes a test program is a failure analysis console. This failure analysis console externally controls the MPU built in the device to be analyzed, and performs input/output of the I10 device and storage device, transfer of test programs, etc.

このような障害解析用コンソールは、解析対象となる装
置に接続され、テストプログラムを装置内の記憶装置に
読込み、読込/υだテストプログラムを実行させる。
Such a failure analysis console is connected to a device to be analyzed, reads a test program into a storage device within the device, and executes the read/υ test program.

一方、テストプログラムが予め装置内の記憶装置に格納
されている場合には、格納されたテストプログラムは、
装置を初期化することによって実行される。また、テス
トプログラムが診断の内容別に用意されて°いる場合で
あっても、すべてのテストプログラムが実行されていた
On the other hand, if the test program is stored in advance in the storage device within the device, the stored test program is
This is done by initializing the device. Furthermore, even if test programs were prepared for each diagnostic content, all test programs were executed.

(発明が解決しようとする課題) 以上説明したように、MPUを内蔵した装置のフィール
ドでのメンテナンスや修理を行なう際には、テストプロ
グラムを実行していた。テストプログラムを予め備えて
いない装置にあって、テストプログラムを実行させるた
めには、外部装置を必要としていた。さらに、外部装置
を用いた場合には、テストプログラムを外部装置から読
込まなければならず、手間を要していた。
(Problems to be Solved by the Invention) As explained above, a test program is executed when performing field maintenance or repair of a device incorporating an MPU. For devices that are not equipped with a test program in advance, an external device is required to execute the test program. Furthermore, when an external device is used, the test program must be read from the external device, which requires time and effort.

一方、テストプログラムが予め絹み入れられた装置にあ
っては、装置を初期化した後テス[〜プログラムが実行
されていた。このため、障害の状態や障害に到るまでの
ステータス情報や記憶内容等の履歴が消失してしまい、
十分な解析を行なうことが困難になっていた。
On the other hand, in the case of a device in which a test program has been installed in advance, the test program is executed after initializing the device. As a result, the state of the failure and the history of status information and memory contents leading up to the failure are lost.
It has become difficult to perform sufficient analysis.

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、外部装置を用いることなく
、かつ情報処理装置を組み入れた装置を初期化すること
なしに任意のプログラムを実行処理するこができる情報
処理装置を提供することにある。
Therefore, the present invention has been made in view of the above, and its purpose is to execute an arbitrary program without using an external device and without initializing a device incorporating an information processing device. The object of the present invention is to provide an information processing device capable of processing information.

[発明の構成コ (課題を解決するための手段) 上記目的を達成するために、この発明は、実行処理しよ
うとする複数のプログラムを格納する格納手段と、割込
み処理を指令する指令手段と、前記格納部に格納された
複数のプログラムの中から前記指令手段で指令された割
込み処理によって実行処理しようとするプログラムを設
定する設定格納手段から読出して実行処理する実行処理
手段とから構成される。
[Configuration of the Invention (Means for Solving the Problems)] In order to achieve the above object, the present invention provides a storage means for storing a plurality of programs to be executed, a command means for instructing interrupt processing, and execution processing means for reading out from a setting storage means for setting a program to be executed by the interrupt processing commanded by the command means from among the plurality of programs stored in the storage section and executing the program.

(作用) 上記構成において、この発明は、実行処理しようとする
プログラムを予め設定しておぎ、設定したプログラムを
割込み処理によって実行処理するようにしていた。
(Function) In the above configuration, in the present invention, a program to be executed is set in advance, and the set program is executed by interrupt processing.

(実1に例) 以下、図面を用いてこの発明の詳細な説明する。(Example in Act 1) Hereinafter, the present invention will be explained in detail using the drawings.

第1図はこの発明の一実施例に係る情報処理装置の構成
を示す図、第2図は第1図に示す装置の処理を示すフロ
ーチャートである。第1図に示す情報処理装置は、この
情報処理装置の制御のもとに所望の処理を行なう装置に
組み入れられたものであり、マニュアルで割込み処理を
要求して、複数のテストプログラムの中から設定したテ
ストプログラムを実行処理するようにしたものである。
FIG. 1 is a diagram showing the configuration of an information processing apparatus according to an embodiment of the present invention, and FIG. 2 is a flowchart showing the processing of the apparatus shown in FIG. The information processing device shown in Figure 1 is incorporated into a device that performs desired processing under the control of this information processing device, and interrupt processing can be manually requested and selected from among multiple test programs. It is designed to execute the set test program.

第1図において、情報処理装置は、MPU (マイクロ
プセッナユニット)1と、メモリ3と、割込み処理を指
令する割込み指令回路5と、実行しようとするテストプ
ログラムを設定するDIRスイッヂ7とから構成されて
いる。
In FIG. 1, the information processing device is composed of an MPU (microprocessor unit) 1, a memory 3, an interrupt command circuit 5 that commands interrupt processing, and a DIR switch 7 that sets a test program to be executed. has been done.

MPU1は、MPU1が組み入れられたQfiff全体
の処理動作を制御する制御中枢として別能するものであ
る。
The MPU 1 also functions as a control center that controls the entire processing operation of Qfiff in which the MPU 1 is incorporated.

メモリ3は、MPUIで実行処理されるプログラムを格
納するものであり、割込み処理プログラム及び複数のテ
ストプログラムが格納されている。
The memory 3 stores programs executed by the MPUI, and stores an interrupt processing program and a plurality of test programs.

メモリ3に格納されたプログラムは、MPU iからア
ドレスバス9を介して与えられるアドレスによって指定
され、データバス11を介してMPU1と入出力される
The program stored in the memory 3 is specified by an address given from the MPU i via the address bus 9, and is input/output to/from the MPU 1 via the data bus 11.

割込み指令回路5は、スイッチ13と7リツプ70ツブ
回路(以下rF/F回路」と呼ぶ)15とからなる。ス
イッチ13は、割込み処理をMPU1に要求するための
割込み要求信号を発生するものである。スイッチ13を
オンすることにより発生された割込み要求信号は、F/
F回路15に与えられる。F/F回路15は、割込み要
求信号によってセット状態となり、割込み処理が終了し
た後、M P U 1によってリセット状態となる。割
込み要求が発生してF/F回路15がセット状態になる
と、割込み要求信号は、INT線17を介してMPU 
1に与えられる。
The interrupt command circuit 5 includes a switch 13 and a 7-lip, 70-tub circuit (hereinafter referred to as "rF/F circuit") 15. The switch 13 generates an interrupt request signal for requesting the MPU 1 to perform interrupt processing. The interrupt request signal generated by turning on the switch 13 is sent to the F/
The signal is applied to the F circuit 15. The F/F circuit 15 is placed in a set state by an interrupt request signal, and after the interrupt processing is completed, is placed in a reset state by MPU1. When an interrupt request occurs and the F/F circuit 15 enters the set state, the interrupt request signal is sent to the MPU via the INT line 17.
given to 1.

DIRスイッヂ7は、MPU1とデータパスコ1を介し
て接続されており、複数のテストプログラムの中からM
PU1に実行させたいテストプログラムを指定するコー
ドを設定するスイッチである。DIRスイッチ7によっ
て設定されたコードは、MPU iによって読取られる
The DIR switch 7 is connected to the MPU 1 via the data passco 1, and selects MPU from among multiple test programs.
This switch is used to set a code that specifies a test program to be executed by PU1. The code set by DIR switch 7 is read by MPU i.

以上説明したようにこの発明の一実施例は構成されてお
り、次に、この実施例の作用を第2図を参照して説明す
る。
One embodiment of the present invention is constructed as described above, and the operation of this embodiment will now be described with reference to FIG. 2.

まずはじめに、MPU 1で実行処理しようとするテス
トプログラムを示すコードをDIRスイッチ7にセット
する(ステップ100)。このような状態において、M
PUIに対して割込み処理を要求する。
First, a code indicating a test program to be executed by the MPU 1 is set in the DIR switch 7 (step 100). In such a state, M
Request interrupt processing to PUI.

すなわち、スイッチ13をオン状態にして、割込み要求
を指令する(ステップ110)。これにより、割込み要
求信号が発つ[シて1=/F回路15にセットされる(
ステップ120)。F/F回路15にセットされた割込
み要求信号は、rNT線17を介してMPU 1に与え
られる。これにより、MPU1に対して割込み処理が要
求される。
That is, the switch 13 is turned on and an interrupt request is issued (step 110). As a result, an interrupt request signal is generated [1=/F circuit 15 is set (
Step 120). The interrupt request signal set in the F/F circuit 15 is applied to the MPU 1 via the rNT line 17. This requests the MPU 1 to perform interrupt processing.

MPUIが割込み要求を受付けると、MPU 1は割込
み処理プログラムをメモリ3から読出して実行する(ス
テップ130,140>。この割込み処理の実行によっ
て、MPU 1はDIRスイッチ7にセットされたコー
ドを読取る(ステップ150)。コードが読取られると
、MPU1はこの読取ったコードに対応したテストブ1
」ダラムを読出して、読出したテストプログラムを実行
する(ステップ160,170)。
When the MPUI accepts an interrupt request, the MPU 1 reads the interrupt processing program from the memory 3 and executes it (steps 130, 140>. By executing this interrupt processing, the MPU 1 reads the code set in the DIR switch 7 ( Step 150) When the code is read, the MPU 1 sets the test block 1 corresponding to the read code.
” and executes the read test program (steps 160, 170).

このようにして、テストプログラムが実行された後に、
テストプログラムの実行が終了すると、リセット信号が
MPU 1からF/F回路15に与えられる。これによ
り、F/F回路15はリセットされて、MPU 1に割
込み要求がなされる前の状態に戻る(ステップ180,
190>。
In this way, after the test program is run,
When the execution of the test program is completed, a reset signal is given from the MPU 1 to the F/F circuit 15. As a result, the F/F circuit 15 is reset and returns to the state before the interrupt request was made to the MPU 1 (step 180,
190>.

このように、この実施例では、装置をリセット状態にす
ることなく、さらには、テストプログラムを読込むとい
った外部装置を用いることなく、スイッチ13によって
設定されたテストプログラムを実行させることができる
In this manner, in this embodiment, the test program set by the switch 13 can be executed without putting the device into the reset state and without using an external device to read the test program.

なお、この発明は上記実施例に限定されることはすく、
例えば割込み要求信号を他のモジュール機器から与えら
れるようにしてもよい。また、実行処理されるプログラ
ムは、テストプログラムに限ることはない。
Note that this invention is not limited to the above embodiments,
For example, an interrupt request signal may be provided from another module device. Further, the program to be executed is not limited to a test program.

[発明の効果] 以上説明したように、この発明によれば、実行処理しよ
うとするプログラムを予め設定しておき、設定したプロ
グラムを割込み処理によって実行処理するようにしたの
で、外部装置を用いることなく、かつこの発明の情報処
理装置を組み入れた装置を初期化することなしに任意の
プログラムを実行処理することができるようになる。
[Effects of the Invention] As explained above, according to the present invention, a program to be executed is set in advance and the set program is executed by interrupt processing, so that an external device can be used. It becomes possible to execute any program without initializing a device incorporating the information processing device of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係る情報処理装置の構成
を示す図、第2図は第1図に示す装置の動作処理を示す
フローチャートである。 1・・・MPU 3・・・メモリ 5・・・割込み指令回路 7・・・DIPスイッチ 13・・・スイッチ 15・・・F/F回路
FIG. 1 is a diagram showing the configuration of an information processing apparatus according to an embodiment of the present invention, and FIG. 2 is a flowchart showing the operation processing of the apparatus shown in FIG. 1...MPU 3...Memory 5...Interrupt command circuit 7...DIP switch 13...Switch 15...F/F circuit

Claims (1)

【特許請求の範囲】 実行処理しようとする複数のプログラムを格納する格納
手段と、 割込み処理を指令する指令手段と、 前記格納手段に格納された複数のプログラムの中から前
記指令手段で指令された割込み処理によつて実行処理し
ようとするプログラムを設定する設定手段と、 前記指令手段で指令された割込み処理によって前記設定
手段で設定されたプログラムを前記格納手段から読出し
て実行処理する実行処理手段と、を有することを特徴と
する情報処理装置。
[Scope of Claims] Storage means for storing a plurality of programs to be executed; command means for commanding interrupt processing; and a command means for commanding interrupt processing from among the plurality of programs stored in the storage means. a setting means for setting a program to be executed by the interrupt processing; and an execution processing means for reading the program set by the setting means from the storage means and executing the program by the interrupt processing commanded by the command means. An information processing device comprising:
JP63227475A 1988-09-13 1988-09-13 Information processor Pending JPH0276036A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63227475A JPH0276036A (en) 1988-09-13 1988-09-13 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63227475A JPH0276036A (en) 1988-09-13 1988-09-13 Information processor

Publications (1)

Publication Number Publication Date
JPH0276036A true JPH0276036A (en) 1990-03-15

Family

ID=16861462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63227475A Pending JPH0276036A (en) 1988-09-13 1988-09-13 Information processor

Country Status (1)

Country Link
JP (1) JPH0276036A (en)

Similar Documents

Publication Publication Date Title
US4672534A (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
EP0055553A2 (en) Information processor with initial programme loading
JPH02156334A (en) Information processor
US6184904B1 (en) Central processing unit for a process control system
JPH0276036A (en) Information processor
JPS6351301B2 (en)
JPS59123933A (en) Address comparison system
JP2596355B2 (en) Microcomputer
JPH0410654B2 (en)
JPS5878233A (en) Microprogram controller
JPS6238746B2 (en)
JPS59106054A (en) Information processing system
JPH0895610A (en) Programmable controller
JPH02115947A (en) Information processor
JPS6232512B2 (en)
JPH0628328A (en) Self-diagnostic system for multiprocessor
JPS61163445A (en) Computer development support system
JPH0659911A (en) External device control system
JPS5839338B2 (en) Maintenance panel control method
JPS5822455A (en) Data processor
JPH02254546A (en) Micro sequence circuit
JPH01237846A (en) Processor system with debugging function
JPH04304532A (en) Computer provided with debugging function for rom program
JPS6370346A (en) Test program control system
JP2000215042A (en) In-operation update system for control program