JPH0275209A - Driving circuit - Google Patents

Driving circuit

Info

Publication number
JPH0275209A
JPH0275209A JP22626388A JP22626388A JPH0275209A JP H0275209 A JPH0275209 A JP H0275209A JP 22626388 A JP22626388 A JP 22626388A JP 22626388 A JP22626388 A JP 22626388A JP H0275209 A JPH0275209 A JP H0275209A
Authority
JP
Japan
Prior art keywords
current
transistor
current mirror
circuit
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22626388A
Other languages
Japanese (ja)
Other versions
JP2687480B2 (en
Inventor
Daisuke Murakami
大助 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22626388A priority Critical patent/JP2687480B2/en
Publication of JPH0275209A publication Critical patent/JPH0275209A/en
Application granted granted Critical
Publication of JP2687480B2 publication Critical patent/JP2687480B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To prevent the occurrence of the distortion due to delay by correcting a base current of a charge/discharge transistor(TR) by a current from a current mirror circuit, connecting a constant current source to the current mirror circuit so as to make the current mirror circuit always operative. CONSTITUTION:Trs 9, 10 are connected in series with the collector and emitter of the charge/discharge TRs 4, 5 and bases of the TRs 9, 10 are connected to bases of the TRs 4, 5 via current mirror circuits 11, 12 and constant current sources 13, 14 are connected to the current mirror circuits 11, 12. Thus, the case current of the charge/discharge TRs 4, 5 is corrected by a current from the current mirror circuits 11, 12 and the constant current source 13 is connected to the current mirror circuits 11, 12 to make the current mirror circuits 11, 12 always operative. Thus, the delay in the signal by the current mirror circuits 11, 12 is reduced and the production of distortion due to the delay is prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばA/D変換回路において容量電荷を充
放電する際に用いられるドライブ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a drive circuit used, for example, when charging and discharging capacitance in an A/D conversion circuit.

〔発明の概要〕[Summary of the invention]

本発明はドライブ回路に関し、充放電用のトランジスタ
のベース電流をカレントミラー回路を介して補正する際
に、このカレントミラー回路に常時電流を流して動作の
遅れによる歪の発生を防止するようにしたものである。
The present invention relates to a drive circuit, and when correcting the base current of a charging/discharging transistor via a current mirror circuit, current is constantly passed through the current mirror circuit to prevent distortion due to delay in operation. It is something.

〔従来の技術〕[Conventional technology]

例えばディジタルVTRでA/D変換を行う場合にはい
わゆるフラッシュ型のA/D変換回路が用いられる。こ
の場合に、A/D変換では入力信号を保持するためにコ
ンデンサが設けられるが、特にフラッシュ型の場合には
その容量が例えば100pF程度と比較的太き(なるた
めに、この容量負荷を充放電するためのドライブ回路が
必要になる。
For example, when performing A/D conversion in a digital VTR, a so-called flash type A/D conversion circuit is used. In this case, a capacitor is provided in A/D conversion to hold the input signal, but especially in the case of a flash type, the capacitance is relatively large, for example, about 100 pF (because this capacitance load is A drive circuit for discharging is required.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このような容量電荷を充放電するドライブ回路として、
従来から例えば第2図に示すような回路が知られている
。図において信号Vinの供給される入力端子(21)
がnpn トランジスタ(22)及びpnpトランジス
タ(23)を通じて5EPP構成とされたpnpトラン
ジスタ(24)及びnpn )ランジスタ(25)のベ
ースに接続され、このl・ランジスタ(24) (25
)のエミッタの接続点が負荷のコンデンサ(26)に接
続される。
As a drive circuit to charge and discharge such capacitance charge,
Conventionally, for example, a circuit as shown in FIG. 2 has been known. In the figure, the input terminal (21) to which the signal Vin is supplied
is connected to the bases of a pnp transistor (24) and an npn transistor (25) having a 5EPP configuration through an npn transistor (22) and a pnp transistor (23).
) is connected to the load capacitor (26).

これによって入力端子(21)に供給される信号Vin
が正のときは、npn )ランジスタ(25)が導通さ
れてコンデンサ(26)に充電電荷が供給され、信号V
inが負になるとpnp I−ランジスタ(24)が導
通されてコンデンサ(26)が放電される。このように
してコンデンサ(26)の充放電が行われる。
As a result, the signal Vin supplied to the input terminal (21)
When is positive, the npn) transistor (25) is made conductive and charge is supplied to the capacitor (26), and the signal V
When in becomes negative, the pnp I-transistor (24) becomes conductive and the capacitor (26) is discharged. In this way, the capacitor (26) is charged and discharged.

ところがこの回路において、 Q=CAV=IΔT より、 V=Asin ωt のとき から、I・ランジスタ(22) (23)に接続される
電流源(27) (28)の電流値をIとしたとき、■
 〉CAω となる。ここで」二連のようにC−100pFとし、さ
らにVin= 2 VP−p 、f = 10Mtlz
 とすると、T=6.28mAとなって比較大電流が回
路を流されることになる。そしてこのような電流が流さ
れると、1−ランジスタ(22) (23)の歪率が増
大し、良好なドライブを行うことができなくなるおそれ
があった。
However, in this circuit, from Q=CAV=IΔT, when V=A sin ωt, when I is the current value of the current sources (27) (28) connected to the I transistors (22) (23), ■
〉CAω. Here, set C-100pF like two series, and further Vin = 2 VP-p, f = 10Mtlz
Then, T=6.28 mA, and a comparatively large current will be passed through the circuit. When such a current is applied, the distortion rate of the 1-transistor (22) (23) increases, and there is a possibility that a good drive cannot be performed.

ところで上述の回路において、pnpl’ランジスタは
温度上昇等によりり7.、が下がるとベース電流が特に
増大し、歪率への影響が大きい。そこで第3図に示すよ
うに出力段をnpnl・ランジスタで構成する考えもあ
るが、歪率は軽減されるものの基本的な解決とはなって
おらず、またこの回路では」二下(充放電)の回路がア
ンバランスであるためにドライブ特性に変動を生じるな
どの問題も生じる。
By the way, in the above-mentioned circuit, the pnpl' transistor has 7. When , decreases, the base current particularly increases, which has a large effect on the distortion rate. Therefore, as shown in Figure 3, there is an idea to configure the output stage with an NPNL transistor, but although it reduces the distortion rate, it is not a fundamental solution, and this circuit does not have a charge/discharge condition. ) The unbalanced circuit also causes problems such as fluctuations in drive characteristics.

この出願はこのような点に鑑みてなされたものである。This application was filed in view of these points.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、容量負荷(6)に対して信号電荷を充放電す
る第1のトランジスタ(4) (5)のコレクタ・エミ
ッタに直列に接続された第2のトランジスタ(9)(1
0)を設け、この第2のトランジスタを流れるベース電
流をカレントミラー回路(11) (12)を介して上
記第1のトランジスタのベースに供給すると共に、上記
カレントミラー回路に定電流源(13) (14)を接
続して常時電流が流されるようにしたドライブ回路であ
る。
The present invention provides a second transistor (9) (1) connected in series to the collector-emitter of the first transistor (4) (5) that charges and discharges a signal charge to a capacitive load (6).
A constant current source (13) is provided to supply the base current flowing through the second transistor to the base of the first transistor via the current mirror circuit (11) (12). This is a drive circuit in which (14) is connected so that current is constantly flowing.

〔作 用〕[For production]

これによれば、充放電用のトランジスタのベース電流を
カレントミラー回路からの電流で補正すると共に、この
カレントミラー回路に定電流源を接続することによって
このカレンI−ミラー回路を常時動作状態にしているの
で、カレントミラー回路による信号の遅延が極めて少く
なり、遅延による歪の発生を防止することができる。
According to this, the base current of a charging/discharging transistor is corrected by a current from a current mirror circuit, and by connecting a constant current source to this current mirror circuit, this current I-mirror circuit is kept in a constantly operating state. Therefore, the signal delay caused by the current mirror circuit is extremely reduced, and the occurrence of distortion due to the delay can be prevented.

〔実施例〕〔Example〕

第1図において、信号Vinの供給される入力端子(1
)がnpn )ランジスタ(2)及びpnl” )ラン
ジスタ(3)を通じて5EPP構成とされたpnp ト
ランジスタ(4)及びnpnl・ランジスタ(5)のベ
ースに接続され、このトランジスタ(41(51のエミ
ッタの接続点が負荷のコンデンサ(6)に接続される。
In FIG. 1, an input terminal (1
) is connected to the bases of the pnp transistor (4) and the npnl transistor (5) configured in a 5EPP configuration through the npn transistor (2) and the pnl transistor (3), and the emitter connection of this transistor (41 (51) The point is connected to the load capacitor (6).

また+71 (81はトランジスタ+21 (31のエ
ミッタ電流源である。
Further, +71 (81 is the emitter current source of the transistor +21 (31).

さらにトランジスタ(41+51のコレクタ・エミッタ
に直列にpnp トランジスタ(9)及びnpn )ラ
ンジスク(10)が設けられ、これらのトランジスタ(
9)(10)のベースがカレントミラー回路(11,)
(12)を介してl・ランジスタ(41F5)のベース
に接続される。そしてこのカレントミラー回路(11)
 (12)に定電流源(13)(14)が接続される。
Furthermore, a pnp transistor (9) and an npn transistor (10) are provided in series with the collector-emitter of the transistors (41+51), and these transistors (
9) The base of (10) is a current mirror circuit (11,)
(12) is connected to the base of the l transistor (41F5). And this current mirror circuit (11)
Constant current sources (13) and (14) are connected to (12).

この回路において、入力端子(1)に供給される信号V
inが正のときは、npnl・ランジスタ(5)が導通
されてコンデンサ(6)に充電電荷が供給さると共に、
このときトランジスタ(10)にはトランジスタ(5)
に流れるのと等しい電流が流され、トランジスタ(10
)のベースにベース電流110が発生される。こごでこ
のベース電流110は、トランジスタ(51(10)の
特性が等しければトランジスタ(5)のベース電流I5
と等しいものである。
In this circuit, the signal V supplied to the input terminal (1)
When in is positive, the npnl transistor (5) is conductive and charge is supplied to the capacitor (6), and at the same time,
At this time, transistor (10) is replaced by transistor (5).
A current equal to that flowing through the transistor (10
) is generated at the base of the base current 110. Here, this base current 110 is equal to the base current I5 of the transistor (5) if the characteristics of the transistor (51 (10)) are equal.
is equivalent to

このベース電流IIoがカレントミラー回路(12)を
流され、また定電流fi (14)の電流114もカレ
ントミラー回路(12)を流されることによって、カレ
ントミラー回路(12)の出力電流■+zはこれらの電
流を加算した値となる。
This base current IIo is passed through the current mirror circuit (12), and the current 114 of the constant current fi (14) is also passed through the current mirror circuit (12), so that the output current ■+z of the current mirror circuit (12) is The value is the sum of these currents.

I 12= I +o + I 14 この電流r+zがトランジスタ(3)のエミッタとトラ
ンジスタ(5)のベースの接続点に供給される。そして
この場合に、トランジスタ(5)のペースにはベース電
流I5が流され、上述のようにl5−1+。
I 12 = I + o + I 14 This current r+z is supplied to the connection point between the emitter of transistor (3) and the base of transistor (5). In this case, the base current I5 is caused to flow through the transistor (5), and the base current I5 is 15-1+ as described above.

であることから、トランジスタ(3)のエミッタには1
12 15=II4 の定電流と定電流源(8)からの電流■8のみが流され
、トランジスタ(3)のエミッタ電流TllはTE3−
Is + I +a の定電流になる。
Therefore, the emitter of transistor (3) has 1
Only the constant current of 12 15=II4 and the current ■8 from the constant current source (8) are allowed to flow, and the emitter current Tll of the transistor (3) is TE3-
It becomes a constant current of Is + I +a.

一方トランジスタ(5)が不導通のときには、ベース電
流Is、I+。は共にOになり、カレントミラー回路(
12)には定電流源(14)からの電流114のみが流
され、この電流N、□−114)が全てトランジスタ(
3)のエミッタに流され、トランジスタ(3)のエミッ
タ電流rE3は定電流源(8)からの電流I8と共に、 IE3= 18 + IIa となって、トランジスタ(3)のエミッタ電流は常に一
定となる。
On the other hand, when the transistor (5) is non-conducting, the base current Is, I+. both become O, and the current mirror circuit (
12), only the current 114 from the constant current source (14) is passed through the transistor (
3), the emitter current rE3 of the transistor (3) together with the current I8 from the constant current source (8) becomes IE3 = 18 + IIa, and the emitter current of the transistor (3) is always constant. .

従ってこの回路によれば、トランジスタ(3)のエミッ
タ電流がトランジスタ(5)のベース電流にががわらず
一定となるので、これによって歪の発生するおそれがな
くなる。
Therefore, according to this circuit, the emitter current of the transistor (3) remains constant regardless of the base current of the transistor (5), thereby eliminating the possibility of distortion occurring.

なおトランジスタ(2)及び(4)についても、トラン
ジスタ(9)及びカレントミラー回路(11)を設けた
ことによって全く同様の動作が行われる。
Note that the transistors (2) and (4) perform exactly the same operation by providing the transistor (9) and the current mirror circuit (11).

そしてさらにこの回路において、カレントミラー回路に
定電流源が接続されたことによってこのカレントミラー
回路が常時動作状態にされ、このためカレントミラー回
路による信号の遅延が極めて少くなり、遅延による歪の
発生を防止することができる。
Furthermore, in this circuit, a constant current source is connected to the current mirror circuit, so that the current mirror circuit is always in operation, so that the delay of the signal due to the current mirror circuit is extremely small, and the occurrence of distortion due to the delay is minimized. It can be prevented.

すなわち上述の回路において定電流源(13) (14
)が無かった場合には、トランジスタ(41(51がA
B級アンプ動作をしているため、例えばトランジスタ(
5)が不導通から能動領域に入った時、トランジスタ(
lO)のベース電流が流れてその電流がカレントミラー
回路(12)の出力トランジスタのコレクタ電流として
流れるので、高周波になればなる程その遅延時間が問題
になり、その遅延時間の間トランジスタ(2)のエミッ
タ電流に影響があり、歪の影響がある。
That is, in the above circuit, constant current sources (13) (14
), if there is no transistor (41 (51 is A
Since it operates as a class B amplifier, for example, a transistor (
5) enters the active region from non-conducting, the transistor (
Since the base current of lO) flows and that current flows as the collector current of the output transistor of the current mirror circuit (12), the higher the frequency, the more the delay time becomes a problem, and during that delay time, the transistor (2) This affects the emitter current and has the effect of distortion.

その点上述の回路によれば、カレントミラー回路に電流
が流され、常時動作状態とされることによって遅延時間
が極力短かくされ、この影響を最少にすることができる
In this respect, according to the above-mentioned circuit, a current is passed through the current mirror circuit and the delay time is made as short as possible by keeping the current mirror circuit in a constantly operating state, so that this influence can be minimized.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、充放電用のトランジスタのベース電
流をカレントミラー回路からの電流で補正すると共に、
このカレントミラー回路に定電流源を接続することによ
ってこのカレントミラー回路を常時動作状態にしている
ので、カレントミラー回路による信号の遅延が極めて少
くなり、遅延による歪の発生を防止することができるよ
うになった。
According to this invention, the base current of the charging/discharging transistor is corrected by the current from the current mirror circuit, and
By connecting a constant current source to this current mirror circuit, the current mirror circuit is kept in constant operation, so the signal delay caused by the current mirror circuit is extremely small, and distortion due to delay can be prevented. Became.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一例の構成図、第2図、第3図は従来
技術の説明のための図である。 (11は入力端子、(2)〜(51+91 (10)は
トランジスタ、(6)は容量負荷、fil f8) (
13) (14)は定電流源、(11)(12)はカレ
ントミラー回路である。
FIG. 1 is a block diagram of an example of the present invention, and FIGS. 2 and 3 are diagrams for explaining the prior art. (11 is an input terminal, (2) to (51+91) (10) is a transistor, (6) is a capacitive load, fil f8) (
13) (14) is a constant current source, (11) and (12) are current mirror circuits.

Claims (1)

【特許請求の範囲】 容量負荷に対して信号電荷を充放電する第1のトランジ
スタのコレクタ・エミッタに直列に接続された第2のト
ランジスタを設け、 この第2のトランジスタを流れるベース電流をカレント
ミラー回路を介して上記第1のトランジスタのベースに
供給すると共に、 上記カレントミラー回路に定電流源を接続して常時電流
が流されるようにしたドライブ回路。
[Claims] A second transistor is provided that is connected in series to the collector-emitter of the first transistor that charges and discharges a signal charge to a capacitive load, and the base current flowing through the second transistor is current mirrored. A drive circuit that supplies current to the base of the first transistor via a circuit, and connects a constant current source to the current mirror circuit so that a current always flows.
JP22626388A 1988-09-09 1988-09-09 Drive circuit Expired - Fee Related JP2687480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22626388A JP2687480B2 (en) 1988-09-09 1988-09-09 Drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22626388A JP2687480B2 (en) 1988-09-09 1988-09-09 Drive circuit

Publications (2)

Publication Number Publication Date
JPH0275209A true JPH0275209A (en) 1990-03-14
JP2687480B2 JP2687480B2 (en) 1997-12-08

Family

ID=16842462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22626388A Expired - Fee Related JP2687480B2 (en) 1988-09-09 1988-09-09 Drive circuit

Country Status (1)

Country Link
JP (1) JP2687480B2 (en)

Also Published As

Publication number Publication date
JP2687480B2 (en) 1997-12-08

Similar Documents

Publication Publication Date Title
JPS614310A (en) Level shifting circuit
JPS62287705A (en) Btl amplifier circuit
JPH0275209A (en) Driving circuit
US4339669A (en) Current ramping controller circuit
JPH11346125A (en) Srpp circuit
JPH0319412A (en) Unity-gain amplifier having high slew rate and high band width
JPH0294918A (en) Emitter coupled logic circuit
JPH0514767A (en) Clamp circuit
SU1506512A1 (en) Power amplifier
JPS5947396B2 (en) hold circuit
JPS59229908A (en) Current inverting circuit
JP2572758B2 (en) DC regeneration circuit
JP2569944B2 (en) Current mirror circuit
JPH01183908A (en) Filter circuit
JPS60160707A (en) Push-pull type output circuit
JP2821612B2 (en) Output circuit
JPH01305609A (en) Output circuit
JPS63193377A (en) Amplitude detecting system
JPH02195706A (en) Differential transistor circuit
JPH06204760A (en) Data inverting circuit
JPS596120B2 (en) DC voltage detection circuit
JPH0583595A (en) Output circuit
JPH04347913A (en) Dc feedback amplifier
JPH06104646A (en) Peak detection circuit
JPS63245004A (en) Low frequency amplifier

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees