JPH0275010A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種電源回路、アナログ・ディジタル変換回
路、その他の基準電圧源として不可欠な基準電圧発生回
路に関する。

特に、供給電圧および周辺温度の変動に対して、少ない
電力で安定かつ高精度の直流電圧が得られる基準電圧発
生回路に関する。

〔従来の技術〕

安定化電源に必要な基準電圧発生回路には、従来よりツ
ェナ・ダ、イオードが一般的に利用されてきたが、降伏
電圧値に制限があり、また温度変動に伴う電圧値の変化
および製造上の電圧値偏差が大きいために、精度を出す
ためには外部調整を必要とする問題点があり、最近では
大半の基準電圧発生回路がバンド・□ギャップ方式のト
ランジスタ回路になっている。

第３図は、従来の基準電圧発生回路の構成を示す回路図
である。

図において、Ｑｏ　ｒ　＋　Ｑ　Ｏ２１Ｑ　Ｏ！および
Ｑｏａは、接合トランジスタ、ＲＯ，、ＲＤ３ｒ　ＲＯ
３およびＲＯ４は抵抗器、Ｖ　ＩＩＥＦは出力電圧、Ｉ
ＯＩは定電流電源である。

以下、各素子（接合Ｆ・ランラスタ。抵抗器）の表示は
その符号をもって代用する。また、式中では各抵抗器の
抵抗値もその符号により示す。

ダイオード接続されたＱ。Ｉは、Ｑ　ｏｘのバイアス用
でＱ。２は定電流回路となり、Ｑ−およびＯ０２の各コ
レクタ電流密度が異なるように動作するので、Ｑ　ｏ　
ｌ＋　　Ｑ　ｏ　ｚの各ベースーエミッタ間電圧Ｖ８Ｅ
ｌ＋ＶＩＩＥ□の差ＣＲｏ３の両端電圧ＶＲＯ３）は、
Ｖ＊ｏ３＝Ｖｍｔ＋　　ＶｓＥｚ となる。ただし、ＮｏはＱ。ｌ、Ｑａ２のエミッション
係数、ｋはボルツマン定数、ｑは電子の電荷量、Ｔは絶
対温度、ＩＣＩ＋　　ＩＣ２はＱ　Ｏｌｌ　　Ｑａ２の
コレクタ電流、Ｉ　ＳＩ＋　　Ｉ５２はＱ　Ｏｌ、　Ｑ
ＯＺの飽和電流である。

（１）式に示すように、Ｒ［の両端電圧ＶＲＯ３は正の
温度係数を有する。

また、Ｒｏａの両端電圧■８゜４は正の温度係数を有し
、Ｑｏ、のベース−エミッタ間電圧Ｖ　ＲＥ３は負の温
度係数を有するので、Ｒ１１１の抵抗値を適切な値に設
定することにより、Ｒ６３の両端電圧ＶＲＯ：１とＱｏ
ｔのベース−エミッタ間電圧Ｖ　ｆｌＥｆｆの和電圧と
して表される出力電圧Ｖ　ＲＥＦの温度係数を零にする
ことができるようになっている。

すなわち、定電流電源１゜１の電流変動により出力電圧
■□、が上昇した場合には、Ｑ　ａｓのコレクタ電流が
増加し、これに伴ってＲ０４の電圧降下が増加し、Ｑ　
０４のコレクタ電流も増加するので、出力電圧Ｖ　ＲＥ
Ｆを低下させるように作用する。また１、出力電圧Ｖ　
ＩＩＥＦが低下した場合には、Ｑｏ３のコレクタ電流が
減少し、これに伴ってＲ６４の電圧降下がｆｌｉ少し、
Ｑｏａのコレクタ電流も減少するので、出力電圧■□、
を増加させるように作用する。

このように、出力電圧Ｖ　ＩＩＥＦの温度係数が零にな
るように設定されることにより、一定の電圧値を保つこ
とができるようになっている。

ここで、第３図に示す従来の基準電圧発生回路の出力電
圧Ｖ　ＲＥＦおよびその温度係数αｖｘｔｐは、一般式
として、 Ｖ　ＩＩＥＦ ＋ＶＢＥ３　　　　　　　　　　　　　　　　　・・・
（２）α■■Ｆ と表すことができる。ただし、 ｉは１．２．３．４、 ＩＣｉはＱａ　＋　＋　　Ｑ　ｏ　ｔ　＋　　Ｑ　Ｏ３
１Ｑ　ｏ　＜のコレクタ電流、Ｉｃｅは温度Ｔ０におけ
るコレクタ電流、ｈＦＥｉおよび（ｒｈＦＥｉはＱ　ｏ
　、＋　Ｑ　ＯＺ　Ｉ　Ｑ　Ｏｎ　＋　Ｑ　ｏ　ａの電
流増幅率およびその温度係数、 Ｖ　１ｌＥｉおよびαｖｌｌＥｉはＱｏ　＋　＋　Ｑ　
ｏ　ｔ　ｒ　Ｑ　Ｏ３１Ｑ　Ｏ４のベース−エミッタ間
電圧およびその温度係数、■、。およびαＶ　ＩＥＯは
温度Ｔ０におけるベース−エミッタ間電圧およびその温
度係数である。

（２）式および（３）式に示すように、出力電圧Ｖ　Ｉ
ＩＥＦおよびその温度係数αＶ　１ｉＥＦは、接合トラ
ンジスタの電流増幅率ｈＦＥによる影響が大きいと言え
る。

一方、個別に製造される接合トランジスタの電流増幅率
ｈ□の製造偏差は、通常＋１００％〜・−５０％と非常
に大きい値であるので、高精度の出力電圧Ｖ　ＲＥＦを
得るためには、できるだけ大きな値の電流増幅率ｈＦＰ
：をもつ接合トランジスタを用いる必要がある。すなわ
ち、電流増幅率ｈＦＥの大きい接合トランジスタであれ
ば、多少の製造偏差は（２）式あるいは（３）式からも
明らかなように、十分吸収することが可能と言える。

〔発明が解決しようとする課題〕

このように、従来のバンド・ギャップ方式の基準電圧発
生回路では、バンド・ギャップ・セルとして接合トラン
ジスタを用いており、基準電圧値の製造偏差を抑えるた
めには、特に電流増幅率の大きい素子の使用が不可欠で
あった。

ところで、個別に製造される接合トランジスタの場合に
は、電流増幅率ｈＦＥは数十から数千程度の各種の素子
が可能であるが、集積回路として製造される場合には、
特に高速論理回路用集積回路では電流増幅率は数十未満
となっている。

すなわち、電流増幅率の大きい特性の接合ｌ−ランジス
タは、個別素子として製造することは比較的容易である
が、半導体ウェハ上に多品種の素子を形成する集積回路
では非常に困難が伴い、例えばアナログ・ディジタル変
換用集積回路で高精度の基準電圧発生回路が必要な場合
には、周辺部品として準備する必要があった。

本発明は、このような従来の問題点を解決するもので、
高精度の基準電圧が必要な各種の集積回路のチップ上に
、容易に形成することが可能な構成の基準電圧発生回路
を従供することを目的とする。

〔課題を解決するための手段］ 本発明は、第一および第二の入力端子および出力端子を
有する差動増幅器と、抵抗値が所定の比率に設定される
第一および第二の抵抗器と、各ソース端子が共通電源端
子に接続され、各ドレイン端子が差動増幅器の各入力端
子に接続され、各ゲート端子が差動増幅器の出力端子に
接続される第一および第二の電界効果トランジスタと、
アノード端子が第一の電界効果トランジスタのドレイン
端子に接続され、カソード端子が直列接続の第一および
第二の抵抗器を介して共通接地端子に接続される第一の
ダイオードと、アノード端子が第二の電界効果トランジ
スタのドレイン端子に接続され、カソード端子が第二の
抵抗器を介して共通接地端子に接続される第二のダイオ
ードとを備え、第二のダイオードのアノード端子および
共通接地端子間から基準電圧を取り出す構成であること
を特徴とする。

（作　用〕 第一および第二の接合ダイオードに、電流密度が異なり
、かつその比率が一定である電流を流した場合の接合電
圧の差電圧は正の温度係数を有する。

一方、第二の接合ダイオードの接合電圧は負の温度係数
を有する。

基準電圧は、各ダイオードの差電圧（第一の抵抗器の両
端電圧）から各抵抗器の比率に応じて得られる第二の抵
抗器の両端電圧と、第二の接合ダイオードの接合電圧の
加算値として求まるので、その温度係数を零にすること
が可能になる。

すなわち、バンド・ギャップ・セルとして接合ダイオー
ドを用い、電流密度の比率を一定にすることにより、容
易に高精度の基準電圧を発生させることができる。

なお、電流密度が異なり、かつその比率を一定にするに
は、両電界効果トランジスタのドレイン電流を制御する
ことにより実現可能であり、また接合ダイオードは高電
流増幅率の接合トランジスタに比べて、その製造方法が
極めて容易であり特性の製造偏差も少ない。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第１図は、本発明の第一実施例の構成を示す匣路図であ
る。

図において、Ａは差動増幅器、Ｍ、およびＭ２はＰチャ
ネル電界効果トランジスタ、Ｄ、、Ｄ。

は接合ダイオード、Ｒ，、Ｒ２は抵抗器、ＶＣＣは供給
電源である。なお、Ｍ２（Ｘ　４　）は、Ｍｌと同一特
性の素子を４個並列に接続した構成と等価な素子とし、
ＤＩ（ｘ４）は、Ｒ２と同一特性の素子を４個並列に接
続した構成と等価な素子とする。

以下、各素子（電界効果トランジスタ、抵抗器接合ダイ
オード）の表示はその符号をもって代用する。また、式
中では各抵抗器の抵抗値もその符号により示す。

供給電源ＶＣＣの正側には、差動増幅器Ａの電源端子お
よびＭ、、Ｍ、の各ソース端子が接続されその負側（共
通接地端子）には、差動増幅器への接地端子およびＲ２
の一方の端子が接続される。

差動増幅器への出力端子ＯＵＴには、Ｍ、およびＭ２の
各ゲート端子が接続される。入力端子ＩＮ、には、Ｍ、
のドレイン端子およびり、のアノ１　−ド端子が接続さ
れ、人ツノ端子（Ｎ２には、Ｍ２のドレイン端子および
Ｒ２のアノード端子が接続される。Ｄｌのカソード端子
はＲ８を介して、またＲ２のカソード端子とともにＲ７
の他方の端子に接続される。

出力電圧■８６．は、Ｒ２のアノード端子（入力端子ｌ
Ｎ２）と、Ｒ２の一方の端子（共通接地端子）との間か
ら取り出される。

ここで、差動増幅器へ〇差動人力段の入力イン、　　ピ
ーダンスを極めて高くすれば、Ｍ、およびＭ２のドレイ
ン電流はすべてＤｌおよびり、に流れる。

したがって、ＤｌおよびＲ２に流れる電流の比率は、Ｍ
、とＭ２の素子個数比に等しくなり、各接合ダイオード
に流れる電流密度の比率を一定にず、　　ることができ
る。

本実施例では、Ｍ２のドレイン電流はＭ、のドレイン電
流の４倍の電流が流れ、Ｄ、は４個のダイオードが並列
に接続されているので、Ｒ２の接合電流密度はＤｌの接
合電流密度の１６倍となる。

なお、２個の接合ダイオード（ＤＩ　、　Ｄｔ　）に電
流密度が異なり、かつその比率が一定である電流を流し
た場合の各接合電圧の差電圧は、Ｒ３の両端電圧Δ■と
して取り出すことができるが、Ｍの素子並列数をｒｈ＋
、Ｍ＝の素子並列数をＲ２、Ｄ、の素子並列数をｍ、　
、Ｄ、の素子並列数をｍ：とすると、このΔＶは、 と表すことができる。ただし、Ｎ、は接合ダイオードの
エミッション係数、ｋはボルツマン定数、ｑは電子の電
荷量、Ｔは絶対温度である。

また、Ｒｔの両端電圧■１は、Ｄｏ、Ｄｉの電流をＩ　
Ｉｌｌ＋　　１１１２とすると、Ｖｉｚ＝（Ｉｎ＋＋ｉ
。２）Ｒ２＝［Ｉ十ニドＩＲ２であるので、Ｒ２の接合
電圧■。２とＲ２の両端電圧ＶＩＩ２の和であるり、の
アノード・共通接地間電位（出力電圧Ｖ、Ｉｒ、ｒ　＝
　Ｖ＋Ｂ＋　Ｖ＊ｚ）は、・・・（６） 、　　と表すことができる。

一方、Ｒ２の接合電圧ＶＤ２は、 であり、ここで飽和電流Ｉ、が、 であるとすると、Ｒ２の接合電圧ＶＤＺの温度係数は、 となる。ただし、Ｔｏは中心絶対温度、ｌ、。はＴ０に
おける飽和電流、ＥｇはＤ＋、Ｄｚのエネルギ・ギャッ
プ、ＸＴＩはり、、Ｄ、の飽和電流の温度指数である。

したがって、出力電圧■□、の温度係数αＶ　ＲＥＦは
、（６）式および（９）式により、 αＶＲＥＦ　−ＶＲＥＦ 訂 ・・・００） として求められる。ただし、ｖｏｚｔ７゜、はＴ。にお
けるＤ２の接合電圧である。

このように、出力電圧Ｖ　ＲＥＦは正の温度係数を有す
るΔ■を所定の大きさ（（１＋　ｎｚ／ｎ＋）Ｒ２／Ｒ
＋　）で増幅し、（９）式に示すように負の温度係数を
有する■、と加算して得られるので、その温度係数αＶ
　ＲＥＦを零にすることが可能になる。

すなわち、（１０）式に示すように、出力電圧Ｖ　ＲＥ
Ｆの温度係数αＶ　ＲＥＦは、Ｒ１とＲ２の比率に応じ
て零にすることができ、その設定条件は、として求める
ことができる。

第２図は、本発明の第二実施例の構成を示す回路図であ
る。

なお、ここでは差動増幅器の回路構成の一例を詳細に示
し、本発明による基準電圧発生回路における役割につい
て説明する。

図において、−点鎖線で示す差動増幅器は、Ｐチャネル
電界効果トランジスタＭｉ　、Ｍ、、Ｍ、、Ｎチャネル
電界効果トランジスタＭｂ、　Ｍ？、　Ｍｌｌ。

Ｍ、により構成され、他のＰチャネル電界効果Ｉ・ラン
ジスタＭ、、Ｍ、　、接合ダイオードＤ、、Ｄ２、抵抗
器Ｒ，，Ｒｔ、供給電源ＶＣＣは第一実施例と同様であ
る。

以下、各素子（電界効果トランジスタ、抵抗器。

接合ダイオード）の表示はその符号をもって代用する。

供給電源ＶＣＣの正側には、Ｍ、、Ｍ２．Ｍ、。

Ｍ、およびＭ、の各ソース端子が接続され、その負側（
共通接地端子）には、Ｍｅ　、Ｍ−の各ソース端子およ
びＲ２の一方の端子が接続される。

ゲート−ドレイン間が接続されるＭ、のゲーＩ・端子に
はＭ４のゲート端子が接続され、Ｍ、のドレイン端子に
はＭ６のドレイン端子が接続される。

Ｍ４のドレイン端子には、Ｍ、のドレイン端子およびＭ
、のゲート端子が接続される。Ｍ、およびＭ、の各ソー
ス端子は、ともにＭ８のドレイン端子に接続される。ゲ
ート−ドレイン間が接続されるＭ、のゲート端子には、
Ｍ８のゲート端子が接続され、Ｍ、のドレイン端子には
Ｍ３のドレイン端子が接続される。

ここで、Ｍ：ｌ−Ｍ、により構成される差動増幅器の入
力端子ＩＮ、、ＩＮ２は、Ｍ、のゲート端子およびＭ７
のゲート端子からそれぞれ取り出され、その出力端子Ｏ
ＵＴはＭ４　（Ｍ、）のドレイン端子（Ｍ、のゲート端
子）から取り出される。

出力端子ＯＵＴには、ＭｌおよびＭ２の各ゲート端子が
接続される。入力端子ＩＮ、には、Ｍｌのドレイン端子
およびり、のアノード端子が接続され、入力端子ＫＮ２
には、Ｍ２のドレイン端子およびＤ２のアノード端子が
接続される。Ｄｌのカソード端子はＲ１を介して、さら
にＤ２のカソード端子はともにＲ２の他方の端子に接続
される。

出力電圧Ｖ　ＪＩＦＦは、Ｄ２のアノード端子（入力端
子ＩＮ、）と、Ｒ２の一方の端子（共通接地端子）との
間から取り出される。

ここで、差動増幅器を構成する各電界効果１ランジスタ
の動作について説明する。

Ｍ、のゲート・共通接地間電位（入力端子ＩＮ。

の電位）が、Ｍｈのゲート・共通接地間電位（入力端子
ＩＮ、の電位）よりも高くなると、Ｍ、のドレイン・共
通接地間電位がＭ、のドＩ／イン・共通接地間電位より
も低くなるので、Ｍ、およびＭ２のドレイン電流が増加
し、Ｒ１が直列に接続されているり、のアノード・共通
接地間電位、すなわちＭａのゲート・共通接地間電位（
入力端子ＩＮの電位）が高くなるように作用する。

また、Ｍ、のゲート・共通接地間電位（入力端子ＩＮ、
の電位）が、Ｍ、のゲート・共通接地間電位（入力端子
ＩＮ、の電位）よりも低くなるとＭ７のドレイン・共通
接地間電位がＭａのドレイン・共通接地間電位よりも高
くなるので、ＭＩおよびＭ２のドレイン電流が減少し、
同様にしてＤのアノード・共通接地間電位、すなわちＭ
、のゲート・共通接地間電位が低（なるように作用する
。

このように、差動増幅器は、Ｍａのゲート・共通接地間
電位（入力端子ＩＮ＋の電位）と、Ｍ。

のゲート・共通接地間電位（入力端子ＩＮｚの電位）が
等しくなるように動作する。

以下、ＭＩ　、Ｍ２　、ＤＩ、Ｄ２　、Ｒｒ　、Ｒ２を
含む基準電圧発生回路の動作は、」二速し、た通りであ
るので説明は省略する。

ところで、（４）式に示すように、Ｒ３に流れる電流は
温度に比例して増加するが、ＭＩ　、Ｍｚ　、Ｍ＜およ
びＭ、として用いたＰチャネル電界効果トラ遅　　ンジ
スタの個々のドレイン電流の相対比率、およびＭａ　、
Ｍ７．ＭａおよびＭ、として用いたＮチャネル電界効果
トランジスタの個々のドレイン電流の相対比率は常に一
定であるので、差動増幅器２　　の人力オフセット電圧
の変化（増加）を極めて少なくすることができる。

すなわち、この差動増幅器は、ＤｌあるいはＤ２１　　
に流す電流を増加させる際に、Ｍ、、Ｍ４．Ｍｂおよび
Ｍ、の電流を増加させて差動増幅器の入力・　　オフセ
ット電圧増加を防ぐことができ、本発明による基準電圧
発生回路の特性の安定性確保に大きく寄与していると言
える。

なお、以上説明した動作をする差動増幅器であれば、第
２図に示す回路構成に限定されるものではなく、例えば
特公昭６３−２８３６３号公報に開示されている差動増
幅器を用いることも可能である。

〔発明の効果］ 上述したように、本発明によれば、バンド・ギャップ・
セルとして、製造に困難が伴う大きな電流増幅率を有す
る接合トランジスタを用いｉ代わりに、製造が比較的容
易な接合ダイオードを用いる構成である。

したがって、各種電源回路、アナログ・ディジタル変換
回路、その他の高精度な基準電圧源として不可欠な基準
電圧発生回路を、各集積回路のチップ上に容易に搭載す
ることが可能となり、それらを使用する装置の信頼性を
向上させ、また安価な装置を提供することができ、実用
的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の第一実施例の構成を示す回路図、第２
図は本発明の第二実施例の構成を示す回路図、第３図は
従来の基準電圧発生回路の構成を示す回路図である。 図において、 Ｍ、、Ｍ２．Ｍ３．Ｍ４．Ｍ、はＰチャネル電界効果ト
ランジスタ、 Ｍｉ、、Ｍｔ、Ｍａ、Ｍ９はＮチャネル電界効果トラン
ジスタ、 Ｄ、、Ｄ２は接合ダイオード、 Ｒｒ、Ｒｚは抵抗器、 ＶＣＣは供給電源である。 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. （１）第一および第二の入力端子および出力端子を有す
   る差動増幅器と、抵抗値が所定の比率に設定される第一
   および第二の抵抗器と、各ソース端子が共通電源端子に
   接続され、各ドレイン端子が前記差動増幅器の各入力端
   子に接続され、各ゲート端子が前記差動増幅器の出力端
   子に接続される第一および第二の電界効果トランジスタ
   と、アノード端子が前記第一の電界効果トランジスタの
   ドレイン端子に接続され、カソード端子が直列接続の前
   記第一および第二の抵抗器を介して共通接地端子に接続
   される第一のダイオードと、アノード端子が前記第二の
   電界効果トランジスタのドレイン端子に接続され、カソ
   ード端子が前記第二の抵抗器を介して共通接地端子に接
   続される第二のダイオードとを備え、前記第二のダイオ
   ードのアノード端子および前記共通接地端子間から基準
   電圧を取り出す構成であることを特徴とする基準電圧発
   生回路。