JPH027180A - Instruction simultaneous ignition system - Google Patents

Instruction simultaneous ignition system

Info

Publication number
JPH027180A
JPH027180A JP15694788A JP15694788A JPH027180A JP H027180 A JPH027180 A JP H027180A JP 15694788 A JP15694788 A JP 15694788A JP 15694788 A JP15694788 A JP 15694788A JP H027180 A JPH027180 A JP H027180A
Authority
JP
Japan
Prior art keywords
token
tokens
memory
operand
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15694788A
Other languages
Japanese (ja)
Inventor
Masashi Fukui
正志 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15694788A priority Critical patent/JPH027180A/en
Publication of JPH027180A publication Critical patent/JPH027180A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To ignite two or more tokens having different colors with each other at the same time by simultaneously igniting some tokens having the same operation node address out of plural tokens under a queuing state in a operand memory regardless of their colors. CONSTITUTION:A simultaneous ignition token occurs in any of an instruction memory, an operand memory 1, an operation part, and a link memory when one of serious faults including power source disconnection occurs, when a request from software occurs, or when a timer overflows in every constant cycle. Further, when it is decided that the token is the token related to simultaneous ignition when the token reaches the operand memory 1, other tokens having the same operation node address 6 as that of the reaches token are to be retrieved from the plural tokens under the queuing state as operand pairs. Since the tokens are retrieved regardless of colors 7, if only the tokens have the same operation node address 6, they can be ignited at the same time even when their colors 7 are different.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ駆動形データフロー制御装置における
命令一斉発火方式に係り、オペランドメモリへの一斉発
火トークンの到着にもとづきこのトークンと同一オペレ
ーションノードアドレスをもち、且つオペランドメモリ
内で待合せ状態にあるトークンの全てが一斉に発火され
るようにした命令一斉発火方式に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for simultaneously firing instructions in a data-driven data flow control device. The present invention relates to an instruction simultaneous firing method in which all tokens having an address and waiting in an operand memory are fired at the same time.

〔従来の技術〕[Conventional technology]

データ駆動形データフロー制御装置に関するものとして
は、これまでに例えば日本電信電話公社による研究実用
化報告第33巻第6号(1984)の第1183頁から
第1196頁に亘る論文「データフロー計算機のハード
ウェア構成」が知られている。これによる場合、オペラ
ンドメモリに到着したトークンについては識別情報とし
てのカラー(環境識別子)およびオペレーションノード
アドレス(命令が格納されている命令メモリでのアドレ
ス)をキーとして、そのトークンとオペランド対となる
トークンが、待合せ状態にある複数のトークンより探索
されるようになっている。対となるべきトークンが探索
された場合には、それら2つのトークンに含まれている
オペランドをデータとして初めて命令が実行、即ち、発
火されるものである。もしも、探索に失敗した場合には
、到着したトークンはオペランドメモリ内に格納され、
対となるトークンの到着まで待合せ状態におかれるよう
になっている。
Regarding data-driven data flow control devices, for example, the paper ``Data Flow Computer "Hardware configuration" is known. In this case, the token that arrives at the operand memory is identified using the color (environment identifier) as identification information and the operation node address (address in the instruction memory where the instruction is stored) as a key, and the token that is paired with that token and the operand. is searched from multiple tokens in the waiting state. When tokens to be paired are searched for, an instruction is executed, that is, fired, for the first time using the operands contained in these two tokens as data. If the search fails, the arrived token is stored in operand memory,
The token is placed in a waiting state until the paired token arrives.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、これまでにあっては、あるサブプログラ
ムを複数のユーザが共有して使用する場合、ユーザ各々
は異なるカラーをもつトークンとして処理され、対とな
るトークンがオペランドメモリに到着しだい実行される
ことから、同一時期に全てのイベントに対しそのサブプ
ログラムを実行させることについては配慮されていない
ものとなっている0例えば10のユーザが1つの課金サ
ブプログラムを一定時間毎に走行せしめる場合を想定す
れば、各ユーザ対応のカラーをもつトークンは課金サブ
プログラム上を走行することになるが、課金タイミング
に応じて10個のトークンを発生させたうえ命令を発火
させる必要があり、処理に多くの時間が要されるばかり
か、ソフトウェア上の構成の複雑化も避けられないもの
となっている。
However, until now, when a subprogram is shared by multiple users, each user is treated as a token with a different color, and the token is executed as soon as the paired token arrives in the operand memory. Therefore, no consideration is given to having the subprogram run for all events at the same time.For example, suppose 10 users run one billing subprogram at regular intervals. For example, tokens with colors corresponding to each user will run on the billing subprogram, but it is necessary to generate 10 tokens and fire a command depending on the billing timing, which takes a lot of time for processing. Not only is this necessary, but it is also inevitable that the software configuration will become more complex.

また、電源断といった1重大な障害発生時に全てのユー
ザに対し情報退避プログラムを走行せしめる場合も、全
てのユーザに対してそれぞれトークンを発生させる必要
があり、処理に多くの時間が要されるものとなっている
In addition, even if you want all users to run an information backup program when a major failure such as a power outage occurs, it is necessary to generate a token for each user, which takes a lot of time. It becomes.

本発明の目的は、オペランドメモリ内で待合せ状態にお
かれている。異なるカラーをもつ2以上のトークンが同
一時期に発火され得る命令一斉発火力式を供するにある
An object of the present invention is to queue in operand memory. The purpose is to provide an instruction simultaneous firing power formula in which two or more tokens with different colors can be fired at the same time.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、何等かの要因により発生せしめられた一斉
発火トークンがオペランドメモリに到着した場合には、
オペランドメモリで待合せ状態におかれている複数のト
ークンのうち、同一オペレーションノードアドレスをも
つものはカラーとは無関係に一斉に発火されることで達
成される。
The above purpose is to
This is achieved by firing all the tokens that have the same operation node address at the same time, regardless of the color, among the plurality of tokens that are queued in the operand memory.

〔作 用〕[For production]

一斉発火トークンは電源断を初めとする重大な障害発生
時や、ソフトウェアからの要求により、あるいは一定周
期毎にタイマがオーバーフローする場合に命令メモリ、
オペランドメモリ、演算部。
Simultaneous firing tokens are used when a major failure occurs such as a power outage, due to a request from software, or when a timer overflows at regular intervals.
Operand memory, calculation section.

リンクメモリの何れかで発生されるが、これがオペラン
ドメモリに到着した際に一斉発火に係るトークンである
と判定された場合には、そのトークンと同一オペレーシ
ョンノードアドレスをもつトークンがオペランド対とし
て、待合せ状態におかれている複数のトークンより探索
されるようになっているものである。カラーとは無関係
に探索されることで、同一オペレージ3ンノードアドレ
スをもつトークンであればカラーが異なっていても同一
時期に発火されることになるものである。
It is generated in any link memory, but if it is determined that it is a token related to simultaneous firing when it arrives at the operand memory, a token with the same operation node address as that token is used as an operand pair, and the token is queued. It is designed to be searched from multiple tokens placed in the state. By searching regardless of color, tokens with the same operating node address will be fired at the same time even if the colors are different.

〔実施例〕〔Example〕

以下1本発明を第1図から第4図により説明する。 The present invention will be explained below with reference to FIGS. 1 to 4.

先ず1本発明に係るオペランドメモリについて説明すれ
ば、第1図はその一例での要部概要構成を示したもので
ある。これによる場合、命令メモリ(図示せず)から準
命令パケットが入カドークンとしてオペランドメモリ1
に到着する度に、その準命令パケットは一旦入カバッフ
ァ4に格納されるものとなっている。準命令パケットは
図示のように、プログラムが記述される命令メモリのア
ドレスであるオペレーションノードアドレス(0ρn)
6、ユーザ識別用のカラー(color) 7、命令の
種別を示すオペレーションコード(opc) 8.次に
処理すべき命令のアドレス情報を記憶しているリンクメ
モリ(図示せず)のアドレス(リンクノードアドレス)
  (1mad) 9.被処理データとしてのオペラン
ドデータ(V)10および一斉発火ビット(stab)
 11よりなるが、このうち、一斉発火ビット11は本
発明に直接係るものとなっている。
First, the operand memory according to the present invention will be explained. FIG. 1 shows a schematic configuration of the main parts of an example thereof. In this case, a quasi-instruction packet is input from the instruction memory (not shown) to the operand memory 1.
Each time the quasi-command packet arrives, it is temporarily stored in the input buffer 4. As shown in the figure, the quasi-instruction packet has an operation node address (0ρn) which is the address of the instruction memory where the program is written.
6. Color for user identification 7. Operation code (OPC) indicating the type of instruction 8. Address (link node address) of link memory (not shown) that stores address information of the next instruction to be processed
(1mad) 9. Operand data (V) 10 and simultaneous firing bit (stab) as processed data
Of these, the simultaneous firing bit 11 is directly related to the present invention.

即ち、通常の準命令パケットでは一斉発火ビット″0”
に設定されており、制御回路2による制御下にトークン
格納メモリセル3からはオペレーションノードアドレス
6およびカラー7がその準命令パケットと同一のトーク
ンが探索されるようになっている。もしも、オペランド
対となるトークンが探索されたならば、制御回路2によ
ってそのトークンおよび準命令パケットより出力バッフ
ァ5に命令パケットが出カドークンとして作成されたう
え演算部(図示せず)に送出されるところとなるもので
ある。命令パケットは図示のように、カラー(colo
r) +オペレージコンコード(opc) vリンクノ
ードアドレス(1mad)およびオペランドデータ(V
++Vz)より構成されるが、オペランドデータのうち
、第1オペランドデータv目は探索されたトークンから
のもの、第2オペランドデータv2は準命令パケットか
らのものとして命令パケットは作成されるようになって
いる。命令パケットが作成されたならば、トークン格納
メモリセル3内のその探索されたトークン内容はもはや
不要とされることから、命令パケット作成終了時に消去
されるようになっている。
In other words, in a normal quasi-instruction packet, the simultaneous firing bit is "0".
Under the control of the control circuit 2, the token storage memory cell 3 is searched for a token whose operation node address 6 and color 7 are the same as those of the quasi-command packet. If a token that becomes an operand pair is searched for, the control circuit 2 creates an instruction packet as an output token in the output buffer 5 from the token and the quasi-instruction packet, and sends it to an arithmetic unit (not shown). By the way, this is true. The instruction packet is colored (colo) as shown.
r) + operating code (opc) v link node address (1mad) and operand data (V
++Vz), but among the operand data, the first operand data v is from the searched token, and the second operand data v2 is from the quasi-instruction packet. ing. Once the instruction packet has been created, the searched token contents in the token storage memory cell 3 are no longer needed and are therefore erased when the instruction packet creation is completed.

また、もしもオペランド対となるトークンの探索に失敗
した場合には、入力バッファ4に格納されている準命令
パケットは一斉発火ビット11を除きトークン格納メモ
リセル3内の空きアドレスに書込まれ、以降到着するで
あろう対となるトークンに備えるところとなるものであ
る。
In addition, if the search for a token that becomes an operand pair fails, the quasi-instruction packet stored in the input buffer 4 is written to an empty address in the token storage memory cell 3, excluding the simultaneous firing bit 11, and This is in preparation for the paired tokens that will arrive.

さて、本発明に係る一斉発火トークンについて説明すれ
ば、これは例えば電源断を検知したハードウェアが自律
的に発生したり、タイマが一定値に達した場合に発生さ
れたり、あるいはソフトウェアに含まれた一斉発火トー
クン発生命令によって発生されるようになっている。第
2図に一斉発火トークンの例を示すが、これがオペラン
ドメモリ1内の入力バッファ4に到着した際、その一斉
発火ビット11の状態“1″より通常のトークンとは異
なると判断した制御回路2によっては、以降以下のよう
に動作が制御されるものとなっている。
Now, to explain the simultaneous firing token according to the present invention, it can be generated autonomously by hardware that detects a power outage, generated when a timer reaches a certain value, or included in software. It is now generated by a simultaneous firing token generation command. FIG. 2 shows an example of a simultaneous firing token. When this token arrives at the input buffer 4 in the operand memory 1, the control circuit 2 determines that the simultaneous firing token is different from a normal token based on the state "1" of the simultaneous firing bit 11. Depending on the situation, the operation will be controlled as follows.

即ち、第2図に示す一斉発火トークンが入力バッファ4
に到着した際、トークン格納メモリセル3内には第3図
に示すようにして複数のトークンが格納されているもの
とする。これらトークンは既述したように、通常のトー
クンの処理と〜して探索が行なわれたが、探索が失敗し
た結果として入力バッファ4より書込まれたものである
。入力バッファ4に格納されたものが一斉発火トークン
であることが制御回路2によって識別された場合には、
先ず一斉発火トークンがもつオペレーションノードアド
レス(本例では100)と同一のオペレーションノード
アドレスをもつものがトークン格納メモリセル的3内に
存在するか否か探索されるようになっている0本例では
同一オペレーションノードアドレスをもつトークンが少
なくとも2つ存在しており、先ず最初のもの(colo
r= 1 、 ape=12.1mad =200. 
V=68)と入力バッファ4内容とから第4図(a)に
示す命令パケットが作成されたうえ演算部に送出され、
その後2番目のもの(color= 9 、 opc=
12.1+mad=200. V =46)と入力バッ
ファ4内容とからは第4図(b)に示す命令パケットが
作成され演算部に送出されるようになっている。この後
も探索に失敗するまで、同一オペレーションノードアド
レスをもつトークンが探索される度に同様な処理が行な
われるものである。
That is, the simultaneous firing tokens shown in FIG.
It is assumed that upon arrival at , a plurality of tokens are stored in the token storage memory cell 3 as shown in FIG. As described above, these tokens were written from the input buffer 4 as a result of the search being performed as normal token processing, but the search failed. When the control circuit 2 identifies that what is stored in the input buffer 4 is a simultaneous firing token,
First, it is searched to see if there is an operation node address in the token storage memory cell 3 that has the same operation node address as the simultaneous firing token (100 in this example). There are at least two tokens with the same operation node address, and the first one (colo
r=1, ape=12.1mad=200.
An instruction packet shown in FIG. 4(a) is created from V=68) and the contents of the input buffer 4, and is sent to the arithmetic unit.
Then the second one (color=9, opc=
12.1+mad=200. An instruction packet shown in FIG. 4(b) is created from V=46) and the contents of the input buffer 4 and sent to the arithmetic unit. After this, the same process is performed every time a token with the same operation node address is searched until the search fails.

ところで、一斉発火トークン到着に伴う探索に失敗した
場合での処理としては2通りの方法が考えられるものと
なっている。その1は、以降オペランドメモリ1に到着
する、同一オペレーションノードアドレスをもつトーク
ンを無発火とする方法である。即ち1例えばより具体的
には、一斉発火処理終了後一斉発火トークンが消去され
るとすれば、一斉発火トークン到着後に対となるトーク
ンが到着する場合、そのトークンは幽霊トークンとなる
ことから、これら幽霊トークンは制御回路によるガーベ
ジ・コレクション(garbage collecti
on)処理で消去しようというものである。他には、ト
ークン格納メモリセル3内にも一斉発火ビットを用意し
ておき、一斉発火トークンを格納しておこうというもの
である。格納された一斉発火トークンは探索に成功して
も消去されないようにすれば、それ以降到着する対とな
るトークンはその到着りイミングで命令パケットとして
演算部に送出されることになるものである。したがって
、一斉発火トークン到着後に対となるトークンが到着す
る可能性がある場合は後者が、また、その可能性がない
場合には前者が適当となっている。
By the way, there are two possible methods for processing when the search fails due to the arrival of simultaneous firing tokens. The first is a method in which tokens with the same operation node address that subsequently arrive at the operand memory 1 are not fired. For example, more specifically, if a simultaneous firing token is erased after the simultaneous firing process is completed, if a paired token arrives after the simultaneous firing token arrives, that token becomes a ghost token, so these The ghost token is garbage collected by a control circuit.
on) processing. Another idea is to prepare a simultaneous firing bit in the token storage memory cell 3 to store simultaneous firing tokens. If the stored simultaneous firing tokens are not deleted even if the search is successful, then the pair of tokens that arrive thereafter will be sent to the calculation unit as an instruction packet at the timing of their arrival. Therefore, if there is a possibility that a pair of tokens will arrive after the simultaneous firing token arrives, the latter is appropriate, and if there is no such possibility, the former is appropriate.

以上より複数のユーザによって共用されているプログラ
ムを同一時期に走行せしめる場合に、一斉発火トークン
は同期のタイミングとして使用され得る。したがって、
例えば課金処理のように、一定時間毎に処理が行なわれ
る場合には、単位時間毎に一斉発火トークンを発生すれ
ば、全てのユーザに対し課金プログラムを走行させ得る
ことになる。また、障害等が発生した場合には、障害検
出箇所より一斉発火トークンを発生することで現在処理
中の複数のユーザに対し障害発生の通知や、それへの対
応処理を実行させることが可能となる。
As described above, when a program shared by multiple users is run at the same time, the simultaneous firing token can be used as a synchronization timing. therefore,
For example, when a process such as billing processing is performed at regular intervals, if a simultaneous firing token is generated every unit time, the billing program can be run for all users. In addition, when a failure occurs, it is possible to notify multiple users currently processing the occurrence of the failure and have them execute corresponding processing by generating a simultaneous firing token from the failure detection location. Become.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明による場合は、オペランドメ
モリに一斉発火トークンが到着した際。
As explained above, in the case of the present invention, when a simultaneous firing token arrives at the operand memory.

待合せ状態におかれている、それと同一オペレーション
ノードアドレスをもつトークンは例えカラーが異なる場
合でも、一斉に発火され得るという効果がある。
The effect is that tokens that are in the waiting state and have the same operation node address can be fired all at once, even if their colors are different.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明に係るオペランドメモリの一例での要
部概要構成を示す図、第2図は、同じく本発明に係る一
斉発火トークンの一具体例を示す図、第3図は、一斉発
火トークンが到着した際にトークン格納メモリセル内に
格納されているトークンの例を示す図、第4図(a)、
 (b)は、それぞれその一斉発火トークンとトークン
格納メモリセル内トークンとから作成される命令パケッ
トを示す図である。 1・・・オペランドメモリ、2・・・制御回路、3・・
・トークン格納メモリセル、4・・・入力バッファ、5
・・・出カバソファ、6・・・オペレーションノードア
ドレス、7・・・カラー、11・・・一斉発火ビット。 代理人弁理士  秋 本 正 実 第 図 第 2 図 1−m−オペラントメモリ 2・−・和j摺トロ浴 3−−− )−−7ン利ト納万七リセル4・−9Xカバ
ー)7ア 5−・払カバソファ 6・−オベレーンク7ジード7Hレス 7−−−カラー 20.−雀;ヂ≦火ビット
FIG. 1 is a diagram showing a schematic configuration of essential parts of an example of an operand memory according to the present invention, FIG. 2 is a diagram showing a specific example of simultaneous firing tokens according to the present invention, and FIG. A diagram showing an example of tokens stored in a token storage memory cell when a firing token arrives, FIG. 4(a),
(b) is a diagram showing command packets created from the simultaneous firing token and the token in the token storage memory cell, respectively. 1... Operand memory, 2... Control circuit, 3...
・Token storage memory cell, 4...input buffer, 5
. . . Output sofa, 6. Operation node address, 7. Color, 11. Simultaneous firing bit. Representative Patent Attorney Tadashi Akimoto Actual Figure 2 Figure 1-m-Operant Memory 2...Japanese Printing System 3--7)--7Resel 4-9X Cover)7 A 5--Cover Sofa 6--Obelenk 7 Gide 7H Less 7---Color 20. −Sparrow;も≦Fire bit

Claims (1)

【特許請求の範囲】 1、命令メモリ、オペランドメモリ、演算部およびリン
クメモリを含むものとして構成され、カラーを使用する
タグ付トークン方式を用いたデータ駆動形データフロー
制御装置における命令一斉発火方式であって、一斉発火
トークンがオペランドメモリに到着した際、該メモリ内
で待合せ状態におかれている複数のトークンのうち、上
記一斉発火トークンがもつオペレーションノードアドレ
スと同一のオペレーションノードアドレスをもつものは
、カラーとは無関係に一斉に発火されることを特徴とす
る命令一斉発火方式。 2、一斉発火トークンは、重大な障害発生時、あるいは
ソフトウェアからの要求により、あるいはタイマが一定
周期毎にオーバーフローした場合に、命令メモリ、オペ
ランドメモリ、演算部、リンクメモリの何れかで発生さ
れる請求項1の命令一斉発火方式。
[Scope of Claims] 1. An instruction simultaneous firing method in a data-driven data flow control device that is configured to include an instruction memory, an operand memory, an arithmetic unit, and a link memory, and uses a tagged token method using colors. Then, when the all-once firing token arrives at the operand memory, among the multiple tokens waiting in the memory, the one with the same operation node address as that of the all-once firing token is , a simultaneous command firing method that is characterized by firing all commands all at once, regardless of the color. 2. Simultaneous firing tokens are generated in instruction memory, operand memory, arithmetic unit, or link memory when a serious failure occurs, due to a request from software, or when a timer overflows at regular intervals. The simultaneous instruction firing method according to claim 1.
JP15694788A 1988-06-27 1988-06-27 Instruction simultaneous ignition system Pending JPH027180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15694788A JPH027180A (en) 1988-06-27 1988-06-27 Instruction simultaneous ignition system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15694788A JPH027180A (en) 1988-06-27 1988-06-27 Instruction simultaneous ignition system

Publications (1)

Publication Number Publication Date
JPH027180A true JPH027180A (en) 1990-01-11

Family

ID=15638818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15694788A Pending JPH027180A (en) 1988-06-27 1988-06-27 Instruction simultaneous ignition system

Country Status (1)

Country Link
JP (1) JPH027180A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316610A (en) * 1991-12-26 1994-05-31 Matsushita Electric Industrial Co., Ltd. Bonding apparatus
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US5866950A (en) * 1993-09-01 1999-02-02 Kabushiki Kaisha Toshiba Semiconductor package and fabrication method
US6214446B1 (en) 1998-03-03 2001-04-10 Nec Corporation Resin film and a method for connecting electronic parts by the use thereof
US7413935B2 (en) 2004-01-15 2008-08-19 Seiko Epson Corporation Semiconductor device and method of fabricating the same
US7466030B2 (en) 2002-09-30 2008-12-16 Sharp Kabushiki Kaisha Semiconductor device and fabrication process thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316610A (en) * 1991-12-26 1994-05-31 Matsushita Electric Industrial Co., Ltd. Bonding apparatus
US5866950A (en) * 1993-09-01 1999-02-02 Kabushiki Kaisha Toshiba Semiconductor package and fabrication method
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US6214446B1 (en) 1998-03-03 2001-04-10 Nec Corporation Resin film and a method for connecting electronic parts by the use thereof
US6311888B1 (en) 1998-03-03 2001-11-06 Nec Corporation Resin film and a method for connecting electronic parts by the use thereof
US7466030B2 (en) 2002-09-30 2008-12-16 Sharp Kabushiki Kaisha Semiconductor device and fabrication process thereof
US7413935B2 (en) 2004-01-15 2008-08-19 Seiko Epson Corporation Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
CA2339783A1 (en) Fault tolerant computer system
JPS6364144A (en) Inter-memory data transfer system
JPH027180A (en) Instruction simultaneous ignition system
EP1380951B1 (en) Fault tolerant information processing apparatus
JPS58149541A (en) Data processing device
KR960014980B1 (en) Computer system including lan analyzer and method of analyzing communication procedure
CN106855816A (en) The resource file loading method and device of application program in terminal
JPS60218939A (en) Controller of copying machine or the like
JPH03248255A (en) Method and device for data transfer
JP3085371B2 (en) Associative memory search circuit
JPH0267671A (en) Execution restart system for on-line processing
JPH11338712A (en) Interruption sequence saving circuit
JPS59200356A (en) Program tracing system
JP3254402B2 (en) Data merge transfer device
JP2635635B2 (en) Memory information updating device between distributed nodes
JPH07191957A (en) Hardware simulator
JPH02127732A (en) Job control system
JPS6188348A (en) File back-up system of shared file system
JPH01193948A (en) System for controlling data transfer
JPH01201734A (en) Task control system by ecb
JPS6073768A (en) Instruction alteration system for i/o controller
JPH0736761A (en) On-line copying processing method with high reliability for external memory device
JPH01248207A (en) Numerical controller
JPH02213260A (en) Data restoring system for electronic exchange
JPH04264645A (en) Data management method