JPH027170A

JPH027170A - 階層設計処理方式

Info

Publication number: JPH027170A
Application number: JP63158655A
Authority: JP
Inventors: Yoriko Minoda; 箕田　依子; Hideho Sawada; 澤田　秀穂
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-06-27
Filing date: 1988-06-27
Publication date: 1990-01-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕要求仕様から部品の構成を決定する設計支援システムに
関し、再設計の際の無駄を除去し設計時間を短縮することを目
的とし、専門家の設計知識をプロダクションルールで記述したデ
ータを格納する知識ベースと、与えられた設計目的およ
び設計条件に基づいて知識ベースのデータを使用して解
を求めるルールインタプリタと、設計作業中の必要デー
タを格納するワーキングメモリを備え、階層的に設計を
実行する設計システムにおいて、新しく生成された設計
要素に対してデータ格納領域を設定し中間解データを書
き込むと共に選択された中間解を指すポインタおよび選
択された中間解の設計要素を指すポインタを書き込む仮
説データ生成機構を備え、再設計の必要が生じたとき、
前記ポインタを辿リポインタにより接続された設計要素
のみを再設計対象とするよう構成する。

〔産業上の利用分野〕

本発明は設計支援システムに係り、特に要求仕様から各
部品の構造を決定する設計型問題を扱うシステムにおけ
る推論処理方式に関する。

設計型問題において、段階を追って詳細化を進める階層
設計の場合、ある段階の詳細化の結果得られた中間解（
部分問題の解）は複数存在する。

このとき、 ■全ての中間解についての詳細化を進める。

■中間解から一つの解を選択し詳細化を進める。

の二つが考えられる。■の方法は、部品の数が多量であ
る場合、中間解が多数存在する場合を考えると実用的で
はない。通常、■の方法を採るが、その時点では最終結
果を見通すことが不可能であるため、選択の誤りを犯し
やすい。この選択の誤りを原因とした行き詰まりが生じ
、選択の時点まで戻って、それまでとは違う選択のもと
に再度設計を試みる再設計が頻繁に起こる。

設計システムによる自動設計を実用可能な時間で行うた
めには、中間解を選択した時点への後戻りおよび再設計
を効率良く行うことが必要とされる。

〔従来の技術〕

第１０図は、知識ベースを利用した設計システムの例を
示す図である。

図において、１は知識ベースであり、専門家の設計知識
をプロダクションルールで記述したデータを格納する。

２はルールインクブリタであり、与えられた設計目的お
よび設計条件に基づいて知識ベースｌのデータを使用し
て解を求める。３はワーキングメモリであり、設計デー
タを格納する。

第１１図は、第１０図に示したルールインタプリタが行
う従来の階層設計の一般的な方法と、設計の進行に伴う
設計データの変化を示す。

この設計の目的は、システムＡを設計することであり、
設計条件として、（１）構成部品数を最小限にする。（
２）部品は同じものを使用してはいけない（実際的では
ないが、説明の便宜上設けた条件）。

設計手順としては、１、まず、システムＡを部分システムＡｔ、　Ａ２．　
Ａ３に分割して構成する。

２、次ぎに、部分システム＾１を詳細化する。詳細化の
方法として、方法０部分システムＡｌを、部品（ａｌと
（ｂｌで構成する。方法■部品（Ｃ１，（ｄ）、　ｔｅ
ｌで構成する。の二つが候補として挙げられるが、条件
（１）から方法■を選択し、中間解とする。

３、次ぎに、部分システムＡ２を詳細化する。詳細化の
方法として、方法０部分システムＡ２を、部品（ｂ）、
　（ｆ）、　（ｇ）て構成する。方法■部品（ｆ）と（
ｈ）で構成する。の二つが候補として挙げられるが、条
件（１）から方法■を選択して、中間解とする。

上記の設計手順、１．　２．　３．　　の処理に応じて
、設計データは図の右側に示すように、設計データ１−
設計データ２一般計データ３のように変化する。

４、次ぎに、部分システムＡ３を詳細化する。詳細化の
方法として、方法０部分システムＡ３を、部品（ｂｌ、
　（Ｃ１，（ｆ）、　（１）で構成する。方法■部品（
ｂ）と（Ｊ）で構成する。の二つが候補として挙げられ
るが、どちらも、部品（ｂ）を使用するので、設計条件
（２）違反となるから、手順２．に戻り２．の選択を変
更したい。

このような、中間解の選択時への後戻りは、誤った選択
が行われた設計手順の直前の状態のデータに戻す処理を
伴う。第５図においては、設計手順２．をやり直すため
、設計データｌの状態が必要である。しかし、実際に変
更しなくてはならないデータは、Ａｔの部品だけであり
、Ａ２の部品である（「）と（ｈｌは多（の場合再設計
を行った後も有効である。

Ａ２の部品を変更しないためには、（ｆ）、（ｈ）がＡ
２の部品であることをデータに書き込み、Ａ１に関する
後戻りの際にはこの部分を参照して、戻すか否かを判断
する方法が考えられる。しかし、設計問題においては、
扱うデータ　（部品数）が非常に多いことから、判断を
行うための検索に時間がかかるので、設計手順通りに全
てのデータを元に戻したのち再設計を行う方法が採用さ
れていた。

〔発明が解決しようとする課題〕

上記に説明のように従来は、選択の変更によって後戻り
する際、全てのデータを元に戻したのち再設計を行って
おり、選択の変更によって後戻りする必要のない部分も
新たに設計するため、無駄な設計時間をかけていた。

本発明の解決しようとする課題は、このような従来の問
題点を解消し、再設計を効率良く行うシステムを提供す
ることにある。

〔課題を解決するための手段〕

第１図は、前記の課題を解決するための手段の原理を示
すブロック図である。

２はルールインタプリタであり、与えられた設計目的お
よび設計条件に基づいて知識ベース１のデータを使用し
て解を求める。

３はワーキングメモリであり、設計作業中の必要データ
を格納する。

４は仮説データ生成機構であり、新しく生成された設計
要素に対してワーキングメモリ３内にデータ格納領域を
設定し、中間解データを書き込むと共に、選択された中
間解を指すポインタおよび選択された中間解の設計要素
を指すポインタを書き込む。

〔作　用〕

本発明では、仮説データ生成機構４を設け、設計要素ご
とにデータ格納領域を設定して、中間解データを書き込
むと共に、選択された中間解を指すポインタ、および選
択された中間解を構成する要素の設計要素を指すポイン
タを書き込む。

本発明を適用することにより、第１図に示した設計デー
タ格納領域３１内に格納される設計データは第２図に示
すような構造となる。第２図の設計データは、第７図に
示した階層設計例に対応するものである。

設計要素Ａには、システムＡの構成方法として方法■の
内容が記載され、方法のが選択されたことを示す矢印（
ポインタ）と、選択された方法■の構成要素の設計デー
タである設計要素ＡＩ、設計要素へ２．設計要素へ３を
指す矢印が記載される。

設計要素には、部分システムＡ１の構成方法として方法
■と■の内容が書き込まれ、方法のが選択されたことを
示す矢印が書き込まれる。もし、方法■の構成要素（ａ
）、　（ｂ）の設計要素が作成されれば、それらを指す
矢印（ポインタ）が記載される。

ルールインタプリタ２が制約条件違反を検出し、再設計
が起動されたときは、設計要素ＡＩに戻り、方法■を方
法■で置き換える場合は、方法■への矢印を取り除き、
方法■へ矢印への矢印とする。

（Ｃ）、　（ｄ）、　（ｅ）のひとまとまりとして扱う
。設計要素Ａ２のデータを解放するか否かは、八２のレ
ベルで（部品（ｆ）、　（ｈｌに問い合わせるのではな
く）判定するだけでよい。

このように、後戻りにより解放する必要のなむ）データ
まで全て解放して新しく設計し直す無駄を除去すること
ができ、設計システムには不可欠な、最も望ましい設計
結果を得るための試行錯誤（設計条件の変更を含む）を
支援するため有効である。

〔実施例〕

以下第３図〜第９図に示す実施例により、本発明をさら
に具体的に説明する。

第３図は、本発明の一実施例である設計エキスパートシ
ステムの構成を示す図である。

図において、１は知識ベースであり、２はル−ルインタ
プリタであり、３はワーキングメモリであり、４は仮説
データ生成機構である点は第１図と同一である。

２１はルールインタプリタ２内にあり、条件を満たした
ルールにより設計を詳細化するルール実行部である。

３１はワーキングメモリ３内に設定された設計データ格
納領域である。

４１は設計要素解析部であり、データを設定する要素が
既に現れたものであるかを判断し始めてのものであれば
設計要素のデータ格納領域を要求する。

４２は要素枠組み作成部であり、設計要素解析部４１か
らの要求によりワーキングメモリ３内に設計要素のデー
タ格納領域を設定し要素枠組みを作成する。

４３はデータ設定部であり、要素枠組み内に中間解デー
タと、選択された中間解を指すポインタと、選択された
中間解を構成する要素に対する設計要素をＩ旨すポイン
タを書き込む。

ルールインタプリタ２によるルールの条件の検証は、仮
説データ生成機構４により生成された設計データ格納領
域３１中の、現在選択されている道筋上のデータを対象
として、知識ベースｌを使用して行う。条件を満足した
ルールのルールインタプリタ２による設計データの詳細
化の結果は、仮説データ生成機構４を経由することによ
り、同じ仮説がある場合はその枠組みを使用し、無い場
合には枠組みの生成を伴って格納される。

あるデータに関する再設計の必要が生じた場合は、再設
計対象のデータと、それの依存関係（ポインタによる接
続）を辿って、再接続の影響を受けるデータに限り解放
し、再設計を行う。

第４図〜第８図は、本発明の一実施例による処理例を示
す図である。

本例は、１０進加算をして７セグメントで表示するため
の７ビツトデータを出力する回路をエキスパート設計シ
ステムで自動設計する処理であり、そのときの仮説デー
タ生成機構の動作を示す。この回路のうち、加算をして
デコードする部分は面積が１５０以下となるようにした
いので、制約条件として面積１５０以下を与える。

上記の仕様から、ルールインタプリタは、知識ベースに
格納されているデータを使用して、階層的を回路の自動
合成を試みる。仮説データ生成機構は、ルールの結論で
ワーキングメモリを書き換える都度起動する。

第４図は仮説データ生成機構の動作を示し、第５図は設
計データ格納領域に記憶されるデータの構造を示す。

第４図および第５図に示すように、１０進加算器は４ビ
ツト加算回路と加算回路周りで構成し、７セグメントデ
コーダはマルチプレクサとマルチプレクサの周りで構成
するような中間解が得られる。

第５図中に、４．５．６．７で示したのが、このように
して生成された回路を表現するデータである。

それらの面積は、１０進加算器が９０　（８０＋　１０
）、７セグメントデコーダが８０（６０＋２０）となり
、全体として１７０となる。これは１５０を越えている
ので、ルールインタプリタは、制約条件に違反している
ことを検出し、再設計を開始する。

７セグメントデコーダは、マルチプレクサで合成する方
法の他に、第８図に示すように、デコーダで合成する方
法、ＮＡＮＤゲートで合成する方法があることが、知識
ベースに格納されているものとする。そこで、面積が制
約条件を満すように、７セグメントデコーダを他の方法
で実現することを試行する。

第６図は再試行の際の仮説データ生成機構の動作を示し
、第７図はそのときに設計データ格納領域に記憶される
データの構造を示す図である。

７セグメントデコーダの設計を変更する場合、１０進加
算器の設計結果を変更する必要のないことを１０進加算
器の依存関係（矢印による接続関係）から検出し、再設
計を行わない。

第９図は、本発明の一実施例において実際に設計データ
格納領域に書き込まれるデータの構造を示す図である。

図に示すように、各設計要素のデータとして、（１）上
位階層へのポインタ、（２）部品名、（または部分システム名）、（３１’ａ
択ラフラグ選択された方法を示すフラグで、ｒｉｌｌ、
　　ｒ０２Ｊは方法■が選択されていることを示す）、（４）方法■の内容（方法番号、構成部品の設計要素へ
のポインタ、構成要素の設計要素へのポインタからなる
）、（５）方法■の内容（方法■と同様）、を書き込む。最
下階層の部品については、方法の内容として構成部品の
データを格納した領域へのポインタを書き込む。

〔発明の効果〕

以上説明のように本発明によれば、再設計のための後戻
りにおいて、解放して再設計するデータを必要なものの
みに限定することができ、設計時間の短縮が可能となり
、処理効率の向上に寄与する効果はきわめて大である。

【図面の簡単な説明】

第１図は本発明の原理を示すブロック図、第２図は本発
明による設計データのデータ構造を示す図、第３図は本発明の一実施例の構成を示す図、第４図〜第
８図は本発明の一実施例による処理例を示す図、第９図は本発明の一実施例における設計データのデータ
構造を示す図、第１０図は知識ベースを利用した設計システムの例を示
す図、第１１図は従来の階層設計の方法を示す図である。図面において、１は知識ベース、　　　　２はルールインタプリタ、３
はワーキングメモリ、４は仮説データ生成機構、２１は
ルール実行部、　　３１は設計データ格納領域、４１は
設計要素解析部、　４２は要素枠組み作成部、４３はデ
ータ設定部、をそれぞれ示す。本発明の原理ブロック図第１図本発明による設計データのデータ構造を示す図第　　　
２　　　図本発明の一実施例による処理例を示す図（その２）第図 ■７セグメントデコーダはデコーダを使用して合成する
。＊７セグメントデコーダの枠組みの方法■として、結果
を書き込む郭７図中８）。本発明の一実施例による処理例を示す図（その３）第図第図第図

Claims

【特許請求の範囲】専門家の設計知識をプロダクションルールで記述したデ
ータを格納する知識ベース（１）と、与えられた設計目
的および設計条件に基づいて知識ベース（１）のデータ
を使用して解を求めるルールインタプリタ（２）と、設
計作業中の必要データを格納するワーキングメモリ（３
）を備え、階層的に設計を実行する設計システムにおい
て、新しく生成された設計要素に対してデータ格納領域を設
定し中間解データを書き込むと共に選択された中間解を
指すポインタおよび選択された中間解の設計要素を指す
ポインタを書き込む仮説データ生成機構（４）を備え、再設計の必要が生じたとき、前記ポインタを辿リポイン
タにより接続された設計要素のみを再設計対象とするよ
う構成したことを特徴とする階層設計処理方式。