JPH0271336A - Monitor system for fault state of processor - Google Patents
Monitor system for fault state of processorInfo
- Publication number
- JPH0271336A JPH0271336A JP63224308A JP22430888A JPH0271336A JP H0271336 A JPH0271336 A JP H0271336A JP 63224308 A JP63224308 A JP 63224308A JP 22430888 A JP22430888 A JP 22430888A JP H0271336 A JPH0271336 A JP H0271336A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- bus
- diagnostic
- inactive
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプ１クセッザの障害状態監視方式に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a failure state monitoring method for a printer.
複数のプロセッサにより構成されたデータ処理装置は、
障害で何れかのプロセッサが非動作中の状態になっても
、残りのプロセッサで動作を行うことができる。A data processing device composed of multiple processors is
Even if one of the processors becomes inactive due to a failure, the remaining processors can continue operating.
従来のプロセッサの障害状態監視方式は、複数のプロセ
ッサの何れかが障害で非動作中の状態になったとき、非
動作中の状態になったプロセッサの障害情報を診断バス
を通じて採取１−１ている。In the conventional processor failure status monitoring method, when one of multiple processors becomes non-operating due to a fault, the fault information of the non-operating processor is collected through a diagnostic bus (1-1). There is.
Ｃ発明が解決しようとする課題、）
しかし、上述した従来のプロセ・ソサの障害状態監視方
式は、Ｊｒ動作中の状態になつグ：ブロセ・、 −＋）
を、初期化した後に再起動を行えは、正常な動作を行う
場合も多いにもかかわらす、自動的には再起動を行うこ
とができないという欠点がある。Problems to be Solved by the Invention C) However, the above-mentioned conventional fault status monitoring method for processors/sources does not result in the failure status of the processor/source being in the operating state.
Although it often operates normally, it has the disadvantage that it cannot be restarted automatically.
本発明の目的は、障害て非動作中（・°）状態になった
ブ［コセッサの障害情報を採Ｊ■シた？・之に、その］
二位ブロセ・ソサに通知し、自動的に上（）“１プロセ
ツサから障害で非動作中の状態になった一ノ゛ロセッサ
を初期化して再起動することにより、−チ＜の場合に動
作中の状態に復帰することができイ）プロセッサの障害
状態監視方式を提供することにある。The purpose of the present invention is to collect failure information of a module that has become inactive (・°) due to a failure.・That, that]
By notifying the second-place processor and automatically initializing and restarting the first processor that has become inactive due to a failure from the first processor, it works in the case of (a) To provide a method for monitoring a fault state of a processor.
本発明のプロセッサの障害状態監視方式は、（Ａ）診断
バスに接続して自己の動作中の状態てオン（またはオフ
）になるフリリプフロラフ。The fault state monitoring method of the processor of the present invention is as follows: (A) A processor that is connected to the diagnostic bus and turns on (or off) depending on its operating state.
をそれぞれ有するＮ個のプロセリサ、
（Ｂ ）Ｎ個の前記ブＩ７セツザのそノｌそれに前記診
断バスにより接続し、前記フリップフロップの何の何れ
かがオフ〈またはオン勺の状態になったことを検出して
、非動作中の状態になった前記プロセッサの障害情報を
前記診断バスを通じて採取するとともに、システムバス
に非動作中の状態になった前記プロセッサの通知情報を
送出する診断プロセッサ、
（（’）Ｎ個の前記プロセッサのそれぞれにローカルバ
スにより接続するとともに、前記診断プ１７セツサに１
１１ｒ記シスデノ、ハスにより接続し、前記システムハ
スから非動作中の状態になった前記プロセッサの前記通
知情報を受けることにより、非動作中の状態になった前
記プＬＴ７セツザに前記１７−カルバスを通じて初期化
指示および再起動指示を送る上位プ［７セツサ、
を備えて構成されている。(B) connected to the N processors by the diagnostic bus, each of the flip-flops being turned off or turned on; a diagnostic processor that detects and collects fault information of the processor that has become inactive through the diagnostic bus, and sends notification information of the processor that has become inactive to a system bus; (') Connected to each of the N processors by a local bus, and connected to the diagnostic processor 17.
11r System Deno is connected by HAS, and by receiving the notification information of the processor that is in an inactive state from the system HAS, it is sent to the processor that has become in an inactive state through the 17-CAL bus. The system includes a host processor that sends initialization instructions and restart instructions.
［実施例〕 次に本発明の実施例について図面を参照して説明する。[Example〕 Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明のプロセッサの障ｔ’ｌ’状態監視方式
の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a fault t'l' status monitoring method for a processor according to the present invention.
Ｎ個のプロセッサ１−１．・・・・・・１−Ｎは、第１
図に示すように、それぞれ、診断バス２−１・・２−Ｎ
に接続して、自己の動作中の状態でオンになるフリップ
フロラ１３−１．・・・・・３−Ｎを有している。N processors 1-1. ...1-N is the first
As shown in the figure, each diagnostic bus 2-1...2-N
The flip flora 13-1. is connected to the flip flora 13-1. and turns on in its operating state. ...3-N.
また、診断プロセッサ４は、Ｎ個のプロセッサ１−１．
・・・・・１−Ｎのそれぞれに診断バス２−１．・・・
・２−Ｎにより接続し、例えば、フリップフロップ３−
１が非動作中の状態になったとき、フリップフロラ１３
−ｊがオフの状態になったことを検出して、非動作中の
状態になったプロセッサ１−ｉの障害情報を診断バス２
〜ｉを通じて採取するとともに、システノ、バス５に非
動作中の状態になったプロセッサ１−１の通知情報を送
出している。The diagnostic processor 4 also includes N processors 1-1.
. . . 1-N respectively with a diagnostic bus 2-1. ...
・Connected by 2-N, for example, flip-flop 3-
1 becomes inactive, the flip flora 13
-j is turned off, and the fault information of the processor 1-i, which has become inactive, is transmitted to the diagnostic bus 2.
~i, and sends notification information of the processor 1-1 that is in an inactive state to the system bus 5.
一°方、十位プロセッサ６は、Ｎ個０）プロセ・ソサ１
−１． 、 ・・・・・１−Ｎのそれぞれにローカル
バス７により接続するとともに、診断プロセッサ４にシ
ステムハス５により接続し、システムバス５から非動作
中の状態になったプロセッサ１−ｉの通知情報を受ける
ことにより、必要なソフトウェアへの連絡通知を行うと
ともに、非動作中の状態になったプロセッサ１−１に＋
７−カルバスフを通じて初期化指示および再起動指示を
送っている。On the other hand, the 10th processor 6 is N 0) Processor Sosa 1
-1. , . . . 1-N through the local bus 7, and the diagnostic processor 4 through the system bus 5, notification information of the processor 1-i which has become inactive from the system bus 5. By receiving this message, notification is sent to the necessary software, and the
7- Sending initialization instructions and restart instructions through Karbasf.
このため、プロセッサ１−ｉは、動作の可能な場合に、
自動的に初期化して再起動することができる。Therefore, when the processor 1-i is operable,
It can be initialized and restarted automatically.
以」二述べたように、本実施例のプロセッサの障害状態
監視方式は、障害で非動作中の状態になったプロセッサ
の障害情報を採取した後に、その上位プロセッサに通知
し、自動的に上位プロセッサから障害で非動作中の状態
になったプロセッサを初期化して再起動することにより
、多くの場合に動作中の状態に復帰することができる。As mentioned above, the processor failure status monitoring method of this embodiment collects failure information of a processor that is inactive due to a failure, then notifies its higher-level processor, and automatically By initializing and restarting a processor that has become inactive due to a processor failure, it is possible to return the processor to an operating state in many cases.
〔発明の効果〕
以上説明したように、本発明のプロセッサの障害状態監
視方式は、障害で非動作中の状態になったプロセッサの
障害情報を採取した（’ｔに、その上位プし７セツザに
通知し、自動的に七（１“！プロセッサから障害で非動
作中の状態になった１１コセ・ノザを初期化して再起動
することにより、多くの場合に動作中の状態に復帰する
ことができるという効果を有している。[Effects of the Invention] As explained above, the processor failure state monitoring method of the present invention collects failure information of a processor that has become inactive due to a failure. In many cases, by notifying the processor and automatically initializing and restarting the 11 Kose Noza that has become inactive due to a failure from the processor, it can return to the working state in many cases. It has the effect of being able to.
第１図は本発明のプロセッサの障害状態監視方式の一実
施例を示すプロ・ンク図である。
１−１．〜］−Ｎ・・・・・プロセッサ、２−、−１、
〜２− Ｎ・・・・・於断ハス、３−１．〜′う−Ｎ・
・・フリップフロップ、・１・・・・・於断プロセ・ｌ
す、５・・・シスデムハス、６・・・」１位プロセッサ
、７・・Ｉ７−カルパス。FIG. 1 is a block diagram showing an embodiment of a processor failure state monitoring method according to the present invention. 1-1. ~]-N...Processor, 2-, -1,
〜2- N・・・・Cut lotus, 3-1. 〜'U-N・
・・Flip-flop, ・1・・・cutting process・l
Su, 5...Sysdemhas, 6...''1st place processor, 7...I7-Calpas.
Claims (1)
またはオフ）になるフリップフロップをそれぞれ有する
Ｎ個のプロセッサ、 （Ｂ）Ｎ個の前記プロセッサのそれぞれに前記診断バス
により接続し、前記フリップフロップの何れかがオフ（
またはオン）の状態になったことを検出して、非動作中
の状態になった前記プロセッサの障害情報を前記診断バ
スを通じて採取するとともに、システムバスに非動作中
の状態になった前記プロセッサの通知情報を送出する診
断プロセッサ、 （Ｃ）Ｎ個の前記プロセッサのそれぞれにローカルバス
により接続するとともに、前記診断プロセッサに前記シ
ステムバスにより接続し、前記システムバスから非動作
中の状態になった前記プロセッサの前記通知情報を受け
ることにより、 非動作中の状態になった前記プロセッサに前記ローカル
バスを通じて初期化指示および再起動指示を送る上位プ
ロセッサ、 を備えることを特徴とするプロセッサの障害状態監視方
式。[Claims] (A) Connected to the diagnostic bus and turned on during its own operation (
(B) each of the N processors is connected to each of the N processors by the diagnostic bus, and any of the flip-flops is turned off (or off);
detects that the processor is in the non-operating state and collects fault information of the processor that is in the inactive state through the diagnostic bus, and also sends the fault information of the processor that is in the inactive state to the system bus. (C) a diagnostic processor that sends out notification information; A fault state monitoring method for a processor, comprising: an upper processor that receives the notification information of the processor and sends an initialization instruction and a restart instruction to the processor that has become inactive via the local bus. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224308A JPH0271336A (en) | 1988-09-06 | 1988-09-06 | Monitor system for fault state of processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224308A JPH0271336A (en) | 1988-09-06 | 1988-09-06 | Monitor system for fault state of processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0271336A true JPH0271336A (en) | 1990-03-09 |
Family
ID=16811729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224308A Pending JPH0271336A (en) | 1988-09-06 | 1988-09-06 | Monitor system for fault state of processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0271336A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04124735A (en) * | 1990-09-17 | 1992-04-24 | Fujitsu Ltd | System starting system |
| JPH06324913A (en) * | 1993-05-17 | 1994-11-25 | Nec Corp | Control system for down time of communication control package |
| US7716520B2 (en) | 2005-02-07 | 2010-05-11 | Fujitsu Limited | Multi-CPU computer and method of restarting system |
| JP2017004329A (en) * | 2015-06-12 | 2017-01-05 | 株式会社東芝 | Processing device, dsp substrate, and operation error cause determination method |
-
1988
- 1988-09-06 JP JP63224308A patent/JPH0271336A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04124735A (en) * | 1990-09-17 | 1992-04-24 | Fujitsu Ltd | System starting system |
| JPH06324913A (en) * | 1993-05-17 | 1994-11-25 | Nec Corp | Control system for down time of communication control package |
| US7716520B2 (en) | 2005-02-07 | 2010-05-11 | Fujitsu Limited | Multi-CPU computer and method of restarting system |
| JP2017004329A (en) * | 2015-06-12 | 2017-01-05 | 株式会社東芝 | Processing device, dsp substrate, and operation error cause determination method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5784617A (en) | Resource-capability-based method and system for handling service processor requests | |
| JP2000293497A (en) | Generation system for cluster node relief signal | |
| JPH0271336A (en) | Monitor system for fault state of processor | |
| JP2956849B2 (en) | Data processing system | |
| JPH07319836A (en) | Fault monitoring system | |
| JP3420919B2 (en) | Information processing device | |
| JPH11232143A (en) | Multithread monitor method | |
| JP2001154999A (en) | Parallel computer system and start processing method therefor | |
| JPS6385939A (en) | Information processing system | |
| JPH11250026A (en) | Fault recovery method and its system for parallel multiprocessor system | |
| JPS62180454A (en) | Collecting method for fault information for communication system | |
| JPS62242247A (en) | Diagnosing method | |
| JPS6213700B2 (en) | ||
| JPS6113627B2 (en) | ||
| JP3213016B2 (en) | Multiplexing element control method | |
| JPH06103251A (en) | Monitor and control system for information processor | |
| JPH02126350A (en) | Monitoring system for terminal peripheral equipment | |
| JP2011022741A (en) | Computer system, service processor, and diagnostic method thereof | |
| JPH01169545A (en) | Fault detecting system in multiplex computer system | |
| JPH07105026A (en) | Job scheduling device for multisystem | |
| JPS62105243A (en) | Recovery device for system fault | |
| JP2000148540A (en) | Processor system | |
| JPH10143393A (en) | Diagnosis and processing device | |
| JPH08147255A (en) | Fault monitoring system | |
| JPH04305758A (en) | Information processor |